JPS6043922A - Analog-digital converter - Google Patents
Analog-digital converterInfo
- Publication number
- JPS6043922A JPS6043922A JP15268583A JP15268583A JPS6043922A JP S6043922 A JPS6043922 A JP S6043922A JP 15268583 A JP15268583 A JP 15268583A JP 15268583 A JP15268583 A JP 15268583A JP S6043922 A JPS6043922 A JP S6043922A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- time
- terminal
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、ディレィライン等の遅延素子によって一定の
間隔ずつ時間をずらした同一アナログ信吋人力を、それ
ぞれ異なるアナログディジタル変4K 器に同時に人力
し、各々のアナログディジタル変換器で一斉にディジタ
ル信号に変換することにより高速度に変換を行なえるよ
うにしたアナログディジタル変換装置に関するものであ
る。[Detailed Description of the Invention] The present invention utilizes the same analog signal, which is time-shifted by a fixed interval using a delay element such as a delay line, to be transmitted simultaneously to different analog-to-digital converters, and each analog-to-digital converter is The present invention relates to an analog-to-digital converter that can perform high-speed conversion by converting the signals into digital signals all at once.
近時、モノリシックIC化したアナログディジタル変換
器が安価に製造されるようになってきたが、その変換時
間は5 Q ns程度が限界となっており、高速度なも
のが得にくいという問題があった。本発明はこのように
変換速度に限界のあるモノリシツクエC型アナログディ
ジタル変p6Bを複数個組み合せて用い、より高速な変
換を行なえるようにしたアナログディジタル変換装鮫を
提供することを目的とする。すなわち、本発明において
は、N個(Nは2以上の整数)のモノリシックIC型ア
ナログディジタル変換器を用い、N−1個の遅延素子に
よつ−C同一アナログ人力伯信号時間差をもたせてN個
の端子にそれぞれ取シ出し、各々の端子に接続したN個
のアナログディジタル変換器によって一斉にディジタル
値に変換することによシ、等測的にT/N(Tはモノリ
シックIC型アナログディジタル変換器単体の変換時間
)の変換時間を得るようにした構成を特徴とするもので
ある。Recently, monolithic IC analog-to-digital converters have been manufactured at low cost, but the conversion time is limited to about 5 Q ns, making it difficult to obtain high-speed converters. Ta. It is an object of the present invention to provide an analog-to-digital conversion device that uses a combination of a plurality of monolithic C-type analog-to-digital converters p6B, which have limited conversion speeds, to perform higher-speed conversion. That is, in the present invention, N monolithic IC type analog-to-digital converters (N is an integer of 2 or more) are used, and N-1 delay elements are used to convert the same analog signal to a digital signal with a time difference of -C. By extracting the data from each terminal and converting it into a digital value all at once using N analog-to-digital converters connected to each terminal, it is possible to calculate isometrically T/N (T is a monolithic IC type analog-to-digital converter). It is characterized by a configuration in which the conversion time (conversion time of a single converter) is obtained.
以下、本発明の一実施例について図面と共に説明する。An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明によるアナログディジタル像(グ1装置
C″+1の構成を示すブロック図で、4組のアナログデ
ィジタル変換器を使用した場合を列示するものである。FIG. 1 is a block diagram showing the configuration of an analog-to-digital image processing apparatus C''+1 according to the present invention, and shows a case in which four sets of analog-to-digital converters are used.
端子1から入力されたアナログ信;j、 ki 、 第
1のサンプルホールド回路21に印加されるとともに、
直列接続され終端が抵抗2を介して層地された三つの同
軸型ディレィライン11・12・13によって11次一
定の遅延時間Tdが与えられて第2、第5、第4のサン
プルホールド回1’i; 22・23・24にそれぞれ
加えられる。各ディレィライン11・12・16によっ
て遅延される時間Tdは、それぞれのアナログディジタ
ル変換器61・32・33・64の変換時間をT1組み
合わされるアナログディジタル変換器の数をNとしだと
き、T/Nにh′之定される。従って、この実/+iI
i l&lIにおいてはT(1−T/4になされること
になる。Analog signals input from terminal 1; j, ki are applied to the first sample and hold circuit 21, and
An 11th-order constant delay time Td is provided by three coaxial delay lines 11, 12, and 13, which are connected in series and whose terminal ends are layered through a resistor 2, and the second, fifth, and fourth sample-and-hold circuits 1 'i; added to 22, 23, and 24 respectively. The time Td delayed by each delay line 11, 12, 16 is the conversion time of each analog-to-digital converter 61, 32, 33, 64, T1, and the number of combined analog-to-digital converters is T/ h' is determined by N. Therefore, this fruit/+iI
In i l&lI, T(1-T/4) is applied.
すなわち、第2図のようなアナログ信号が端子1から入
力された場合を考えると、各サンプルホールド回路21
・22・23・24 rjl、端子6から周期Tで加え
られるサンプリング指令パルスにより、ぞれぞれA−E
−C−Dの値を同時にサンプリングしてホールドした状
態となる。この後、それぞれのサンプルホールド回1’
i’i21・22・26・24に接続された四つのアナ
ログディジタル変換器31・32・66・34が、端子
4から周期Tで加えられるアナログディジタル変19・
指令パルスによって一斉にアナログディジタル変換して
並直列変換回路40にディジタル1i’j月を入力する
。That is, considering the case where an analog signal as shown in FIG. 2 is input from terminal 1, each sample hold circuit 21
・22, 23, 24 rjl, A-E, respectively, by sampling command pulses applied from terminal 6 at period T
-C-D values are simultaneously sampled and held. After this, each sample hold time 1'
The four analog-to-digital converters 31, 32, 66, and 34 connected to i'i21, 22, 26, and 24 convert the analog-to-digital converters 19 and 19 that are applied from the terminal 4 at a period T.
Analog-to-digital conversion is performed all at once in response to command pulses, and digital 1i'j months are input to the parallel-to-serial conversion circuit 40.
各アナログディジタル変換器乙1・ろ2・33・34か
ら周101 Tで入力されたこれらのディジタル信号は
、並直列変換回路40によって一系統のディジタル信号
に合成され、T/NすlわちT / 4の周期のディジ
タル信号となって端子5から出力されることになる。These digital signals input at 101 T from each analog-to-digital converter Otsu 1, Otsu 2, 33, and 34 are combined into one digital signal by the parallel-to-serial conversion circuit 40, and the T/N, that is, It becomes a digital signal with a period of T/4 and is output from the terminal 5.
以上説明したように、本発明によるアナログディジタル
変換装面は、N個のアナログディジタル変換器と、それ
ぞれ勢しい遅延時間を有するN−1個の時間遅延要素を
備え、時間遅延要素をアナログ人力佃−弓にえ工して直
列に接続することによシ、fナログ人力1ぎ号を一定の
間隔ずつ時間をすらしlc N個のアナログ信号に分割
するとともに、N個に分割したこれらのアナログ信号を
それぞれN個のアナログディジタル変換器に供給し、同
一の時、5.ll 1.J号によって回路にアナログデ
ィジタル変換をイ丁ηうように+f’l成したものであ
る。As explained above, the analog-to-digital converter according to the present invention includes N analog-to-digital converters and N-1 time delay elements each having a large delay time, and converts the time delay elements into analog-to-digital converters. - By making a bow and connecting it in series, the f analog signal is divided into N analog signals at regular intervals, and these analog signals divided into N 5. When the signals are supplied to N analog-to-digital converters and are the same,5. ll 1. The analog/digital conversion is done in the circuit by +f'l by No. J.
庫冗明によれば、遅延時間を容易に精度よく膜用できる
とともに、高速啓のアナログディンタル変換装置1;1
を安価に得られる効果を奏する。According to Kyoaki, the analog-to-digital conversion device 1;
It has the effect of being able to obtain it at a low cost.
4 図011の面単なI況明
第1図は本発明によるアナログディジタル変換装M O
,) )1rt成し1jを/」りすブロック図、第2図
はアナログ1日−弓入力の波形図である。4 The simple I situation in FIG. 11 shows the analog-to-digital converter M O
,) )1rt made 1j/'ris block diagram, FIG. 2 is a waveform diagram of the analog 1st-bow input.
1・・・・・・入力端子、5・・・・・・出力端子。1...Input terminal, 5...Output terminal.
11〜16・・・・・ティレイジイン。11-16...Tillage in.
21〜24・・・・・・サンプルホールド回向マ131
〜34・・・・・・アナログディジタル変換器。21-24...Sample hold turning ma 131
~34...Analog-digital converter.
40・・・・・並直列変換回路 第 1 図 第2図40...Parallel-serial conversion circuit Figure 1 Figure 2
Claims (1)
・・・・・・)、それぞれ等しい遅延時間を有するN−
1個の時間遅延要素を備え、該時間遅延要素をアナログ
人力信号に対して直列に接続することにより、アナログ
入力信号を一定の間隔ずつ時間をずらしたN個のアナロ
グ信号に分割するととも刻伯号によって同時にアナログ
ディジタル変換を竹なうことを特命とするアナログディ
ジタル変換装」13゜14 analog-to-digital converters and (N-2゜6.4
), N− with equal delay time, respectively
By providing one time delay element and connecting the time delay element in series with the analog human input signal, the analog input signal can be divided into N analog signals whose time is shifted by a fixed interval. An analog-to-digital converter whose special mission is to simultaneously perform analog-to-digital conversion at the same time.''13゜
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15268583A JPS6043922A (en) | 1983-08-22 | 1983-08-22 | Analog-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15268583A JPS6043922A (en) | 1983-08-22 | 1983-08-22 | Analog-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6043922A true JPS6043922A (en) | 1985-03-08 |
Family
ID=15545879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15268583A Pending JPS6043922A (en) | 1983-08-22 | 1983-08-22 | Analog-digital converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6043922A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143845U (en) * | 1989-05-10 | 1990-12-06 | ||
US5585796A (en) * | 1992-01-31 | 1996-12-17 | Svensson; Christer M. | Analog-to-digital converting arrangement |
US6160508A (en) * | 1997-12-29 | 2000-12-12 | Telefonaktiebolaget Lm Ericsson | Method and device for analogue to digital conversion |
JP2008147922A (en) * | 2006-12-08 | 2008-06-26 | Anritsu Corp | A/d converting device |
JP2009284381A (en) * | 2008-05-26 | 2009-12-03 | Fujitsu Ltd | Signal propagation circuit and signal processing device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810921A (en) * | 1981-07-14 | 1983-01-21 | Hitachi Ltd | Analog-to-digital converter |
-
1983
- 1983-08-22 JP JP15268583A patent/JPS6043922A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5810921A (en) * | 1981-07-14 | 1983-01-21 | Hitachi Ltd | Analog-to-digital converter |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143845U (en) * | 1989-05-10 | 1990-12-06 | ||
US5585796A (en) * | 1992-01-31 | 1996-12-17 | Svensson; Christer M. | Analog-to-digital converting arrangement |
US6160508A (en) * | 1997-12-29 | 2000-12-12 | Telefonaktiebolaget Lm Ericsson | Method and device for analogue to digital conversion |
JP2008147922A (en) * | 2006-12-08 | 2008-06-26 | Anritsu Corp | A/d converting device |
JP2009284381A (en) * | 2008-05-26 | 2009-12-03 | Fujitsu Ltd | Signal propagation circuit and signal processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62285522A (en) | Analog/digital converter | |
US4232302A (en) | Video speed logarithmic analog-to digital converter | |
GB1371413A (en) | High speed analogue-to-digital converter | |
GB1567213A (en) | Device for the acquisition and storage of a electrical signal | |
US4443765A (en) | Digital multi-tapped delay line with automatic time-domain programming | |
JPS6043922A (en) | Analog-digital converter | |
US4099173A (en) | Digitally sampled high speed analog to digital converter | |
US4527117A (en) | Signal processing system employing charge transfer devices | |
US3639695A (en) | Systems for processing frequency modulated signals | |
IE43171L (en) | Digital device | |
US4143366A (en) | Analog-to-digital converter | |
KR940703634A (en) | DIGITAL PHASE SHIFTER | |
US5014059A (en) | Analog-to-digital converter system | |
JPH0152796B2 (en) | ||
JPH0645936A (en) | Analog/digital conversion system | |
JPS5810921A (en) | Analog-to-digital converter | |
SU809555A1 (en) | Analogue-digital converter | |
JPS55102066A (en) | Conversion unit for image resolution | |
US4037203A (en) | High speed digital information storage system | |
SU771869A1 (en) | Analogue-digital converter | |
JPH07177032A (en) | Analog/digital converter | |
SU864546A1 (en) | Adaptive register | |
JPS6128944B2 (en) | ||
SU1034010A1 (en) | Time-to-code converter | |
SU824119A1 (en) | Selector time-amplitude converter |