JPS6035318Y2 - High voltage control circuit - Google Patents

Description

【考案の詳細な説明】 この考案はテレビジョン受像機の高圧発生回路に適用し
て好適な高圧制御回路に係わる。[Detailed Description of the Invention] This invention relates to a high voltage control circuit suitable for application to a high voltage generating circuit of a television receiver.

例えば、テレビジョン受像機の高圧発生回路は水平偏向
回路系を含めると第１図で示すように構成される。For example, the high voltage generation circuit of a television receiver is constructed as shown in FIG. 1, including the horizontal deflection circuit system.

図において、１は水平同期パルスＰ１．ｌが供給される
ＡＦＣ回路、２は水平発振器で、この例では２ｒ１ｆ、
（ｎは正の整数）を発振する発振器の出力を１／２ｎ
にカウントダウンして入力水平同期パルスＰＨに同期し
た水平同期パルスＰ＋−＋’が得られるように構成され
ている。In the figure, 1 is the horizontal synchronizing pulse P1. l is supplied with the AFC circuit, 2 is the horizontal oscillator, in this example, 2r1f,
(n is a positive integer) output of the oscillator is 1/2n
The horizontal synchronizing pulse P+-+' which is synchronized with the input horizontal synchronizing pulse PH is obtained by counting down to the input horizontal synchronizing pulse PH.

３は水平ドライブ回路、４は水平出力回路で、この回路
の負荷として水平偏向装置５と高圧発生回路６が接続さ
れる。3 is a horizontal drive circuit, 4 is a horizontal output circuit, and a horizontal deflection device 5 and a high voltage generation circuit 6 are connected as loads to this circuit.

７はフライバックトランスであり、その出力側には高圧
出力電圧ＨＶを得る２次コイル７ａのほかに、この電圧
ＨＶの変動を検出するため低圧出力用の検出コイル７ｂ
が設けられ、その低圧出力Ｓ、 （第２図Ａ）は整流回
路として構成されたピーク値検出回路１０に供給されて
そのピーク値が整流、平滑され、その検出出力Ｓｂ （
同図Ｂ）は積分回路１１に供給されて第２図Ｃのような
積分出力Ｓ０が形成される。7 is a flyback transformer, and on its output side, in addition to a secondary coil 7a for obtaining a high voltage output voltage HV, there is also a detection coil 7b for low voltage output in order to detect fluctuations in this voltage HV.
is provided, and its low voltage output S, (FIG. 2A) is supplied to a peak value detection circuit 10 configured as a rectifier circuit, where the peak value is rectified and smoothed, and its detection output Sb (
2B) is supplied to the integrating circuit 11 to form an integrated output S0 as shown in FIG. 2C.

従って、この積分出力Ｓ。Therefore, this integral output S.

をみれば、高圧出力電圧ＨＶの異常上昇を検知できる。An abnormal rise in the high voltage output voltage HV can be detected by looking at the .

そのため、この積分出力Ｓ０はレベル判別回路を含む制
御回路１２に供給され、基準レベルＥ、以上に積分出力
Ｓｏが上昇したとき制御出力Ｓｃｉ （同図Ｄ）が得ら
れる。Therefore, this integral output S0 is supplied to a control circuit 12 including a level discrimination circuit, and when the integral output So rises above the reference level E, a control output Sci (D in the figure) is obtained.

制御出力Ｓｄは水平ドライブ回路３に供給されて水平同
期パルスＰＨ′の入力が制御される。The control output Sd is supplied to the horizontal drive circuit 3 to control the input of the horizontal synchronizing pulse PH'.

従って、制御出力Ｓｄが得られると水平出力回路４がド
ライブされなくなって、異常高圧による回路素子の破壊
が防止されると共に、陰極線管からのＸ線の放射が回避
される。Therefore, when the control output Sd is obtained, the horizontal output circuit 4 is no longer driven, thereby preventing destruction of circuit elements due to abnormally high voltage and avoiding radiation of X-rays from the cathode ray tube.

なお、この回路では水平ドライブ回路３が制御されて高
圧発生回路系の動作が停止した後であっても、制御出力
Ｓｄが得られるようになされている。In this circuit, the control output Sd is obtained even after the horizontal drive circuit 3 is controlled and the operation of the high voltage generation circuit system is stopped.

また、積分回路１１の時定数を適当に選んでおけば、低
圧出力Ｓ、のレベルが異常に高くなってから一定時間Ｔ
、を経過しないと制御出力Ｓｄが得られないために例え
ば放電のような一時的で短時間の異常状態には応答しな
いので誤動作がない。In addition, if the time constant of the integrating circuit 11 is appropriately selected, it is possible to make it possible for a certain period of time T to elapse after the level of the low voltage output S becomes abnormally high.
Since the control output Sd cannot be obtained until , , and so on, there is no malfunction because it does not respond to temporary and short-term abnormal conditions such as discharge.

ところで、最近のテレビジョン受像機では陰極線管の大
型化に伴ない高輝度形の傾向にあるため、高圧出力電圧
ＨＶも今までよりも高く設定されている。Incidentally, as cathode ray tubes in recent television receivers have become larger, there has been a trend towards higher brightness types, so the high output voltage HV has also been set higher than before.

一方、陰極線管から放射されるＸ線の総量は規制されて
いるから、高圧出力型ＩＥＨＶが異常上昇した場合でも
規定値を上回るＸ線が放射されないように、異常上昇時
から制御動作開始時までの時間Ｔユを厳格に定めなけれ
ばならない。On the other hand, since the total amount of X-rays emitted from cathode ray tubes is regulated, even if a high-voltage output type IEHV rises abnormally, X-rays exceeding the specified value are not emitted, so that the The time period must be strictly set.

ところで、従来のように積分回路１１のＣＲ時定数によ
ってこの所定時間Ｔ、を計時するものでは、ＣＲ定数の
バラツキが大きく、しかも温度特性が悪いために所定時
間Ｔ＆の計時にバラツキがある。By the way, in the case where the predetermined time T is measured by the CR time constant of the integrating circuit 11 as in the past, there are large variations in the CR constant, and furthermore, due to poor temperature characteristics, there are variations in the measurement of the predetermined time T&.

そのためこのように回路構成上この所定時間Ｔ、が正確
に計時できないものでは、安全性を図る上で計時バラツ
キを見込んで高圧出力電圧軸を設定しなければならない
。Therefore, in cases where the predetermined time T cannot be measured accurately due to the circuit configuration, the high voltage output voltage axis must be set in consideration of the variation in timing in order to ensure safety.

従って、従来では止むなく、設計値より低い電圧を高圧
出力電圧軸として使用している。Therefore, in the past, a voltage lower than the designed value has been unavoidably used as the high voltage output voltage axis.

そのため、高輝度陰極線管の性能をフルに発揮させるこ
とができなかった。As a result, the full performance of high-brightness cathode ray tubes could not be demonstrated.

そこで、この考案では所定時間Ｔ、の計時のバラツキを
なくして高輝度陰極線管の性能をフルに発揮できるよう
にしたものである。Therefore, in this invention, the variation in timing of the predetermined time T is eliminated so that the performance of the high-brightness cathode ray tube can be fully demonstrated.

第３図及び第４図を参照してこの考案の一例を詳細に説
明する。An example of this invention will be explained in detail with reference to FIGS. 3 and 4.

第３図において、２Ａは３８ｆ）Ｉの発振器で、発振出
力は分周及びパルス幅の設定回路２Ｂに供給される。In FIG. 3, 2A is a 38f)I oscillator, and the oscillation output is supplied to a frequency dividing and pulse width setting circuit 2B.

これは図のようにカウンタ１６とフリップフロップ回路
１７とで構成され、これより所定パルス幅の水平同期パ
ルスＰＨ′が得られる。As shown in the figure, this consists of a counter 16 and a flip-flop circuit 17, from which a horizontal synchronizing pulse PH' of a predetermined pulse width is obtained.

１８はゲート回路である。18 is a gate circuit.

検出回路１０でピーク値整流され、平滑化された検出出
力Ｓｂ （第４図Ｂ）はレベル判別回路１９に供給され
て基準電圧Ｅ８を越える異常時の高圧出力電圧軸が判別
され、その判別出力Ｓｅ（同図Ｃ）は制御回路２０に供
給される。The detection output Sb (FIG. 4B) whose peak value has been rectified and smoothed by the detection circuit 10 is supplied to the level discrimination circuit 19, which discriminates the high voltage output voltage axis in abnormality exceeding the reference voltage E8, and outputs the discrimination output. Se (C in the figure) is supplied to the control circuit 20.

この制御回路２０には垂直同期パルスＶＤ （同図Ｄ）
をカウントするカウンタ２１が設けられ、そのクロック
端子ＣＫ側に設けられたアンドゲート回路２２にて垂直
同期パルスＶＤの入力が制御される。This control circuit 20 has a vertical synchronizing pulse VD (D in the same figure).
A counter 21 for counting is provided, and an AND gate circuit 22 provided on the clock terminal CK side of the counter 21 controls the input of the vertical synchronizing pulse VD.

そのゲートパルスはカウンタ２１から得られた反転出力
パルス（制御パルスＳｆである。The gate pulse is an inverted output pulse (control pulse Sf) obtained from the counter 21.

リセット端子Ｒ側に設けられたノアゲート回路２３には
判別出力Ｓｅと出力パルスＳｆが供給される。The discrimination output Se and the output pulse Sf are supplied to the NOR gate circuit 23 provided on the reset terminal R side.

続いて、このように構成された回路の動作について第４
図を参照して説明するも、上述した所定時間りは、高圧
出力電圧ＨＶが異常上昇してからＸ線放射量が規定値を
越えるまでに要する時間に基いて定められるもので、こ
の例では説明の便宜上、１００ｍ秒とする。Next, we will discuss the operation of the circuit configured in this way in the fourth section.
As explained with reference to the figure, the above-mentioned predetermined time period is determined based on the time required for the amount of X-ray radiation to exceed a specified value after the high voltage output voltage HV abnormally increases. For convenience of explanation, it is assumed to be 100 msec.

垂直同期パルスＶＤの周期Ｔ９は約１６．７ｍ秒である
から、Ｔ、を１００ｍ秒に選んだときには、カウンタ２
１は６個のパルスカウントのとき出力パルスＳ、が得ら
れるようにその動作モードが設定される。Since the period T9 of the vertical synchronization pulse VD is approximately 16.7 msec, when T is selected to be 100 msec, the counter 2
1, its operation mode is set so that an output pulse S is obtained when six pulses are counted.

さて、電圧の異常上昇が起ると、判別出力Ｓｅでカウン
タ２１のリセット状態が解除され１、またそのときの出
力パルスＳ、はローレベルであるので、ゲート回路２２
が開いてリセット後の垂直同期パルスＶＤからカウント
し始める。Now, when an abnormal rise in voltage occurs, the reset state of the counter 21 is canceled by the discrimination output Se, and since the output pulse S at that time is at a low level, the gate circuit 22
opens and starts counting from the vertical synchronization pulse VD after reset.

異常上昇期間Ｔ工が所定時間りに満たない場合には、こ
の所定時間Ｔ、に至るまでに判別出力Ｓｅが立上って、
カウンタ２１がリセットされてしまうから、このような
ときには出力パルスＳ、が得られず、従って水平ドライ
ブ回路３は正常時と同じくその動作を継続する。If the abnormal rise period T is less than the predetermined time, the discrimination output Se rises until the predetermined time T is reached.
Since the counter 21 is reset, the output pulse S cannot be obtained in such a case, and therefore the horizontal drive circuit 3 continues its operation as in normal times.

ところが、所定時間Ｔ、を越えて異常上昇期間Ｔ２が続
く場合には、パルスＶＤを６個カウントすると（カウン
トに要する時間はＴａ）、第４図Ｅで示すように出力パ
ルスＳｆが得られるので、その反転出力パルスすなわち
制御出力Ｓｆでゲート回路１８が閉じられ、水平ドライ
ブ回路３への水平同期パルスＰＨ′の供給が禁止されて
ドライブ動作が停止する。However, if the abnormal rise period T2 continues beyond the predetermined time T, then if six pulses VD are counted (the time required for counting is Ta), the output pulse Sf will be obtained as shown in FIG. 4E. , the gate circuit 18 is closed by the inverted output pulse, that is, the control output Sf, the supply of the horizontal synchronizing pulse PH' to the horizontal drive circuit 3 is prohibited, and the drive operation is stopped.

これによって高圧出力電圧ＨＶによる回路素子の破壊が
防止されると共に、Ｘ線が規定値以上放射されることは
ない。This prevents the circuit elements from being destroyed by the high output voltage HV, and prevents X-rays exceeding a specified value from being emitted.

なお、カウンタ２１のリセット端子Ｒには出力パルスＳ
、が、クロック端子ＣＫには反転出力パルスＳｒが供給
されているので、出力パルスＳｆが得られるとカウンタ
２１はリセットされずそのままでゲート回路２２が閉じ
られるためにこのカウンタ２１は自己保持される。Note that the reset terminal R of the counter 21 receives an output pulse S.
However, since the inverted output pulse Sr is supplied to the clock terminal CK, when the output pulse Sf is obtained, the counter 21 is not reset and the gate circuit 22 is closed, so that the counter 21 is self-held. .

そのため、電源を切って再び投入しない限りこのカウン
タ２１はリセットしない。Therefore, this counter 21 will not be reset unless the power is turned off and then turned on again.

以上説明したようにこの考案では高圧出力電圧軸に関連
した判別出力Ｓｅが得られている期間内の垂直同期パル
スＶＤをカウントし、そのカウント数が所定のカウント
数を越えたときの制御出力Ｓ、で水平ドライブ回路を制
御するようにしたものである。As explained above, in this invention, the vertical synchronizing pulses VD are counted during the period in which the discrimination output Se related to the high voltage output voltage axis is obtained, and when the counted number exceeds a predetermined number, the control output S , to control the horizontal drive circuit.

垂直同期パルスＶＤ自体の周期はほぼ無視しうる程度の
変動であるから、この発明の構戒によれば所定時間Ｔ、
を極めて正確に計時できる。Since the period of the vertical synchronization pulse VD itself has almost negligible fluctuations, the predetermined period T,
can be measured extremely accurately.

そのため、従来の如く計時のバラツキが全くない。Therefore, there is no variation in time measurement as in the conventional case.

そしてまた、垂直周期は約１６．７ｍ秒であるから、１
６．７ｍ秒を単位として所定時間Ｔ１を設定でき、かつ
その時間を正確に検出できるために、定常時の高圧出力
電圧Ｈｖを設計値ぎりぎりまで設定できる。And also, since the vertical period is about 16.7 msec, 1
Since the predetermined time T1 can be set in units of 6.7 msec and the time can be detected accurately, the high-voltage output voltage Hv in steady state can be set to the limit of the design value.

そのため、高輝度陰極線管の性能を充分発揮させること
ができる。Therefore, the performance of the high-intensity cathode ray tube can be fully demonstrated.

また、この回路構成によれば、Ｃ，Ｒのタイミング回路
が要らないので、■Ｃ化が容易になるから、上述したよ
うにカウントダウンして水平同期パルスＰＨ′を得るよ
うにしたカウントダウン方式の水平偏向回路を含む高圧
発生回路系にこの考案を適用して好適である。In addition, according to this circuit configuration, since timing circuits for C and R are not required, it is easy to convert to This invention is suitable for application to a high voltage generation circuit system including a deflection circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は高圧制御回路の従来例を示す系統図、第２図は
その動作説明に供する波形図、第３図はこの考案に係る
高圧制御回路の一例を示す系統図、第４図はその動作説
明に供する波形図である。 ２は水平発振器、３は水平ドライブ回路、４は水平出力
回路、５は水平偏向装置、６は高圧発生回路、１０は検
出回路、１９はレベル判別回路、２０は制御回路、１８
はゲート回路、２１は垂直同期パルスＶＤのカウンタで
ある。Fig. 1 is a system diagram showing a conventional example of a high voltage control circuit, Fig. 2 is a waveform diagram to explain its operation, Fig. 3 is a system diagram showing an example of the high voltage control circuit according to this invention, and Fig. 4 is its system diagram. FIG. 3 is a waveform diagram for explaining the operation. 2 is a horizontal oscillator, 3 is a horizontal drive circuit, 4 is a horizontal output circuit, 5 is a horizontal deflection device, 6 is a high voltage generation circuit, 10 is a detection circuit, 19 is a level discrimination circuit, 20 is a control circuit, 18
21 is a gate circuit, and 21 is a counter for the vertical synchronizing pulse VD.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 水平ドライブ回路と、高圧出力電圧に関連した出力電圧
の検出回路と、そのレベルを判別するレベル判別回路と
、その判別出力で上記水平ドライブ回路に供給される水
平同期パルスを制御する制御回路とを有し、この制御回
路には垂直同期パルスをカウントするカウンタが設けら
れ、上記判別出力が得られている期間内でのパルスカウ
ント数が所定数を越えたとき、それに基づくカウンタの
出力で上記水平ドライブ回路が制御されるようになされ
た高圧制御回路。A horizontal drive circuit, a detection circuit for an output voltage related to a high-voltage output voltage, a level discrimination circuit for discriminating its level, and a control circuit for controlling a horizontal synchronizing pulse supplied to the horizontal drive circuit using the discrimination output thereof. This control circuit is provided with a counter that counts vertical synchronizing pulses, and when the number of pulse counts exceeds a predetermined number within the period in which the above-mentioned discrimination output is obtained, the output of the counter based on the above-mentioned horizontal synchronization pulse is A high voltage control circuit that controls the drive circuit.