JPS60642U - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS60642U JPS60642U JP9268183U JP9268183U JPS60642U JP S60642 U JPS60642 U JP S60642U JP 9268183 U JP9268183 U JP 9268183U JP 9268183 U JP9268183 U JP 9268183U JP S60642 U JPS60642 U JP S60642U
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- output
- control device
- counter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案のもとになる従来技術を説明するための
データ処理装置の構成図、第２図は本考案の一実施例を
示すブロック構成図、第３図は第２図の実施例を説明す
るための図である。 １０１・・・・・・中央処理装置、１０２・・・・・・
主記憶装置、１０３〜１０４・・・・・・入出力制御装
置、１０５゜２００・・・・・・入出力バス、１０６，
２１０・・・・・・入出力装置、１１０・・・・・・ア
ドレスカウンタ回路、１１１．２０３・・・・・・レン
ジカウンタ回路、１１２゜２０４・・・・・・制御回路
、１１３・・・・・・緩衝記憶回路、２０１・・・・・
・第１のアドレスカウンタ回路、２０２・・・・・・第
２のアドレスカウンタ回路、２０５・・・・・・アドレ
ス切替回路、２０６・・・・・・データレジスタ。
データ処理装置の構成図、第２図は本考案の一実施例を
示すブロック構成図、第３図は第２図の実施例を説明す
るための図である。 １０１・・・・・・中央処理装置、１０２・・・・・・
主記憶装置、１０３〜１０４・・・・・・入出力制御装
置、１０５゜２００・・・・・・入出力バス、１０６，
２１０・・・・・・入出力装置、１１０・・・・・・ア
ドレスカウンタ回路、１１１．２０３・・・・・・レン
ジカウンタ回路、１１２゜２０４・・・・・・制御回路
、１１３・・・・・・緩衝記憶回路、２０１・・・・・
・第１のアドレスカウンタ回路、２０２・・・・・・第
２のアドレスカウンタ回路、２０５・・・・・・アドレ
ス切替回路、２０６・・・・・・データレジスタ。
Claims (1)
- 電子計算機システムにおける主記憶装置とダイレクトメ
モリアクセスを行う入出力制御装置において、前記主記
憶装置との転送アドレスを指定する第１のアドレスカウ
ンタ回路と、同じく第２のアドレスカウンタ回路と、前
記主記憶装置との転送レンジを指定し前記第１、第２の
アドレスカウンタ回路に連動するレンジカウンタ回路と
、該レンジカウンタ回路の制御出力により前記第１のア
ドレスカウンタ回路の出力と第２のアドレス功つンタの
出力とを切替えて主記憶装置に出力するアドレス切替回
路と、更に前記主記憶装置と該入出力制御装置間におけ
るデータ転送を制御する制御回路とから構成され、前記
主記憶袋−に対し高速かつ連続的なデータ転送を行うこ
とを特徴とじた入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268183U JPS60642U (ja) | 1983-06-15 | 1983-06-15 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268183U JPS60642U (ja) | 1983-06-15 | 1983-06-15 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60642U true JPS60642U (ja) | 1985-01-07 |
Family
ID=30223009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9268183U Pending JPS60642U (ja) | 1983-06-15 | 1983-06-15 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60642U (ja) |
-
1983
- 1983-06-15 JP JP9268183U patent/JPS60642U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60642U (ja) | 入出力制御装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS6020651U (ja) | 画像表示制御装置 | |
| JPS6057850U (ja) | インタフエ−ス制御装置 | |
| JPS6142649U (ja) | デ−タ転送装置 | |
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPS5894022U (ja) | オンライン高速デ−タ編集制御システム | |
| JPS60135939U (ja) | 処理装置の暴走検出回路 | |
| JPS6010335U (ja) | インタフエ−ス回路 | |
| JPS5810299U (ja) | 並列処理用メモリ−のアドレス装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS6125653U (ja) | 画情報処理装置 | |
| JPS58142734U (ja) | バス結合システムのアドレス発生回路 | |
| JPS58108547U (ja) | デ−タ転送装置 | |
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS6220043A (ja) | マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ− | |
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS59147236U (ja) | インタ−フエイス制御装置 | |
| JPS6124900U (ja) | 選択回路 | |
| JPS58191769U (ja) | 同期信号切換回路 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS59182762U (ja) | 情報処理装置 | |
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPS5851359U (ja) | 出力回路 | |
| JPS6133149U (ja) | 誤り情報除去装置 |