JPS6033325B2 - 通信システムにおけるタイミング統一方式 - Google Patents
通信システムにおけるタイミング統一方式Info
- Publication number
- JPS6033325B2 JPS6033325B2 JP9063279A JP9063279A JPS6033325B2 JP S6033325 B2 JPS6033325 B2 JP S6033325B2 JP 9063279 A JP9063279 A JP 9063279A JP 9063279 A JP9063279 A JP 9063279A JP S6033325 B2 JPS6033325 B2 JP S6033325B2
- Authority
- JP
- Japan
- Prior art keywords
- modem
- clock
- group
- division multiplexing
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0679—Clock or time synchronisation in a network by determining clock distribution path in a network
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、時分割多重化モデムを含む弾信システムにお
けるタイミング統一方式に関するものである。
けるタイミング統一方式に関するものである。
第１図は時分割多重化モデムを含む通常の通信システム
を示す図、第２図は時分割多重化モデムにおける変調速
度と多重化の関係を示す図である。
を示す図、第２図は時分割多重化モデムにおける変調速
度と多重化の関係を示す図である。
第１図において、Ｍ、ｍは時分割多重化モデム（以下、
ＴＯＭ付モデムという）である。
ＴＯＭ付モデムという）である。
このＴＤＭ付モデムはＣＣＩＴＴ勧告Ｖ２針士様モデム
である。この種のＴＤＭ付モデムの動作を説明すると、
２４００ｂｐｓのチャネル（低速回線）＃１、＃２、＃
３、＃４のそれぞれに対して１／９６０Ｍ秒のビットが
割当てられ、１／９６０Ｍ秒の連続する４個のビットが
直交振幅変調された高速回線に送出される。この場合、
多重化されるチャネルの通信速度は、モデムの変調速度
と同期がとれている必要がある。即ち、ひとつのチャネ
ルについて２４００×４＝９６００ なる関係が正確に成立しなければならない。
である。この種のＴＤＭ付モデムの動作を説明すると、
２４００ｂｐｓのチャネル（低速回線）＃１、＃２、＃
３、＃４のそれぞれに対して１／９６０Ｍ秒のビットが
割当てられ、１／９６０Ｍ秒の連続する４個のビットが
直交振幅変調された高速回線に送出される。この場合、
多重化されるチャネルの通信速度は、モデムの変調速度
と同期がとれている必要がある。即ち、ひとつのチャネ
ルについて２４００×４＝９６００ なる関係が正確に成立しなければならない。
したがって、第１図に示す如き通信システムにおいては
、ＴＤＭ付モデム内に持つクロック発生器から、これを
源に分周することで２４００ＨＺのクロックを作り、こ
れを端末や通信制御ユニットに分配し、通信システム全
体としてタイミングの統一を取っている。また、他の方
法として、チャネル＃１から２４００ＨＺのクロツクを
もらい、ＴＤＭ付モデム内に持つクロック発生器からこ
れに同期した２４００ＨＺの信号を作り、これを他のチ
ャネル＃２、＃３、＃４に分配するものも知られている
。第３図は本発明が適用される通信システムを示すもの
であって、ｍ′，、ないしｍ′３、ｍ，ないしｍ３、Ｍ
，ないしＭ３およいびＭ′，ないしＭ′３は、ＴＤＭ付
モデムを示している。ＴＤＭ付モデムＭ，、Ｍ２および
Ｍ３は第１のモデム群を構成し、ＴＤＭ付モデムｍ，、
ｍ２およびｍ３は第２のモデム群を構成している。第２
のモデム群に属する各ＴＤＭ付モデムｍ，、ｍ２、ｍ３
の低速回線側と、第１のモデム群に属する各ＴＤＭ付モ
デムＭ，、Ｍ２、Ｍ３の低速回線側とは低速回線で相互
接続されている。このような接続は、ＴＤＭ付モデムや
回線の１個所に故障が生じた場合でも通信を行い得るよ
うにするため、採用されるものである。ところが、第３
図の如き通信システムにおいては、例えば、モデムＭ．
とモデムＭ２とのタイミングがずれている場合モデムｍ
，では前述した如きタイミング統一方式を採用すること
が出来ない。本発明は、上記の考察に基づくものであっ
て、複数の時分割多重化モデムを有する第１のモデム群
と、複数の時分割多重化モデムを有する第２のモデム群
とを備え、第１のモデム群に属する各時分割多重化モデ
ムの低速回線側を第２のモデム群に属する複数の時分割
多重化モデムの低速回線側に低速回線で接続した通信シ
ステムにおいて、通信システム全体のタイミングを確実
に統一できるようにした通信システムのタイミング統一
方式を提供することを目的としている。
、ＴＤＭ付モデム内に持つクロック発生器から、これを
源に分周することで２４００ＨＺのクロックを作り、こ
れを端末や通信制御ユニットに分配し、通信システム全
体としてタイミングの統一を取っている。また、他の方
法として、チャネル＃１から２４００ＨＺのクロツクを
もらい、ＴＤＭ付モデム内に持つクロック発生器からこ
れに同期した２４００ＨＺの信号を作り、これを他のチ
ャネル＃２、＃３、＃４に分配するものも知られている
。第３図は本発明が適用される通信システムを示すもの
であって、ｍ′，、ないしｍ′３、ｍ，ないしｍ３、Ｍ
，ないしＭ３およいびＭ′，ないしＭ′３は、ＴＤＭ付
モデムを示している。ＴＤＭ付モデムＭ，、Ｍ２および
Ｍ３は第１のモデム群を構成し、ＴＤＭ付モデムｍ，、
ｍ２およびｍ３は第２のモデム群を構成している。第２
のモデム群に属する各ＴＤＭ付モデムｍ，、ｍ２、ｍ３
の低速回線側と、第１のモデム群に属する各ＴＤＭ付モ
デムＭ，、Ｍ２、Ｍ３の低速回線側とは低速回線で相互
接続されている。このような接続は、ＴＤＭ付モデムや
回線の１個所に故障が生じた場合でも通信を行い得るよ
うにするため、採用されるものである。ところが、第３
図の如き通信システムにおいては、例えば、モデムＭ．
とモデムＭ２とのタイミングがずれている場合モデムｍ
，では前述した如きタイミング統一方式を採用すること
が出来ない。本発明は、上記の考察に基づくものであっ
て、複数の時分割多重化モデムを有する第１のモデム群
と、複数の時分割多重化モデムを有する第２のモデム群
とを備え、第１のモデム群に属する各時分割多重化モデ
ムの低速回線側を第２のモデム群に属する複数の時分割
多重化モデムの低速回線側に低速回線で接続した通信シ
ステムにおいて、通信システム全体のタイミングを確実
に統一できるようにした通信システムのタイミング統一
方式を提供することを目的としている。
そしてそのため本発明の通信システムにおけるタイミン
グ統一方式は、複数の時分割多重化モデムを互いに並列
に配置したモデム群を設定し、上記設定したモデム群の
パターンを用い、第１のモデム群及び第２のモデム群を
構成し、前記第１のモデム群に属する各時分割多重化モ
デムの低速回線側と前記第２のモデム群に属する各時分
割多重化モデムの低速回線側とを低速回線で相互接続せ
しめた通信システムにおけるタイミング統一方式であっ
て、前記時分割多重化モデムに、位相同期回路と、前記
位相同期回路の出力するクロツクに同期して時分割多重
化動作を行う手段と、前記位相同期回路に外部からのク
ロツクを入力させるためのクロツク入力端子と、前記位
相同期回路の出力するクロツクを外部に送出するための
ク。ック出力端子とを設け、前記第１のモデム群又は第
２のモデム群に属する複数の時分割多重化モデムの内の
１個の時分割多重化モデムを主モデムに選定すると共に
残りの時分割多重化モデムを従モデムとし、前記主モデ
ムの位相同期回路に対しては、当該主モデム内のクロツ
クに発生源からのクロツクを入力せしめる当該クロック
に同期したクロツクを出力せしめ、前記従モデムの位相
同期回路に対しては、主モデムのクロック出力端子、ク
ロック信号線及び当該従モデムのクロック入力端子を介
して主モデムの位相同期回路の出力するクロツクを入力
せしめ、且つ当該従モデム内のクロック発生源からのク
ロツクを入力して当該従モデムの位相同期回路から主モ
デムの位相同期回路の出力するクロックに同期したクロ
ックを出力せしめる事により、前記第１のモデム群又は
第２のモデム群内の時分割多重化モデム同士のクロック
を同期したことを特徴とする通信システムにおけるタイ
ミング統一方式である。以下、本発明を図面を参照しつ
つ説明する。
グ統一方式は、複数の時分割多重化モデムを互いに並列
に配置したモデム群を設定し、上記設定したモデム群の
パターンを用い、第１のモデム群及び第２のモデム群を
構成し、前記第１のモデム群に属する各時分割多重化モ
デムの低速回線側と前記第２のモデム群に属する各時分
割多重化モデムの低速回線側とを低速回線で相互接続せ
しめた通信システムにおけるタイミング統一方式であっ
て、前記時分割多重化モデムに、位相同期回路と、前記
位相同期回路の出力するクロツクに同期して時分割多重
化動作を行う手段と、前記位相同期回路に外部からのク
ロツクを入力させるためのクロツク入力端子と、前記位
相同期回路の出力するクロツクを外部に送出するための
ク。ック出力端子とを設け、前記第１のモデム群又は第
２のモデム群に属する複数の時分割多重化モデムの内の
１個の時分割多重化モデムを主モデムに選定すると共に
残りの時分割多重化モデムを従モデムとし、前記主モデ
ムの位相同期回路に対しては、当該主モデム内のクロツ
クに発生源からのクロツクを入力せしめる当該クロック
に同期したクロツクを出力せしめ、前記従モデムの位相
同期回路に対しては、主モデムのクロック出力端子、ク
ロック信号線及び当該従モデムのクロック入力端子を介
して主モデムの位相同期回路の出力するクロツクを入力
せしめ、且つ当該従モデム内のクロック発生源からのク
ロツクを入力して当該従モデムの位相同期回路から主モ
デムの位相同期回路の出力するクロックに同期したクロ
ックを出力せしめる事により、前記第１のモデム群又は
第２のモデム群内の時分割多重化モデム同士のクロック
を同期したことを特徴とする通信システムにおけるタイ
ミング統一方式である。以下、本発明を図面を参照しつ
つ説明する。
第３図は本発明の１実施例の概要を示す図、第４図はそ
の要部１例のブロック図である。第３図および第４図に
おいて、１，ないし１３はクロツク信号線、１はＰＬＬ
（フェイズ・ロツクド・ループ）、２はドライバ、３は
しシーバ、４はクロック出力端子、５はクロツク入力端
子、６はチャネルであって低速度回線又は端末装置等に
接続されるもの、７は時分割多重装置であって、低速度
回線側を時分割多重化して高速度回線に変換するもの、
８は回線モデムであって、多重化された各チャネルの信
号を変調し、或は高速度回線から受信された受信信号を
復調し、時分割多重装置に受渡すものをそれぞれ示して
いる。
の要部１例のブロック図である。第３図および第４図に
おいて、１，ないし１３はクロツク信号線、１はＰＬＬ
（フェイズ・ロツクド・ループ）、２はドライバ、３は
しシーバ、４はクロック出力端子、５はクロツク入力端
子、６はチャネルであって低速度回線又は端末装置等に
接続されるもの、７は時分割多重装置であって、低速度
回線側を時分割多重化して高速度回線に変換するもの、
８は回線モデムであって、多重化された各チャネルの信
号を変調し、或は高速度回線から受信された受信信号を
復調し、時分割多重装置に受渡すものをそれぞれ示して
いる。
尚、第４図のＴＤＭ付モデムＭ２、Ｍ３においてはチャ
ネル６、時分割多重装置７、回線モデム８は略して示さ
れる。また、ＰＬＬは位相同期回路を構成している。第
３図においては、ＴＤＭ付モデムＭ，が主モデムとされ
、ＴＤＭ付モデムＭ，からクロツク信号線ｌ，、ｌ２を
介してクロックがＴＤＭ付モデム地、Ｍ３に送られる。
ＴＤＭ付モデムＭ２、Ｍ３は、自己のクロックを送られ
て来たクロックに同期させる。ＴＤＭ付モデムＭ′ｉは
自己のクロツクを対応するＴＤＭ付モデムＭｉのクロッ
クに同期させることが出来、ＴＤＭ付モデムｍｉは自己
のクロツクを対応するＴＤＭ付モデムＭｉのクロックに
同期させることが出来、ＴＤＭ付モデムｍ′ｉは自己の
クロツクを対応するＴＤＭ付モデムｍｌのクロックに同
期させることが出来るので、通信システム全体のタイミ
ングが統一される。なお、添字ｉが１，２，３であるこ
とは言うまでもない。第４図は、本発明の要部の１例の
ブロック図である。
ネル６、時分割多重装置７、回線モデム８は略して示さ
れる。また、ＰＬＬは位相同期回路を構成している。第
３図においては、ＴＤＭ付モデムＭ，が主モデムとされ
、ＴＤＭ付モデムＭ，からクロツク信号線ｌ，、ｌ２を
介してクロックがＴＤＭ付モデム地、Ｍ３に送られる。
ＴＤＭ付モデムＭ２、Ｍ３は、自己のクロックを送られ
て来たクロックに同期させる。ＴＤＭ付モデムＭ′ｉは
自己のクロツクを対応するＴＤＭ付モデムＭｉのクロッ
クに同期させることが出来、ＴＤＭ付モデムｍｉは自己
のクロツクを対応するＴＤＭ付モデムＭｉのクロックに
同期させることが出来、ＴＤＭ付モデムｍ′ｉは自己の
クロツクを対応するＴＤＭ付モデムｍｌのクロックに同
期させることが出来るので、通信システム全体のタイミ
ングが統一される。なお、添字ｉが１，２，３であるこ
とは言うまでもない。第４図は、本発明の要部の１例の
ブロック図である。
さきに述べた如くＴＤＭ付モデムＭ，が主モデムとして
選択され、ＴＤＭ付モデムＭ２、Ｍ３が従モデムとして
選択される。ＴＤＭ付モデムＭ，は、ＩＮＴＥＲＮＡＬ
モードに設定されてい る。ＩＮＴＥＲＮＡＬモードで
は、クロック出力端子４が閉じられておりクロック入力
端子５はオフされる。また、ＩＮＴＥＲＮＡＬモードで
は、自モデム内のクロック発生源（図示せず）からのク
ロックがＰＬＬＩに供給され、ＰＬＬＩは目モデム内の
クロック発生源のクロックに同期したクロックを出力す
る。ＴＤＭ付モデムＭ２、Ｍ３はＥＸＴＥＲＮＡＬモー
ドに設定されている。ＥＸＴＥＲＮＡＬモードではクロ
ック出力端子４が開き、クロック入力端子５が閉じてい
る。ＴＤＭ付モデムＭ，がＩＮＴＥＲＮＡＬモード、Ｔ
ＤＭ付モデムＭ２、Ｍ３がＥＸＴＥＲＮＡＬモードに設
定されているので、ＴＤＭ付モデムＭ，のＰＬＬ１から
出力されるクロックは、自装置内のチャネル６、時分割
多重装置７、及び回線モデム８に供給されるとともにド
ライバ２、クロック信号線１，、ＴＤＭ付モデムＭ２の
クロック入力端子５、レシーバ３を介してＴＤＭ付モデ
ムＭ２のＰＬＬＩに加えられ、この結果、ＴＤＭ付モデ
ムＭ２内のクロツク発生源（図示せず）からのクロック
出力はＴＤＭ付モデムＭ，のクロツクに同期したクロツ
クとなる。また、ＴＤＭ付モデムＭ，から出力されるク
ロックは、クロック信号線１，、１２を介してＴＤＭ付
モデムＭ３に加えられ、ＴＤＭ付モデムＭ３内のクロッ
ク発生源（図示せず）からのクロック出力はＴＤＭ付モ
デムＭ，のクロツクに同期したクロックとなる。なお、
第１のモデム群Ｍ，、Ｍ２、Ｍ３を第４図のような構成
にする代りに、第２のモデム群ｍ，、ｍ２、ｍ３を第４
図のような構成にしても良い。以上の説明から明らかな
ように、本発明によれば、ＴＤＭ付モデムの低速回線が
複数のＴＤＭ付モデムに接続されている構成をもつ通信
システムにおいても、通信システム全体のタイミングを
正確に統一することが出来る。
選択され、ＴＤＭ付モデムＭ２、Ｍ３が従モデムとして
選択される。ＴＤＭ付モデムＭ，は、ＩＮＴＥＲＮＡＬ
モードに設定されてい る。ＩＮＴＥＲＮＡＬモードで
は、クロック出力端子４が閉じられておりクロック入力
端子５はオフされる。また、ＩＮＴＥＲＮＡＬモードで
は、自モデム内のクロック発生源（図示せず）からのク
ロックがＰＬＬＩに供給され、ＰＬＬＩは目モデム内の
クロック発生源のクロックに同期したクロックを出力す
る。ＴＤＭ付モデムＭ２、Ｍ３はＥＸＴＥＲＮＡＬモー
ドに設定されている。ＥＸＴＥＲＮＡＬモードではクロ
ック出力端子４が開き、クロック入力端子５が閉じてい
る。ＴＤＭ付モデムＭ，がＩＮＴＥＲＮＡＬモード、Ｔ
ＤＭ付モデムＭ２、Ｍ３がＥＸＴＥＲＮＡＬモードに設
定されているので、ＴＤＭ付モデムＭ，のＰＬＬ１から
出力されるクロックは、自装置内のチャネル６、時分割
多重装置７、及び回線モデム８に供給されるとともにド
ライバ２、クロック信号線１，、ＴＤＭ付モデムＭ２の
クロック入力端子５、レシーバ３を介してＴＤＭ付モデ
ムＭ２のＰＬＬＩに加えられ、この結果、ＴＤＭ付モデ
ムＭ２内のクロツク発生源（図示せず）からのクロック
出力はＴＤＭ付モデムＭ，のクロツクに同期したクロツ
クとなる。また、ＴＤＭ付モデムＭ，から出力されるク
ロックは、クロック信号線１，、１２を介してＴＤＭ付
モデムＭ３に加えられ、ＴＤＭ付モデムＭ３内のクロッ
ク発生源（図示せず）からのクロック出力はＴＤＭ付モ
デムＭ，のクロツクに同期したクロックとなる。なお、
第１のモデム群Ｍ，、Ｍ２、Ｍ３を第４図のような構成
にする代りに、第２のモデム群ｍ，、ｍ２、ｍ３を第４
図のような構成にしても良い。以上の説明から明らかな
ように、本発明によれば、ＴＤＭ付モデムの低速回線が
複数のＴＤＭ付モデムに接続されている構成をもつ通信
システムにおいても、通信システム全体のタイミングを
正確に統一することが出来る。
図面の簡単な説明第１図は時分割多重化モデムを含む通
常の通信システムを示す図、第２図は時分割多重化モデ
ムにおける変調速度と多重化の関係を示す図、第３図は
本発明の１実施例の概要を示す図、第４図はその要部１
例のブロック図である。
常の通信システムを示す図、第２図は時分割多重化モデ
ムにおける変調速度と多重化の関係を示す図、第３図は
本発明の１実施例の概要を示す図、第４図はその要部１
例のブロック図である。
ｍ′，ないしｍ′３、ｍ，ないしｍ３、Ｍ，ないしＭ３
およびＭ，ないしＭ′３・・・・・・ＴＤＭ付モデム、
１，ないし１３・・・…クロック信号線、１・・・・・
・ＰＬＬ（フェズ・ｏックド．ループ）、２……ドライ
バ、３……レシーバ、４・・・・・・クロック出力端子
、５・・・・・・クロック入力端子。
およびＭ，ないしＭ′３・・・・・・ＴＤＭ付モデム、
１，ないし１３・・・…クロック信号線、１・・・・・
・ＰＬＬ（フェズ・ｏックド．ループ）、２……ドライ
バ、３……レシーバ、４・・・・・・クロック出力端子
、５・・・・・・クロック入力端子。
オ １ ８０
才２図
才ｓ図
才４図
Claims (1)
- １ 複数の時分割多重化モデムを互いに並列に配置した
モデム群を設定し、上記設定したモデム群のパターンを
用い、第１のモデム群及び第２のモデム群を構成し、前
記第１のモデム群に属する各時分割多重化モデムの低速
回線側と前記第２のモデム群に属する各時分割多重化モ
デムの低速回線側とを低速回線で相互接続せしめた通信
システムにおけるタイミング統一方式であつて、前記時
分割多重化モデムに、位相同期回路と、前記位相同期回
路の出力するクロツクに同期して時分割多重化動作を行
う手段と、前記位相同期回路に外部からのクロツクに入
力させるためのクロツク入力端子と、前記位相同期回路
の出力するクロツクを外部に送出するためのクロツク出
力端子とを設け、前記第１のモデム群又は第２のモデム
群に属する複数の時分割多重化モデムの内の１個の時分
割多重化モデムを主モデムに選定すると共に残りの時分
割多重化モデムを従モデムとし、前記主モデムの位相同
期回路に対しては、当該主モデム内のクロツク発生源か
らのクロツクを入力せしめ当該クロツクに同期したクロ
ツクを出力せしめ、前記従モデムの位相同期回路に対し
ては、主モデムのクロツク出力端子、クロツク信号線及
び当該従モデムのクロツク入力端子を介して主モデムの
位相同期回路の出力するクロツクを入力せしめ、且つ当
該従モデム内のクロツク発生源からのクロツク入力して
当該従モデムの位相同期回路から主モデムの位相同期回
路の出力するクロツクに同期したクロツクを出力せしめ
る事により、前記第１のモデム群又は第２のモデム群内
の時分割多重化モデム同士のクロツクを同期したことを
特徴とする通信システムにおけるタイミング統一方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9063279A JPS6033325B2 (ja) | 1979-07-17 | 1979-07-17 | 通信システムにおけるタイミング統一方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9063279A JPS6033325B2 (ja) | 1979-07-17 | 1979-07-17 | 通信システムにおけるタイミング統一方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5614742A JPS5614742A (en) | 1981-02-13 |
| JPS6033325B2 true JPS6033325B2 (ja) | 1985-08-02 |
Family
ID=14003857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9063279A Expired JPS6033325B2 (ja) | 1979-07-17 | 1979-07-17 | 通信システムにおけるタイミング統一方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033325B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214230A (ja) * | 1993-01-14 | 1994-08-05 | Koito Mfg Co Ltd | 液晶表示装置 |
-
1979
- 1979-07-17 JP JP9063279A patent/JPS6033325B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214230A (ja) * | 1993-01-14 | 1994-08-05 | Koito Mfg Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5614742A (en) | 1981-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595907A (en) | PCM data translating apparatus | |
| US4035580A (en) | Switching arrangement for transmitting synchronously and asynchronously occurring data | |
| US4933955A (en) | Timing generator | |
| JPS6033325B2 (ja) | 通信システムにおけるタイミング統一方式 | |
| JPH1188332A (ja) | 同期ディジタルインタフェースへのセル多重装置及び方法 | |
| US5524107A (en) | Multiport multidrop digital system | |
| US5243334A (en) | Partitioned switch with distributed clocks | |
| JPH03195144A (ja) | リング型ローカルエリアネットワークのクロック同期装置 | |
| JP2746683B2 (ja) | クロック位相制御回路 | |
| JP2976906B2 (ja) | 時分割多重化方式 | |
| KR100315891B1 (ko) | 광전송장치의 데이터 처리회로 | |
| KR100298316B1 (ko) | 전송시스템을구성하는응용주문형집적회로의클럭생성장치 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| KR930004097B1 (ko) | 64Kbps 데이타 다중장치 | |
| JP3277080B2 (ja) | マスター・スレーブ多重通信システム | |
| KR950015085B1 (ko) | 동기식 분기/결합 다중 전송 장치 | |
| KR200292559Y1 (ko) | 다중화시스템의 동기원 생성장치 | |
| JPH08223085A (ja) | 無線送信装置 | |
| JPS59224941A (ja) | デ−タ伝送方式 | |
| JPH08204677A (ja) | 光伝送装置 | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| JPH05218996A (ja) | 多重化装置 | |
| JPH0834642B2 (ja) | デジタル交換機間の通信システム | |
| JPH01273447A (ja) | 回線設定による同期パターン挿入方法 |