JPS6033310B2 - transistor mount - Google Patents
transistor mountInfo
- Publication number
- JPS6033310B2 JPS6033310B2 JP15320279A JP15320279A JPS6033310B2 JP S6033310 B2 JPS6033310 B2 JP S6033310B2 JP 15320279 A JP15320279 A JP 15320279A JP 15320279 A JP15320279 A JP 15320279A JP S6033310 B2 JPS6033310 B2 JP S6033310B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting plate
- heat sink
- source
- sink mounting
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は負電源駆動を可能とする電界効果トランジス夕
のマウントに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a mount for a field effect transistor that can be driven by a negative power supply.
マイクロ波無線機は従釆より負電源で駆動されるシステ
ムとして一般化している。Microwave radio equipment is becoming more common as a system driven by a negative power source.
しかしながらマイクロ波領域に用いられる電果効果トラ
ンジスタ(以下FETと称す)は、従来から正負両電源
を必要とする。すなわち例えばソース接地型FET増幅
器では、第1図に示すように、信号入力端子1に供給さ
れた信号は直流カットコンデンサ2を経て入力整合回路
3に加わり、インピーダンス整合されてFET4のゲー
トGに供給されるが、このとき負電源5に接続されたゲ
ートバイアス回路6により、ゲートGは負にバイアスさ
れる。一方、FET4のドレィンDから取り出された信
号は出力側の整合を行う出力整合回路7および直流分を
カットする直流カットコンデンサ8を経て信号出力端子
9に供給されるが、ゲート電圧に応じてドレィン電流を
流すために、ドレィンDは正電源1川こ接続されたドレ
インバィアス回路11により正にバイアスされる。なお
実際の装置としてこのような増幅器を構成する場合には
、貫通コンデンサー2,13を用いて、外部に配置され
た正負両電源5,10と増幅器の部分とを遮蔽する。こ
のようにFETを例えばマイクロ波無線機の増幅器とし
て使用しようとすると、正負両軍源が必要となる。However, field effect transistors (hereinafter referred to as FETs) used in the microwave region have conventionally required both positive and negative power supplies. For example, in a source-grounded FET amplifier, as shown in FIG. 1, the signal supplied to the signal input terminal 1 passes through the DC cut capacitor 2 and is applied to the input matching circuit 3, where the impedance is matched and the signal is supplied to the gate G of the FET 4. However, at this time, the gate G is negatively biased by the gate bias circuit 6 connected to the negative power supply 5. On the other hand, the signal taken out from the drain D of the FET 4 is supplied to the signal output terminal 9 via an output matching circuit 7 that performs matching on the output side and a DC cut capacitor 8 that cuts the DC component. In order to conduct current, the drain D is positively biased by a drain bias circuit 11 connected to one positive power supply. Note that when constructing such an amplifier as an actual device, feedthrough capacitors 2 and 13 are used to shield the amplifier portion from both positive and negative power supplies 5 and 10 disposed outside. In this way, if an FET is to be used as an amplifier for a microwave radio, for example, both positive and negative power sources are required.
従って従釆のマイクロ波無線機では負電圧を正電圧に変
換するコンバータを必要とし、この分だけマイクロ波無
線機の価格を上昇させていた。本発明は上記した事情に
鑑みてなされたもので、その目的は、一電源化されたト
ランジスタマウントを提供することとであり、かつ、一
電源化によっても安定的な動作を確保することである。Therefore, conventional microwave radio equipment requires a converter to convert negative voltage to positive voltage, which increases the price of the microwave radio equipment. The present invention has been made in view of the above-mentioned circumstances, and its purpose is to provide a transistor mount that uses a single power source, and to ensure stable operation even with a single power source. .
本発明ではFETを直流的にはシールドケース等の外部
金属体から絶縁し、一電源を用いて抵抗素子による電圧
降下により2種類の電圧を作成する一方、交流的にはF
ETのヒートシンクを外部金属体と導通させるとともに
、電磁波吸収体を上記外部金属またはヒートシンク取付
板の絶縁シートに対向する所定の部位に配置することに
よりこの目的を達成する。以下実施例につき本発明を詳
細に説明する。In the present invention, the FET is insulated from an external metal body such as a shield case for direct current, and two types of voltage are created by the voltage drop caused by a resistive element using one power source, while for AC, FET is
This objective is achieved by making the heat sink of the ET electrically conductive with the external metal body, and by arranging the electromagnetic wave absorber at a predetermined location facing the external metal or the insulating sheet of the heat sink mounting plate. The present invention will be explained in detail with reference to Examples below.
第1図と同一部品には同一の符号を付した第2図および
第3図は、シールドケースに納められた装置を表わした
たもので、第2図はその平面図、第3図は第2図におけ
るA−A′断面図である。第1図と同一部品の説明は重
複を避けるため適宜省略する。本装置ではFET4のゲ
ートGは、基板21に配置された直流カットコンデンサ
2および入力整合回路3のうち、ストリップライン22
を通じて整合回路3の出力側と電気的に接続されている
。2 and 3, in which the same parts as in FIG. FIG. 2 is a sectional view taken along line A-A' in FIG. 2; Descriptions of parts that are the same as those in FIG. 1 will be omitted as appropriate to avoid duplication. In this device, the gate G of the FET 4 is connected to the strip line 22 of the DC cut capacitor 2 and the input matching circuit 3 arranged on the substrate 21.
It is electrically connected to the output side of the matching circuit 3 through.
また直流カットコンデンサ2の入力側は、信号入力端子
1から突出したピンIAの先端と電気的に接続されてい
る。また同様に出力整合回路7および直流カットコンデ
ンサ8を配置した基板26における出力整合回路7の入
力側は、ストリップライン27を通じてFET4のドレ
インDと電気的に接続されている。また直流カットコン
デンサ8の出力側は、信号出力端子9から突出したピン
9Aの先端と電気的に接続されている。そしてソース接
地型のFET4および両基板21,26は銅等から成る
熱伝導性の良いソース取付板(ヒートシンク取付板)3
1上に固定されており、ソース取付板31とシールドケ
ース23の間には薄い絶縁シート32が介在している。
またソース取付板31をシールドケース23に固定する
ためのネジ33,34も絶縁プッシュ35,36を介し
て電気的な絶縁を保って取付けられている。ところで絶
縁シート32は厚さ約0.1柳のマィカシートにより構
成されており、絶縁プッシュ35,36と併せてソース
取付板31とシールドケース23を直流的に絶縁してい
る。Further, the input side of the DC cut capacitor 2 is electrically connected to the tip of a pin IA protruding from the signal input terminal 1. Similarly, the input side of the output matching circuit 7 on the substrate 26 on which the output matching circuit 7 and the DC cut capacitor 8 are arranged is electrically connected to the drain D of the FET 4 through a strip line 27. Further, the output side of the DC cut capacitor 8 is electrically connected to the tip of a pin 9A protruding from the signal output terminal 9. The source-grounded FET 4 and both substrates 21 and 26 are a source mounting plate (heat sink mounting plate) 3 made of copper or the like and having good thermal conductivity.
A thin insulating sheet 32 is interposed between the source mounting plate 31 and the shield case 23.
Further, screws 33 and 34 for fixing the source mounting plate 31 to the shield case 23 are also attached via insulating pushers 35 and 36 while maintaining electrical insulation. Incidentally, the insulating sheet 32 is made of a mica sheet having a thickness of about 0.1 willow, and together with the insulating pushers 35 and 36, it insulates the source mounting plate 31 and the shield case 23 in terms of direct current.
このように薄い絶縁シート32が用いられたのは第一に
FET4から放出される熱をシールドケース23を介し
て効率良く放熱させるためである。このためシールドケ
ース23は必要な場合更に図示しない放熱フィンに取付
けられる。絶縁シート32の薄い第二の理由は、ソース
取付板31、絶縁シート32それにシールドケース23
によって平板コンデンサを構成し、シールドケース23
を通してFET4のソースSを交流的に接地させる効果
を確保するためである。さて、FET4のソースSは直
流的にシールドケースから絶縁されているので、ソース
Sに対してゲートGおよびドレィンDの電位が所定の値
に保たれていれば、負電源だけでFET4の駆動が可能
となる。The reason why such a thin insulating sheet 32 is used is firstly to efficiently radiate the heat emitted from the FET 4 through the shield case 23. For this reason, the shield case 23 is further attached to a heat radiation fin (not shown) if necessary. The second reason why the insulation sheet 32 is thin is because the source mounting plate 31, insulation sheet 32, and shield case 23 are thin.
A flat plate capacitor is constructed by the shield case 23.
This is to ensure the effect of grounding the source S of the FET 4 in an alternating current manner. Now, the source S of FET4 is DC-insulated from the shield case, so if the potentials of the gate G and drain D are kept at predetermined values with respect to the source S, FET4 can be driven only by the negative power supply. It becomes possible.
本実施例ではドレィンバィアス回路11の電源入力側は
高周波の流出を防ぐ貫通コンデンサ13を通じてシール
ドケース23外部で接地されており、ドレインDはこれ
によりOVにバイアスされる。一方圧側を接地された負
電源37は、貫通コンデンサ12を通してシールドケー
ス23内部に設けられたゲートバイアス回路6に例えば
一10Vの負電圧を供給する。そしてこれによりゲート
Gを−10Vにバイアスする。また前記員電源37の一
端は電圧調整用の抵抗38および貫通コンデンサ39を
介してシールドケース23内のFETのソースSに供給
されている。従ってFET4にドレィン電流が流れると
、接地された負電源37の接地側からドレィンバィアス
回路11、ドレィンD「 ソースS、抵抗38を通って
e側に電流が流れる。そしてこの結果ドレィン電流に抵
抗38の抵抗値を乗じた値だけ上昇した電圧、例えば一
8Vの電圧がソ−スSに供給されることとなる。このよ
うに抵抗38の抵抗値を所定の値に設定すればFET4
は従来の回路と同様に駆動される。更に本装置では、以
下に述べる吸収体を設け、安定的な動作を可能としてい
る。In this embodiment, the power input side of the drain bias circuit 11 is grounded outside the shield case 23 through a feedthrough capacitor 13 that prevents high frequency leakage, and the drain D is thereby biased to OV. A negative power supply 37 whose voltage side is grounded supplies a negative voltage of, for example, -10V to the gate bias circuit 6 provided inside the shield case 23 through the feedthrough capacitor 12. This biases the gate G to -10V. Further, one end of the member power supply 37 is supplied to the source S of the FET in the shield case 23 via a voltage regulating resistor 38 and a feedthrough capacitor 39. Therefore, when a drain current flows through the FET 4, the current flows from the ground side of the grounded negative power supply 37 to the e side through the drain bias circuit 11, the drain D source S, and the resistor 38. A voltage increased by the value multiplied by the resistance value, for example, a voltage of -8V, is supplied to the source S.If the resistance value of the resistor 38 is set to a predetermined value in this way, the FET4
is driven like a conventional circuit. Furthermore, this device is provided with an absorber described below to enable stable operation.
即ち、第3図から明らかなようにソース取付板31の底
部に溝を切り、断面が矩形の吸収体41,42を埋設し
ている。この吸収体41,42は取付板31とシールド
ケース23の間に存在する微少のギャップにより励振さ
れる電磁波を吸収するためのもので、電磁波の励振によ
りFET4の入出力間に帰還がかかるのを抑制する。そ
してこれによりFET4を増幅器として使用した場合、
正帰還のかかる周波数領域で生ずる発振を防止し、装置
を安定化させる。吸収体41,42はこのためフェライ
トやカーボン等により作られており、平行平板モードの
電界が最大となる箇所に配置される。ソース取付板31
の長手方向(信号伝達方向)の距離をLとすると平行平
板モードの電界が最大となる箇所は、入出力側から計っ
てL/か(nは整数)の位置となる。こでこの位置に例
えば幅3肋、高さ5側の吸収体41,42が配置される
。吸収体の寸法および形状は特に限定されないが、FE
T4の放熱を損わない大きさとする必要がある。なお吸
収体41,42の信号伝達方向に直角方向の長さは必ず
しも基板一杯にとる必要はなく、所要の効果を得ること
ができる。第2図と同一部分には同一の符号を付した第
4図は、吸収体の他の配置例を示したものであり、第2
図に示した装置をB−B方向に切断した端面図に相当す
る。That is, as is clear from FIG. 3, a groove is cut in the bottom of the source mounting plate 31, and absorbers 41 and 42 having a rectangular cross section are embedded therein. These absorbers 41 and 42 are for absorbing electromagnetic waves excited by a minute gap existing between the mounting plate 31 and the shield case 23, and prevent feedback from occurring between the input and output of the FET 4 due to electromagnetic wave excitation. suppress. As a result, when FET4 is used as an amplifier,
This prevents oscillations that occur in the frequency range of positive feedback and stabilizes the device. For this reason, the absorbers 41 and 42 are made of ferrite, carbon, or the like, and are arranged at locations where the electric field in the parallel plate mode is maximum. Source mounting plate 31
Letting L be the distance in the longitudinal direction (signal transmission direction), the location where the electric field of the parallel plate mode is maximum is located at L/(n is an integer) as measured from the input/output side. At this position, for example, absorbers 41 and 42 on the side having three ribs in width and five in height are arranged. The size and shape of the absorber are not particularly limited, but FE
It is necessary to have a size that does not impair the heat dissipation of T4. Note that the length of the absorbers 41 and 42 in the direction perpendicular to the signal transmission direction does not necessarily have to be the entire length of the substrate, and the desired effect can be obtained. FIG. 4, in which the same parts as in FIG. 2 are given the same reference numerals, shows another example of the arrangement of the absorber.
This corresponds to an end view of the device shown in the figure cut in the BB direction.
前記したと同一部分の説明は適宜省略する。この実施例
ではソース取付板31の底部にその長手方向(信号伝達
方向)に一杯あるいはこれより短い所定の距離だけ溝を
切り、断面が矩形の吸収体43,44を埋設している。
ソース取付板31の横断方向の長さを1とすると、1/
2nの位置に吸収体43,44が配置される。吸収体4
3,44は放熱を考慮して適当な大きさに選択する必要
がある。このように本発明によればFETのヒートシン
ク取付板とアースの間を直流的に絶縁し、FETの一電
流駆動を可能としたので、負電圧供給の電子機器におい
てもコンバータを必要とせず、この分だけ装置を構成す
る部品点数を減少させて機器の信頼性向上を図ることが
でき、また、電磁波吸収体により装置を安定化させるこ
とができる。なお本実施例では断面が矩形の吸収体を用
いたが、吸収体の断面は円形でも楕円形でも良く、その
形状は特に限定されるものではない。Description of the same parts as described above will be omitted as appropriate. In this embodiment, a groove is cut in the bottom of the source mounting plate 31 by a predetermined distance that is full or shorter in the longitudinal direction (signal transmission direction), and absorbers 43 and 44 having a rectangular cross section are embedded therein.
If the length of the source mounting plate 31 in the transverse direction is 1, then 1/
Absorbers 43 and 44 are arranged at positions 2n. Absorber 4
3 and 44 must be selected to have appropriate sizes in consideration of heat radiation. As described above, according to the present invention, the FET heat sink mounting plate and the ground are insulated in a direct current manner, and the FET can be driven with a single current. Therefore, even in electronic equipment that supplies negative voltage, a converter is not required. The reliability of the device can be improved by reducing the number of parts constituting the device, and the device can be stabilized by the electromagnetic wave absorber. In this embodiment, an absorbent body having a rectangular cross section is used, but the cross section of the absorbent body may be circular or elliptical, and the shape is not particularly limited.
次に実施例では吸収体をソース取付板の底部に埋設した
が、ソース取付板31と対向するシ−ルドケース23の
上面に溝を切りここに埋設しても良いことはもちろんで
ある。またソース取付板はシールドケースに取付ける必
要はなく、例えば放熱板に直接取付けてもよいことは当
然である。更に実施例ではFETをソース接地型の増幅
器として用いたが、ソース接地型以外にもまた発振器や
りミッ夕にも本発明を適用できることはもちろんである
。Next, in the embodiment, the absorber is buried in the bottom of the source mounting plate, but it goes without saying that a groove may be cut in the upper surface of the shield case 23 facing the source mounting plate 31 and the absorber may be buried there. Further, the source mounting plate does not need to be attached to the shield case, and may of course be attached directly to the heat sink, for example. Further, in the embodiment, the FET is used as a source-grounded type amplifier, but it goes without saying that the present invention can be applied to oscillators and transmitters other than the source-grounded type.
第1図は正負両電源駆動の従来のソース接地型FET増
幅器の回路図、第2図は本発明の第1の実施例における
ソース接地型FET増幅器の平面図、第3図はそのA−
A覚断面図、第4図は第2の実施例におけるソース接地
型FET増幅器の端面図である。
1・・・・信号入力端子、4・・・・FEr、9・・・
・信号出力端子、23・・・・シールドケース、31・
・・・ソース取付板、32・・・・絶縁シート、41〜
44・・・・吸収体。
第1図
第4図
第2図
第3図FIG. 1 is a circuit diagram of a conventional source-grounded FET amplifier driven by both positive and negative power supplies, FIG. 2 is a plan view of the source-grounded FET amplifier according to the first embodiment of the present invention, and FIG. 3 is its A-
FIG. 4 is an end view of the common source type FET amplifier in the second embodiment. 1...Signal input terminal, 4...FEr, 9...
・Signal output terminal, 23... Shield case, 31.
...Source mounting plate, 32...Insulation sheet, 41~
44...Absorber. Figure 1 Figure 4 Figure 2 Figure 3
Claims (1)
シールドケースあるいは放熱板から成る外部金属体と、
この外部金属体と前記ヒートシンク取付板との間に介在
させた絶縁シートと、外部金属体またはヒートシンク取
付板の前記絶縁シートに対向する所定の部位に配置され
た電磁波吸収体とから成ることを特徴とするトランジス
タマウント。 2 絶縁シートが0.1〜0.2mm厚程度のマイカシ
ートにより構成されたことを特徴とする特許請求の範囲
第1項記載のトランジスタマウント。 3 ヒートシンク取付板の信号伝送方向の寸法をL、任
意の整数をnで表わすとき、この取付板の信号伝送方向
における一端からほぼL/2nの位置に電磁波吸収体を
配置したことを特徴とする特許請求の範囲第1項記載の
トランジスタマウント。 4 ヒートシンク取付板の信号伝送方向と直角方向にお
けるヒートシンク取付板の寸法をlで表わすとき、この
直角方向におけるヒートシンク取付板の一端からほぼl
/2nの位置に電磁波吸収体を配置したことを特徴とす
る特許請求の範囲第1項記載のトランジスタマウント。[Claims] 1. A heat sink mounting plate for mounting a transistor;
an external metal body consisting of a shield case or a heat sink;
It is characterized by comprising an insulating sheet interposed between the external metal body and the heat sink mounting plate, and an electromagnetic wave absorber disposed at a predetermined portion of the external metal body or the heat sink mounting plate facing the insulating sheet. transistor mount. 2. The transistor mount according to claim 1, wherein the insulating sheet is made of a mica sheet having a thickness of about 0.1 to 0.2 mm. 3. The electromagnetic wave absorber is arranged at a position approximately L/2n from one end of the heat sink mounting plate in the signal transmission direction, where L is the dimension of the heat sink mounting plate in the signal transmission direction and n is an arbitrary integer. A transistor mount according to claim 1. 4 When the dimension of the heat sink mounting plate in the direction perpendicular to the signal transmission direction of the heat sink mounting plate is expressed as l, approximately l is the distance from one end of the heat sink mounting plate in the perpendicular direction.
2. The transistor mount according to claim 1, wherein an electromagnetic wave absorber is disposed at a position of /2n.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15320279A JPS6033310B2 (en) | 1979-11-26 | 1979-11-26 | transistor mount |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15320279A JPS6033310B2 (en) | 1979-11-26 | 1979-11-26 | transistor mount |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5676551A JPS5676551A (en) | 1981-06-24 |
JPS6033310B2 true JPS6033310B2 (en) | 1985-08-02 |
Family
ID=15557266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15320279A Expired JPS6033310B2 (en) | 1979-11-26 | 1979-11-26 | transistor mount |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6033310B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583987B2 (en) * | 1999-02-26 | 2003-06-24 | Intel Corporation | Electromagnetic interference and heatsinking |
-
1979
- 1979-11-26 JP JP15320279A patent/JPS6033310B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5676551A (en) | 1981-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105830196B (en) | Power-supply system with multiple amplifier paths and the method for exciting plasma | |
EP0449435B1 (en) | Construction for cooling of a RF power transistor | |
US6984887B2 (en) | Heatsink arrangement for semiconductor device | |
US9431713B2 (en) | Circularly-polarized patch antenna | |
JPH01233795A (en) | Hybrid integrated circuit | |
US5459348A (en) | Heat sink and electromagnetic interference shield assembly | |
JP3829552B2 (en) | Information processing apparatus with battery pack and battery pack | |
CN216773484U (en) | Microstrip coupler and electronic device | |
EP0074613A1 (en) | Ridge waveguide-to-microstrip line transition for high frequency amplifier | |
JPS6033310B2 (en) | transistor mount | |
Mathur et al. | Design and implementation of a high power rf oscillator on a printed circuit board for multipole ion guides | |
Olokede et al. | Design of a negative conductance dielectric resonator oscillator for X-band applications | |
JPH05328710A (en) | Countermeasure for switching element noise | |
WO2015122204A1 (en) | Electronic component for noise reduction | |
JPS6322721B2 (en) | ||
JP2010232473A (en) | Electronic device-mounted machine and method for reducing noise of electronic device-mounted machine | |
US6765451B2 (en) | Method and apparatus for shielding a component of an electronic component assembly from electromagnetic interference | |
TW543049B (en) | Inductor structure with high quality factor | |
US20240213189A1 (en) | Power amplification high-frequency circuit device | |
WO2021085267A1 (en) | Electronic apparatus | |
JPS61285811A (en) | Microwave circuit | |
JPH04505540A (en) | Drain bias circuit for high-power microwave field-effect transistors with internal matching function | |
JP2001068877A (en) | Electronic circuit device | |
JP4405136B2 (en) | Multi-frequency dielectric resonator oscillator | |
JP2916922B2 (en) | Microwave oscillator |