JPS6032994B2 - 磁電変換素子の接続法 - Google Patents

Description

【発明の詳細な説明】 本発明は、主としてｌｎＳｂなどの化合物半導体薄膜に
よって形成される磁電変換素子から発生する雑音を低減
する方法に関する。

従来の磁電変換素子、例えばホール素子は第１図に示す
ような構造をもち、電流端子１および１′間に電流を印
加し、ホール出力端子２および２′間に、ＥＯ力ロ磁界
に比例した信号電圧を得ていた。

しかしこのときホール出力端子間には上記の信号電圧に
加え、半導体薄膜の結晶欠陥などに由来する雑音電圧が
重畳する。このため印加磁界が小さい場合、信号電圧と
雑音電圧の区別が不可能となり、検出可能な最小磁界に
限界があった。このためとくに微小磁界を検出するため
の素子としては、上記雑音電圧を小さくせしめることが
重要課題であった。本発明は複数個のホール素子を第２
図に示すようにコンデンサー７をもつて並列に接続する
ことにより、雑音電圧を低減できることを見出した。

このときのコンデンサーの値は印加磁界の周波数帯城に
よって適時定める。第２図に示すような方法によって雑
音が低減される理由はあきらかでないがおよそ次のよう
に考えられる。第２図において２個のホール素子３およ
び４は等しい感度をもつホール素子であって、印加電流
は可変抵抗５および６によって互に等しく調節されてい
る。この２個のホール素子に磁界が印加された場合、そ
の出力電圧は互いに等しく、またコンデンサーによって
並列に接続されているため、外部には１個のホール素子
のホール電圧と等しい信号電圧がとり出される。一方雑
音電圧に関しては、双方のホール素子の雑音電圧の位相
は相互に無関係であるため、コンデンサーによる並列結
線により部分的に打ち消し合い、１個のホール素子の雑
音電圧よりも小となる。このため使用するホール素子の
個数を増加することにより雑音を低減することができる
。以上述べた雑音低減法を実施例によって具体的に説明
する。

実施例 １ マイクロゾーンメルト法により作成した幅２００仏ｍ、
厚さ１．４ｙｍのｌｎＳｂホール素子を数個用意し、第
２図に示す結線法でホール素子を並列に接続した。

コンデンサーの容量は４００仏Ｆとした。このようにし
て各素子に１肌Ａの電流を流し、素子の接続個数と雑音
電圧の関係を調べた。このとき雑音電圧は周波数帯城１
００ＨＺ〜１０ｋＨＺで観測される雑音電圧の実効値で
評価した。第３図はホール素子の接続個数と雑音電圧の
関係を示す図であるが素子を多数使用するほど雑音電圧
が小となる。実施例 ２ 実施例１と同様マイクロゾーンメルト法により厚さ１．
４山ｍ、幅２００仏ｍのホール素子を作成し、この素子
に複数組のホール出力端子を設け、互いにコンデンサー
により並列に接続した。

第４図ａおよびｂにホール出力端子が２組および３組の
場合の結線例を示す。このようにしてホール端子の接続
個数と雑音電圧の関係を実施例１と同様にして調べたと
ころ、第３図と同様な結果が得られ、雑音低減に効果が
あることがわかった。実施例１においては使用するホー
ル素子の個数を増加するほど消費電力が増加する欠点を
有していたが、実施例２はこの欠点を除去したものであ
る。以上の結線はホール素子について述べたが、磁気抵
抗素子についても同様に雑音を低減できる。

第５図は２個の磁気抵抗素子の結線例である。８および
８′は定電流電源、９および９′は同じ感度を有する磁
気抵抗素子である。

以上述べたごとく、本発明は滋雷変換素子の雑音を低減
するためにきわめて有効な方法であり、工業上の利益は
大きい。

【図面の簡単な説明】

第１図はホール素子の形状を示す図であり、１および１
′は電流端子、２および２′はホール出力端子を示す。 第２図は本発明によるホール素子の結線例を示す図でホ
ール素子３および４のホール出力端子はコンデンサー７
および７′によって並列に接続される。第３図はホール
素子の接続個数と雑音電圧との関係を示す図である。第
４図は複数組のホール出力端子をもつホール素子におけ
る結線例を示す。第５図は磁気抵抗素子の結線例であっ
て、磁気抵抗素子９および９′はコンデンサー７および
７′によって並列に接続される。努丁隣努之函 第３図 多イ‐図 努タ図

Claims (1)

【特許請求の範囲】
1. １ 複数個の磁電変換素子もしくは複数組の出力端子を
   もつ磁電変換素子より引出した複数組の出力端子をコン
   デンサーにより互に並列に接続することを特徴とする磁
   電変換素子の接続法。