JPS6030016A - 回路しや断器 - Google Patents
回路しや断器Info
- Publication number
- JPS6030016A JPS6030016A JP14028383A JP14028383A JPS6030016A JP S6030016 A JPS6030016 A JP S6030016A JP 14028383 A JP14028383 A JP 14028383A JP 14028383 A JP14028383 A JP 14028383A JP S6030016 A JPS6030016 A JP S6030016A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- time limit
- circuit breaker
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は事故電流を適切に検出することにより電路の最
適な保護を可能にした@路しゃ断器に関する。
適な保護を可能にした@路しゃ断器に関する。
従来この種の装置として第1図に示されたような構成の
ものがあった。第1図において、101゜102 、1
08は8相電源に接続される11z源側端子である。l
iI記電源側端子101.、102 、108 ハソレ
ソれ開離接点201 、202 、208を介して各対
応する負荷側端子801 、802 、808に接続さ
れでいる。
ものがあった。第1図において、101゜102 、1
08は8相電源に接続される11z源側端子である。l
iI記電源側端子101.、102 、108 ハソレ
ソれ開離接点201 、202 、208を介して各対
応する負荷側端子801 、802 、808に接続さ
れでいる。
前記電源側端子101 、102 、108と負荷側端
子80t 、 802 、808との間の各電路には変
流器21゜22 、28がそれぞれ配されている。電路
に事故1E流が流れると、変流器21 、22 、28
の各二次側に設けられた全波整流回路81 、82 、
88が同極性に直列に接続されてなる最大値検出回路8
0によって、事故電流の最大値が直流化されて検出され
る。余波整流回路81 、82 、881こよる出力信
号波形を第6図に示す。最大値検出回路80の出力側に
は前記各変流器21 、22 、28に共通の負担とし
ての負担回路40が接続されている。この負担回路40
は変流器21゜22 、28の出力電流を竜圧侶月に笈
換するとともに、所定のレベル範囲内で出力信号を得る
ためのレベルN?J 5% 1m路(例えば適当な5〕
圧比のポテンショメータの態様の回路)をX〔ねている
。負担回路40の出力m圧波形を第2図にγ線で示す。
子80t 、 802 、808との間の各電路には変
流器21゜22 、28がそれぞれ配されている。電路
に事故1E流が流れると、変流器21 、22 、28
の各二次側に設けられた全波整流回路81 、82 、
88が同極性に直列に接続されてなる最大値検出回路8
0によって、事故電流の最大値が直流化されて検出され
る。余波整流回路81 、82 、881こよる出力信
号波形を第6図に示す。最大値検出回路80の出力側に
は前記各変流器21 、22 、28に共通の負担とし
ての負担回路40が接続されている。この負担回路40
は変流器21゜22 、28の出力電流を竜圧侶月に笈
換するとともに、所定のレベル範囲内で出力信号を得る
ためのレベルN?J 5% 1m路(例えば適当な5〕
圧比のポテンショメータの態様の回路)をX〔ねている
。負担回路40の出力m圧波形を第2図にγ線で示す。
このような最大値波形の信号が長限時発生回路61.短
限時発生回@62及び瞬時発生回路68にそれぞれ入力
されるように構成されている。これらの回P7II61
゜62 、6gは各所定の入力レベルに応じて所定の限
時動作をすべくレベル判別機能と時限発生機能を有して
いる。この時限発生機能に基づく過電流引外し特性は第
8図に示すようなものである。即ち、長限時発生回路6
1は第8図の長限時用反限時特性に沿った引外し動作を
現出させる。短限時発生回路62は第8図の短限時用反
限時特性に沿った引外し動作を現出させる。また瞬時発
生回路68は第8図の瞬時特性に沿った引外し動作を現
出させる。
限時発生回@62及び瞬時発生回路68にそれぞれ入力
されるように構成されている。これらの回P7II61
゜62 、6gは各所定の入力レベルに応じて所定の限
時動作をすべくレベル判別機能と時限発生機能を有して
いる。この時限発生機能に基づく過電流引外し特性は第
8図に示すようなものである。即ち、長限時発生回路6
1は第8図の長限時用反限時特性に沿った引外し動作を
現出させる。短限時発生回路62は第8図の短限時用反
限時特性に沿った引外し動作を現出させる。また瞬時発
生回路68は第8図の瞬時特性に沿った引外し動作を現
出させる。
これらの各回路61 、62 、68は通常別個に独立
して構成される。長限時発生回路61.短限時発生回路
62及び瞬時発生回路68は大刀信号レベルが所定値以
上になるとそれぞれ上述の第8図に示された特性に沿っ
た動(11をして出方信号を発生する。これらの出力信
号によりサイリスタ120がトリガされターンオンする
。サイリスタ120がターンオンすることによりサイリ
スタ120に1g列に接続された釈放形電磁引外し装置
8oが駆動される。このため釈放形電磁引外し装N80
と機械的に結合されたUI離接点201 、202 、
208が開離する。
して構成される。長限時発生回路61.短限時発生回路
62及び瞬時発生回路68は大刀信号レベルが所定値以
上になるとそれぞれ上述の第8図に示された特性に沿っ
た動(11をして出方信号を発生する。これらの出力信
号によりサイリスタ120がトリガされターンオンする
。サイリスタ120がターンオンすることによりサイリ
スタ120に1g列に接続された釈放形電磁引外し装置
8oが駆動される。このため釈放形電磁引外し装N80
と機械的に結合されたUI離接点201 、202 、
208が開離する。
上述のように、第1図の装置では、各相の事故電流の最
大値を検出する。一般に前述のような最大値検出回路8
0の出方側に接続された負担回路4゜に誘起される電圧
は第2図に示されたような波形となる。最大値検出回路
8oの構成上必然的に、各相の電流の大きさに応じて負
担回路4oに誘起される電圧波形は異なる。また上述の
ような回路構成では実効値または平均値に対応する信号
への波形変換は木質的に不可能であり、最大値のピーク
のみが検出される。即ち第1図の装置の構成は木質的に
ピーク検出形である。このためmwSの各相毎に電流の
平均値または実効値を得るための波形変換を行なって、
過大電流により発生するエネルギー量に基づく正確な事
故電流のtφ出を行なった上で回路をしゃ断することは
できない。従って不必要に頻繁薔こ回路しゃ断動作が行
なわれてしまうおそれがあった。
大値を検出する。一般に前述のような最大値検出回路8
0の出方側に接続された負担回路4゜に誘起される電圧
は第2図に示されたような波形となる。最大値検出回路
8oの構成上必然的に、各相の電流の大きさに応じて負
担回路4oに誘起される電圧波形は異なる。また上述の
ような回路構成では実効値または平均値に対応する信号
への波形変換は木質的に不可能であり、最大値のピーク
のみが検出される。即ち第1図の装置の構成は木質的に
ピーク検出形である。このためmwSの各相毎に電流の
平均値または実効値を得るための波形変換を行なって、
過大電流により発生するエネルギー量に基づく正確な事
故電流のtφ出を行なった上で回路をしゃ断することは
できない。従って不必要に頻繁薔こ回路しゃ断動作が行
なわれてしまうおそれがあった。
本発明は上述のような従来の装置における問題点を解決
した新規なこの種の装置を提供しようとするものである
。即ち、事故電流の大きさが所定の範囲内である場合は
、配電線の耐熱特性を考慮して、事故電流を実効値また
は平均値で一検出し回路をしゃ断する。一方事故電流が
短絡電流等のように所定の範囲を越えた過大電流である
場合は。
した新規なこの種の装置を提供しようとするものである
。即ち、事故電流の大きさが所定の範囲内である場合は
、配電線の耐熱特性を考慮して、事故電流を実効値また
は平均値で一検出し回路をしゃ断する。一方事故電流が
短絡電流等のように所定の範囲を越えた過大電流である
場合は。
その最大値を速やかに検出し回路をしゃ断する。
このようにして電路の適切な保護を可能にしようとする
ものである。更にまた、電路の蓄熱及び放熱効果を考慮
に入れた電路及び負荷の最適な保、if(を可能にする
ことにより、不必要に頻繁に回路をしゃ断して開離接点
を無駄に損耗することがないようにされた回路しゃ断器
を提供することを目的としている。
ものである。更にまた、電路の蓄熱及び放熱効果を考慮
に入れた電路及び負荷の最適な保、if(を可能にする
ことにより、不必要に頻繁に回路をしゃ断して開離接点
を無駄に損耗することがないようにされた回路しゃ断器
を提供することを目的としている。
以下に図面を用いて本発明の実施例につき詳述すること
により本発明を明らかにする。
により本発明を明らかにする。
第4図は本発明の一実施例としての回路しゃ断器を示す
ブロック図である。第4図において。
ブロック図である。第4図において。
101 、102 、108は8相[、&iに接続され
るtt’r、 N側端子である。前記nL源側端子10
1 、102 、108はそれぞれ開l!Il#接点2
01 、202 、208 ヲ介シテ各対応する負荷側
端子801 、802 、808に接続されている。前
記Wl#i側端子101 、102 、108と負荷側
端子801 、802 、808との間の各電路には各
相毎 −に電流検出用の変流器21 、22 、28が
それぞれ設けられている。各変流器21. 、22 、
28の二次側には二次出力の絶対値を得るための全波整
流回路81 、82゜88がそれぞれ接続されている。
るtt’r、 N側端子である。前記nL源側端子10
1 、102 、108はそれぞれ開l!Il#接点2
01 、202 、208 ヲ介シテ各対応する負荷側
端子801 、802 、808に接続されている。前
記Wl#i側端子101 、102 、108と負荷側
端子801 、802 、808との間の各電路には各
相毎 −に電流検出用の変流器21 、22 、28が
それぞれ設けられている。各変流器21. 、22 、
28の二次側には二次出力の絶対値を得るための全波整
流回路81 、82゜88がそれぞれ接続されている。
各全波整流回路81゜82 、88の出力側に負担回路
41 、42 、48がそれぞれf9.続されている。
41 、42 、48がそれぞれf9.続されている。
負担回路41 、42 、48は変流器21゜22 、
28の出力t、流を電圧信号に変換するとともに所定の
レベル範囲内で出力信号を得るためのレベルWa整回路
を兼ねている。前記各負担回路41 、42゜48の容
筒1の、出力端子(レベル調整された信号の出力端子)
はそれぞれ波形変換回路90匡接続されている。波形変
換回路90は各負担回路41 、42 、48に誘起す
る出力信号の実効値または平均値を得るためのものであ
る。前記負担回路41 、42 、48の容筒2の出力
端子はそれぞれダイオード1B1 、182゜183よ
りなるOR回路180の各入力端子に接続されている。
28の出力t、流を電圧信号に変換するとともに所定の
レベル範囲内で出力信号を得るためのレベルWa整回路
を兼ねている。前記各負担回路41 、42゜48の容
筒1の、出力端子(レベル調整された信号の出力端子)
はそれぞれ波形変換回路90匡接続されている。波形変
換回路90は各負担回路41 、42 、48に誘起す
る出力信号の実効値または平均値を得るためのものであ
る。前記負担回路41 、42 、48の容筒2の出力
端子はそれぞれダイオード1B1 、182゜183よ
りなるOR回路180の各入力端子に接続されている。
尚、前記各負担回路41 、42 、48の前記第2の
出力端子とは反対側の端部は共通電位点に接続されてい
る。上記変流器21 、22 、28.全波整流回路8
1 、82 、88・負担回路41 、42 、48.
波形変換回路90並びにOR回路180 (18141
82+188 )は水回路しゃ断器が介挿された又流電
路の電流を検出するm流センサ手段200を構成してい
る。即ち1m電流ンサ手段200はその波形変換回路9
oから第1の出力信号として交流電路の各相毎の電流の
実効値または平均値に対応する信号を出力する。またそ
のOR回路180から第2の出力信号として間流ガχ路
に流れる電流の最大値に対応する信号を出力する。OR
回路180の出力側は第2のレベル判別手段としてのツ
ェナーダイオード140を介してif42の時限発生手
段としての時限発生回路150に接続されている。時限
発生回路150の出力端子はザイリスタ120のゲート
に接続されている。また、前記波形変換回路90の各出
力信号を時分割的に湯沢受信するアナログマルチプレク
サ410が設けられている。アナログマルチプレクサの
出力信号がA/I)変換回路420を介してマイクロコ
ンピュータ110に入力されるようになされている。尚
、本実施例ではアナログマルチプレクサ410 t、
A/Di換回路種回路420イクロコンピュータ110
の作動用Ti t”Rとして電源回路160が設けられ
ている。またマイクロコンピユータ11Gの出力信号が
サイリスタ120のゲートに与えられるように構成され
ている。
出力端子とは反対側の端部は共通電位点に接続されてい
る。上記変流器21 、22 、28.全波整流回路8
1 、82 、88・負担回路41 、42 、48.
波形変換回路90並びにOR回路180 (18141
82+188 )は水回路しゃ断器が介挿された又流電
路の電流を検出するm流センサ手段200を構成してい
る。即ち1m電流ンサ手段200はその波形変換回路9
oから第1の出力信号として交流電路の各相毎の電流の
実効値または平均値に対応する信号を出力する。またそ
のOR回路180から第2の出力信号として間流ガχ路
に流れる電流の最大値に対応する信号を出力する。OR
回路180の出力側は第2のレベル判別手段としてのツ
ェナーダイオード140を介してif42の時限発生手
段としての時限発生回路150に接続されている。時限
発生回路150の出力端子はザイリスタ120のゲート
に接続されている。また、前記波形変換回路90の各出
力信号を時分割的に湯沢受信するアナログマルチプレク
サ410が設けられている。アナログマルチプレクサの
出力信号がA/I)変換回路420を介してマイクロコ
ンピュータ110に入力されるようになされている。尚
、本実施例ではアナログマルチプレクサ410 t、
A/Di換回路種回路420イクロコンピュータ110
の作動用Ti t”Rとして電源回路160が設けられ
ている。またマイクロコンピユータ11Gの出力信号が
サイリスタ120のゲートに与えられるように構成され
ている。
サイリスタ120に11列に釈放形過m流引外し鋲イ8
0が接続されている。この釈放形過拭流引外し装置は前
述の開離接点201 、 zo2.208とj対械的に
連動するように構成されている。
0が接続されている。この釈放形過拭流引外し装置は前
述の開離接点201 、 zo2.208とj対械的に
連動するように構成されている。
口」記マイクロコンピュータ110の構成を第6図のブ
ロック図に基づき概説する。第5図においてマイクロコ
ンピュータ110はCPU 111のデータバス112
及びアドレスバス118を介しCROIv! 114
。
ロック図に基づき概説する。第5図においてマイクロコ
ンピュータ110はCPU 111のデータバス112
及びアドレスバス118を介しCROIv! 114
。
RAM115及びI10ポート116を有して構成され
。
。
データバス112及びアドレスバス118の一部は前記
アナログマルチプレクサ410及びA/D笈換回路42
0に接続されている。一般にROM114には所定の信
号処坩1を実行するためのプログラムを含みCPU 1
11は所定のクロック信61こ同期し゛Cプログラム皆
英行する。またR#lf 115は信す処理に必聾/:
fレジスタとしてmh ++目する。
アナログマルチプレクサ410及びA/D笈換回路42
0に接続されている。一般にROM114には所定の信
号処坩1を実行するためのプログラムを含みCPU 1
11は所定のクロック信61こ同期し゛Cプログラム皆
英行する。またR#lf 115は信す処理に必聾/:
fレジスタとしてmh ++目する。
上述のマイクロコンピュータ110における(I@処理
過程を第7図のメインフローチ・ヤードに示す。
過程を第7図のメインフローチ・ヤードに示す。
このフローチャートには、基本的な機能として、少くと
も入力信号の第1のレベル判別手段1001及びレベル
判別された値により所定の限時動作を実行する第1の時
限発生手段1002が含まれている。
も入力信号の第1のレベル判別手段1001及びレベル
判別された値により所定の限時動作を実行する第1の時
限発生手段1002が含まれている。
またこのフローチャートでは、前述の第1の時限発生手
段1002または第2の時限発生手段150(第6図)
のうち少くとも一部に対する入力信号が所時的にリセッ
ト動作を実行するように構成されたリセット手段100
8が含まれている。
段1002または第2の時限発生手段150(第6図)
のうち少くとも一部に対する入力信号が所時的にリセッ
ト動作を実行するように構成されたリセット手段100
8が含まれている。
上述のような構成の本発明装置の動作を以下に説明する
。
。
交流電路に事故電流が流れると、各相に対応する変流器
21 、22 、28はそれらに固有の変流比で上記事
故電流を検出し二次側に出力電流を誘起する。
21 、22 、28はそれらに固有の変流比で上記事
故電流を検出し二次側に出力電流を誘起する。
この各出力電流はそれぞれ全波整流回路81 、82
。
。
88により直流化される。この直流化された余波整流回
路81 、82 、88の出力電流は各対応する負相回
路41 、42 、48にそれぞれ供給される。この時
負担回路41 、42 、48に誘起する信号電圧波形
は第6図に示すような絶体値波形になる。各負担回路4
1゜42 、48の出力信号は各相毎に波形変換回路9
0によってそれらの実効値または平均値に対応する信号
に置換さ4srる。波形変換回路90の実効値または<
Jl均値出力はアナログマルチプレクサ410に入力さ
れる。アナログマルチプレクサ410はマイクロコンピ
ュータ110によって制御され入力信号を時分割的に選
択して受信する。h/D匿換置換はこの選択された信号
をディジタル信号に新種する。このディジタル4R号は
マイクロコンピュータ110に供給される。マイクロコ
ンピュータ110は所定ノブログラムに従い、このディ
ジタル入力信号のレベル判別を実行する。更にこのレベ
ル判別の結果に基づいて所定の限時動作を行ないその出
力ポート116から出力信号を発する。即ちマイクロコ
ンピュータ110は第1のレベル判別手段及び第1の時
限発生手段として機能する。この場合の限時動作は1例
えば第8図の特性曲線における長限時用反限時特性に沿
って実行される。マイクロコンビエータ110の出力ポ
ート116から発せられた出力信号はサイリスタ120
のゲートに印加される。サイリスタ120はこの信号に
よりトリガされターンオンして釈放形電磁引外し装置8
0を駆動する。従って釈放形電磁引外し装R80と機械
的に連動する開離接点201 、202 、208が開
離し、WL路がしゃ断される。
路81 、82 、88の出力電流は各対応する負相回
路41 、42 、48にそれぞれ供給される。この時
負担回路41 、42 、48に誘起する信号電圧波形
は第6図に示すような絶体値波形になる。各負担回路4
1゜42 、48の出力信号は各相毎に波形変換回路9
0によってそれらの実効値または平均値に対応する信号
に置換さ4srる。波形変換回路90の実効値または<
Jl均値出力はアナログマルチプレクサ410に入力さ
れる。アナログマルチプレクサ410はマイクロコンピ
ュータ110によって制御され入力信号を時分割的に選
択して受信する。h/D匿換置換はこの選択された信号
をディジタル信号に新種する。このディジタル4R号は
マイクロコンピュータ110に供給される。マイクロコ
ンピュータ110は所定ノブログラムに従い、このディ
ジタル入力信号のレベル判別を実行する。更にこのレベ
ル判別の結果に基づいて所定の限時動作を行ないその出
力ポート116から出力信号を発する。即ちマイクロコ
ンピュータ110は第1のレベル判別手段及び第1の時
限発生手段として機能する。この場合の限時動作は1例
えば第8図の特性曲線における長限時用反限時特性に沿
って実行される。マイクロコンビエータ110の出力ポ
ート116から発せられた出力信号はサイリスタ120
のゲートに印加される。サイリスタ120はこの信号に
よりトリガされターンオンして釈放形電磁引外し装置8
0を駆動する。従って釈放形電磁引外し装R80と機械
的に連動する開離接点201 、202 、208が開
離し、WL路がしゃ断される。
また−万、負担回路41 、42 、48に誘起された
事故電流に対応した電圧信号は、ダイオード181゜1
82 、188よりなるOR回路180に入力される。
事故電流に対応した電圧信号は、ダイオード181゜1
82 、188よりなるOR回路180に入力される。
OR回路180の出力側は第2のレベル判別回路として
のツェナーダイオード140を介して時限発生回路15
0に接続されているので、 OR回路180の出力レベ
ルがツェナーダイオード140のツェナーm圧を越える
と時限発生回路150に信号が入力される。
のツェナーダイオード140を介して時限発生回路15
0に接続されているので、 OR回路180の出力レベ
ルがツェナーダイオード140のツェナーm圧を越える
と時限発生回路150に信号が入力される。
時限発生回路150はこの信号に基づき所定の限時動作
を行ない、サイリスタ120のゲートをトリガする。こ
の場合の限時動作は、例えば第8図の特性曲線における
短限時用反限時特性及び瞬時特性に沿って行なわれる。
を行ない、サイリスタ120のゲートをトリガする。こ
の場合の限時動作は、例えば第8図の特性曲線における
短限時用反限時特性及び瞬時特性に沿って行なわれる。
サイリスタ120は上述のようにしてトリガされターン
オンして釈放形電磁引外し装[80を駆動する。上述の
ような釈放形電磁引外し装置80に代えて低油PWl力
の釈放形素子を適用することも惟奨できる。尚、上述に
おいてはOR回路としてダイオードを用いたものを適用
した例につき詳述したが、マイクロコンピュータの一部
を利用して実質的にOR回路を形成すべく構成(C…O
8等の低油’R電力形素子で構成)してもよいことは勿
論である。
オンして釈放形電磁引外し装[80を駆動する。上述の
ような釈放形電磁引外し装置80に代えて低油PWl力
の釈放形素子を適用することも惟奨できる。尚、上述に
おいてはOR回路としてダイオードを用いたものを適用
した例につき詳述したが、マイクロコンピュータの一部
を利用して実質的にOR回路を形成すべく構成(C…O
8等の低油’R電力形素子で構成)してもよいことは勿
論である。
上述のマイクロコンピュータ110における信号処理過
程を、第7図のメインフローチャートに沿って詳述する
。
程を、第7図のメインフローチャートに沿って詳述する
。
マイクロコンピュータ110が起動され動作可能状態に
なるとプログラムがスタートし、システムの初期化(即
ち、I10ボートの設定、フラグのセット、りセットな
と)が実行され、過電流検出のメイン処理フローに入る
。次にアナログマルチプレクサ410及びA/D変換回
路420の制御動作(A/D変換処理)を実行する。こ
の制御動作によって、波形変換回路90より出力される
電路の各相に対応する電流の実効値または平均値の信号
を時分割的に選択してディジタル信号に変勢し、マイク
ロコンピュータ110内のRAM 115に書き込む。
なるとプログラムがスタートし、システムの初期化(即
ち、I10ボートの設定、フラグのセット、りセットな
と)が実行され、過電流検出のメイン処理フローに入る
。次にアナログマルチプレクサ410及びA/D変換回
路420の制御動作(A/D変換処理)を実行する。こ
の制御動作によって、波形変換回路90より出力される
電路の各相に対応する電流の実効値または平均値の信号
を時分割的に選択してディジタル信号に変勢し、マイク
ロコンピュータ110内のRAM 115に書き込む。
次に、上述のようにしてRAM115に書き込まれた入
力信号データに関し、その値が過電流値であるか否かの
判別動作を実行する。その結果過電流でない場合は第7
図における蓄熱ルーチンから外れて再び上述のA/D変
換処理に戻る。次に過電流である場合は、先ず蓄熱フラ
グHをセットし、入力信号のレベルに応じた時限の計時
動作を実行ずべく CPU内のレジスタまたはRAM1
15を用いて所定の単位時間毎に所定のビット数の加算
を行なう。
力信号データに関し、その値が過電流値であるか否かの
判別動作を実行する。その結果過電流でない場合は第7
図における蓄熱ルーチンから外れて再び上述のA/D変
換処理に戻る。次に過電流である場合は、先ず蓄熱フラ
グHをセットし、入力信号のレベルに応じた時限の計時
動作を実行ずべく CPU内のレジスタまたはRAM1
15を用いて所定の単位時間毎に所定のビット数の加算
を行なう。
上記所定のビット数は第8図の特性曲線に沿った限時動
作を実現ずべ(選択されたものである。次に、上述のよ
うに加算されたビット数が所定の時限に対応する値に達
したか否かの判別動作を実行する。この結果加辞された
ビット数が所定の時限に対応する値に達していない場合
は、第7図におけるメインフローから外れて上述のA/
I)a換処理に戻る。次に、上述の加算されたビット数
が所定の時限に対応する値に達した場合は、 I10ホ
ード116を介してサイリスタ120をトリガし出力装
置80を駆動させる。
作を実現ずべ(選択されたものである。次に、上述のよ
うに加算されたビット数が所定の時限に対応する値に達
したか否かの判別動作を実行する。この結果加辞された
ビット数が所定の時限に対応する値に達していない場合
は、第7図におけるメインフローから外れて上述のA/
I)a換処理に戻る。次に、上述の加算されたビット数
が所定の時限に対応する値に達した場合は、 I10ホ
ード116を介してサイリスタ120をトリガし出力装
置80を駆動させる。
次に、時限のリセット手法(冷却ルーチン月こつい′C
説明する。前述のように、蓄熱フラグHがセットされで
ある程度時限の計時動作が進行している時点で、h/D
夏換されたデータの最大値が所定のレベル以下に低下し
た場合2過電流か否かの判別ルーチンより外れ、当該段
階の直前の段階における状態を示す蓄熱フラグ11がセ
ットされて0るか否かの判別動作を実行する。この結果
蓄熱フラグHがセットされていない場合は、そのままA
/D髪換処理に戻る。次に、蓄熱フラグHがセ・ソトさ
れている場合は、前述のように蓄熱ル−チンにおいて加
葬計欲されたピッl−数からも所定の単位時間毎に所定
の放邸ビット数を減算する。このM、Wの結果ビットの
剖数値が0になった場合は。
説明する。前述のように、蓄熱フラグHがセットされで
ある程度時限の計時動作が進行している時点で、h/D
夏換されたデータの最大値が所定のレベル以下に低下し
た場合2過電流か否かの判別ルーチンより外れ、当該段
階の直前の段階における状態を示す蓄熱フラグ11がセ
ットされて0るか否かの判別動作を実行する。この結果
蓄熱フラグHがセットされていない場合は、そのままA
/D髪換処理に戻る。次に、蓄熱フラグHがセ・ソトさ
れている場合は、前述のように蓄熱ル−チンにおいて加
葬計欲されたピッl−数からも所定の単位時間毎に所定
の放邸ビット数を減算する。このM、Wの結果ビットの
剖数値が0になった場合は。
蓄熱フラグHをリセットしてA/D変換処理に戻る。
また、ビットのH1数値が完全にリセットされない時は
、蓄熱フラグHをリセットせず、そのままA/Di換処
理に戻る。上述のようにして最適な熱特性が得られるよ
うになされている。尚、蓄熱・放熱の加算及び減算は上
述とは逆に実行しても同様の機能を果し得ることは勿論
である。
、蓄熱フラグHをリセットせず、そのままA/Di換処
理に戻る。上述のようにして最適な熱特性が得られるよ
うになされている。尚、蓄熱・放熱の加算及び減算は上
述とは逆に実行しても同様の機能を果し得ることは勿論
である。
上記実施例におけるマイクロコンピュータ110の機能
をアナログ回路によって実現しようとする場合は1例え
ば、通常の積分回路において充放電の時定数を制御する
ように構成すれば理論的には実現可能である。
をアナログ回路によって実現しようとする場合は1例え
ば、通常の積分回路において充放電の時定数を制御する
ように構成すれば理論的には実現可能である。
本実施例では、第8図からも了解される通り。
電路の事故電流が比較的小さい領域では各相の電流の実
効値または平均値に基づいて比較的長限時の動作特性に
沿って、検出動作がなされ電路及び負荷の最適な保護が
なされ得る。−万事放電流が比較的大きい領域では、を
路の上位に設けられたヒユーズの溶断特性等を考慮して
比較的短限時の動作特性に沿ってより速やかな検出動作
がなさIt、電路の適切な保護がなされ得る。更にまた
。短絡電流等の急峻に増大する大電流が流れた場合は、
これに対し瞬時に応動し得る。
効値または平均値に基づいて比較的長限時の動作特性に
沿って、検出動作がなされ電路及び負荷の最適な保護が
なされ得る。−万事放電流が比較的大きい領域では、を
路の上位に設けられたヒユーズの溶断特性等を考慮して
比較的短限時の動作特性に沿ってより速やかな検出動作
がなさIt、電路の適切な保護がなされ得る。更にまた
。短絡電流等の急峻に増大する大電流が流れた場合は、
これに対し瞬時に応動し得る。
以上を要するに、本発明の装置では、比較的小さな事故
電流に対しては、実効値または平均値に基づいて電路や
負荷に過大に発生したエネルギー量を考慮した適切な回
路しゃ断動作がなされる。
電流に対しては、実効値または平均値に基づいて電路や
負荷に過大に発生したエネルギー量を考慮した適切な回
路しゃ断動作がなされる。
従って不必要に頻繁に回路がしゃ断されず、開離接点の
無駄な損耗が防止される。−万、短絡電流のような大電
流に対しては波形処理等の回路を介さず直接その最大値
を検出し、このi出値に基づいて波形処理等に起因する
遅れ時間を生ずることなく速やかに回路しゃ断動作をす
る。また構成が極めて簡単であるため、安価で信頼性が
高い。上述の実施例のようにマイクロコンピュータを?
1構成にした場合には高精度のものが容易に実現できる
。
無駄な損耗が防止される。−万、短絡電流のような大電
流に対しては波形処理等の回路を介さず直接その最大値
を検出し、このi出値に基づいて波形処理等に起因する
遅れ時間を生ずることなく速やかに回路しゃ断動作をす
る。また構成が極めて簡単であるため、安価で信頼性が
高い。上述の実施例のようにマイクロコンピュータを?
1構成にした場合には高精度のものが容易に実現できる
。
尚l−述の実施例では、電流センサ手段として変流器を
利用する構成をとったがこれに代えてホール素子、磁気
抵抗素子及び要すればこれらと増幅器を組み合わせたも
のを適用することも可能である。また検出電流の絶対値
を得る手段として、オペレーショナルアンプを用いた公
知の手段を適用し得る。前述の第1の時限発生手段及び
@2の時限発生手段の出力信号を各別に利用して動作原
因の判別に利用する構成をとることも任意に可能である
。
利用する構成をとったがこれに代えてホール素子、磁気
抵抗素子及び要すればこれらと増幅器を組み合わせたも
のを適用することも可能である。また検出電流の絶対値
を得る手段として、オペレーショナルアンプを用いた公
知の手段を適用し得る。前述の第1の時限発生手段及び
@2の時限発生手段の出力信号を各別に利用して動作原
因の判別に利用する構成をとることも任意に可能である
。
また、上記実施例の他の大きな特徴は次の点にある。即
ち、電路及び負荷の熱耐量をも考慮した蓄熱・放熱のア
ルゴリズムを導入し、熱]1す(エネルギー的)見地か
ら最適な保護がなされ得るように構成されている点であ
る。特にマイクロコンピュータを用いた構成をとること
により上述の特徴は顕著なものとなる。
ち、電路及び負荷の熱耐量をも考慮した蓄熱・放熱のア
ルゴリズムを導入し、熱]1す(エネルギー的)見地か
ら最適な保護がなされ得るように構成されている点であ
る。特にマイクロコンピュータを用いた構成をとること
により上述の特徴は顕著なものとなる。
第1図は従来の回路しゃ断器を示すブロック図、第2図
及び第6図はそれぞれ回路し゛や断器のト111作説明
に供する信号波形図、第8図は電路及び負荷の耐熱量特
性並びに回路しゃ断器の動作特性を7バす特性図、第4
図は本発明の一実施例としての回路しゃ断器を示すブロ
ック図、第5図は第4図の回路しゃ断器に適用するマイ
クロコンピュータの構成を示すブロック図、@7図は本
発明の回路しゃ断器におけるマイクロコンピュータの基
本動作のフローチャートである。 101 、102 、108 ・@源側端子、 201
、202 。 208・・・開離接点、801 、802 、808・
・・負荷側端子。 21、22.28 ・・・変流器、81.82.88
・・余波整流回路、40.41.42.48 ・・・負
担回路、62・・・短限時発生回路、68・・・瞬時発
生回路、80・・釈放形m、磁引外し装置、90・・波
形変換回路、110・・・マイクロコンピュータ、12
0・・・サイリスク、180・・OR回路、140・・
・ツェナーダイオード、15o・・・時限発生回路、4
10・・アナログマルチプレクサ、 420− A/l
)変換回路 代理人 弁理士大岩増雄 第6 図 →時間を 第2図 一峙閤を 第3図 →牟故電;糺1(A) イや 手続補正前 回路じゃ1lili器 :3、浦11を4る者 1((’Iト(1)関係 ↑−1’fi’l’出願人住
所 東京都丁−代111区丸の内、 I’Ll 2
計:3汗名 称 (601) :、菱電機株式会社代表
者片1111−八部 ・11代川用人 6、補正の対象 翻」及び「図面」 6、 補正の内容 (1)明細NYの特許請求の範囲を別紙のとおり補正す
る。 (2)明細書、第11頁第5行の[’2Hと機械的に1
を1208と、作■11装値及び釈放可能装置−を介し
て値波形」に訂正する。 (4)同、第14頁第6行の[引夕1し装置80とl’
HIi府1りに」を[引外し装置80と作動!j;置及
び釈放可能装置を介して機械的に」に訂正する。 (5)同、第16頁第8行の「釈放形素子」を「市1磁
引外し素子」に訂正する。 (6)同、第16頁第12行及び第18行の「ビット」
を「蓄熱ビット」に訂正する。 +7)同、第17頁第2行trいし酊8行の1”出力装
置80」を「出力装置である釈放形電磁引外し装置80
」に訂正する。 (8) 17V1 s第17頁第7行の「データの最大
値が」を「データが」に訂正する。 (9)同、第20頁第16行ないし第17行の「負荷の
耐熱特性」を「上位ヒユーズの溶断特性」に訂正するつ 01図面第1図を別、祇のとおりh1圧する。 7、 添付書類の目録 (11irn f後の特許請求の範囲の全文を記載した
書面 1通 (2) ’ttil正後の図面第1図 1通特許請求の
範囲 (1)単相または複数相の交流電路の各相に対応すべく
設けられた開離可能な接点、前記各接点を開離させる釈
放可能装置、前記釈放可能装置を釈放させる作動装置、
及び所定の事故電流に応動し前記作動装置を作動させる
制御装置を具備した回路しゃ断器であって、前記制御装
置は前記交流電路の各相に対応して設けられ各相毎の電
流の平均値または実効値に各対応する第1の出力信号並
びに前記電流の最大値に対応する第2の出力信号をそれ
ぞれ出力する電流センサ手段、前記電流センサ手段の第
1の出力信号のレベルを判別する第1のレベル判別手段
、前記第1のレベル判別手段の出力信号に基づいて所定
の限時動作を開始する第1の時限発生手段、前記電流セ
ンサ手段の第2の出力信号のレベルを判別する第2のレ
ベル判別手段、前記第2のレベル判別手段の出力信号に
基づいて所定の限時動作を開始する第2の時限発生手段
及び前記第1または第2の時限発生手段の伺れの出力信
号によっても動作し電路保護のための借りを発する出力
手段、を具備したものであることを特徴とする回路しゃ
断eL (2)前記T区流センサ手段は各片側が共通電位点に接
続された負担手段及び前記第2の出力信号を得るための
ダイオードOR回路を具備したものである特!rF請求
の範囲第(1)項記載の回路しゃ断器。 (3)前記第1及び第2の時限発生手段の少なくとも一
方は、それぞれの入力信号が所定のレベル以上になった
時に限時動作を開始し、所定のレベル以下になった時に
リセット動作をするスタート手段及びリセット手段を具
備したものである特許請求の範囲第(1)または(2)
項の何れかに記載の回路しゃ断器。 (4) tjil記リセツリセット手段記K(1及び第
2の時限発生手段の少なくとも一方における入力信号が
所定のレベル以下になった時に所定の放熱特性に沿った
低減率をもって経時的にリセット動作を実行するように
構成されたものである特許請求の範囲第(3)項記載の
回路しゃ断器。 (5)前記第1の時限発生手段が反限時特性を有するよ
うに構成されたものである特許請求の範囲餡(L(2)
または(4)項の何れかに記載の回路しゃ断器。 (6)前記第2の時限発生手段が瞬時要素を含むもので
ある特許請求の範囲第(11、12) 、 (4)また
は(5)項の何れかに記載の回路しゃ断器。 (7)少な(とも前記第1のレベル判別手段及び第1の
時限発生手段がマイクロコンピュータにより構成された
ものである特許請求の範囲第(t) * +2) +(
3) 、(’) s (s)または(6)項の何れかに
記載の回路しゃ断器。 (8)前記第2のレベル判別手段及び第2の時限発生手
段がマイクロコンピュータの信号処理を介さずに構成さ
れて結合され前記@2の時限発生手段の出力側は直接前
記出力手段に接続されたものである特許請求の範囲第(
7)項記載の回路しゃ断器。 (9)前記電流センサ手段が電路の電流を検出して直流
化するとともに前記制御装置全体の作動用電源を供給す
るように構成された変流器及びダイオードブリッジ回路
を有するものである特許請求の範囲第(1)、 t2L
(3)、 (4)、 (5)、 +61. +7)ま
たは+8)項の何れかに記載の回路しゃ断器。
及び第6図はそれぞれ回路し゛や断器のト111作説明
に供する信号波形図、第8図は電路及び負荷の耐熱量特
性並びに回路しゃ断器の動作特性を7バす特性図、第4
図は本発明の一実施例としての回路しゃ断器を示すブロ
ック図、第5図は第4図の回路しゃ断器に適用するマイ
クロコンピュータの構成を示すブロック図、@7図は本
発明の回路しゃ断器におけるマイクロコンピュータの基
本動作のフローチャートである。 101 、102 、108 ・@源側端子、 201
、202 。 208・・・開離接点、801 、802 、808・
・・負荷側端子。 21、22.28 ・・・変流器、81.82.88
・・余波整流回路、40.41.42.48 ・・・負
担回路、62・・・短限時発生回路、68・・・瞬時発
生回路、80・・釈放形m、磁引外し装置、90・・波
形変換回路、110・・・マイクロコンピュータ、12
0・・・サイリスク、180・・OR回路、140・・
・ツェナーダイオード、15o・・・時限発生回路、4
10・・アナログマルチプレクサ、 420− A/l
)変換回路 代理人 弁理士大岩増雄 第6 図 →時間を 第2図 一峙閤を 第3図 →牟故電;糺1(A) イや 手続補正前 回路じゃ1lili器 :3、浦11を4る者 1((’Iト(1)関係 ↑−1’fi’l’出願人住
所 東京都丁−代111区丸の内、 I’Ll 2
計:3汗名 称 (601) :、菱電機株式会社代表
者片1111−八部 ・11代川用人 6、補正の対象 翻」及び「図面」 6、 補正の内容 (1)明細NYの特許請求の範囲を別紙のとおり補正す
る。 (2)明細書、第11頁第5行の[’2Hと機械的に1
を1208と、作■11装値及び釈放可能装置−を介し
て値波形」に訂正する。 (4)同、第14頁第6行の[引夕1し装置80とl’
HIi府1りに」を[引外し装置80と作動!j;置及
び釈放可能装置を介して機械的に」に訂正する。 (5)同、第16頁第8行の「釈放形素子」を「市1磁
引外し素子」に訂正する。 (6)同、第16頁第12行及び第18行の「ビット」
を「蓄熱ビット」に訂正する。 +7)同、第17頁第2行trいし酊8行の1”出力装
置80」を「出力装置である釈放形電磁引外し装置80
」に訂正する。 (8) 17V1 s第17頁第7行の「データの最大
値が」を「データが」に訂正する。 (9)同、第20頁第16行ないし第17行の「負荷の
耐熱特性」を「上位ヒユーズの溶断特性」に訂正するつ 01図面第1図を別、祇のとおりh1圧する。 7、 添付書類の目録 (11irn f後の特許請求の範囲の全文を記載した
書面 1通 (2) ’ttil正後の図面第1図 1通特許請求の
範囲 (1)単相または複数相の交流電路の各相に対応すべく
設けられた開離可能な接点、前記各接点を開離させる釈
放可能装置、前記釈放可能装置を釈放させる作動装置、
及び所定の事故電流に応動し前記作動装置を作動させる
制御装置を具備した回路しゃ断器であって、前記制御装
置は前記交流電路の各相に対応して設けられ各相毎の電
流の平均値または実効値に各対応する第1の出力信号並
びに前記電流の最大値に対応する第2の出力信号をそれ
ぞれ出力する電流センサ手段、前記電流センサ手段の第
1の出力信号のレベルを判別する第1のレベル判別手段
、前記第1のレベル判別手段の出力信号に基づいて所定
の限時動作を開始する第1の時限発生手段、前記電流セ
ンサ手段の第2の出力信号のレベルを判別する第2のレ
ベル判別手段、前記第2のレベル判別手段の出力信号に
基づいて所定の限時動作を開始する第2の時限発生手段
及び前記第1または第2の時限発生手段の伺れの出力信
号によっても動作し電路保護のための借りを発する出力
手段、を具備したものであることを特徴とする回路しゃ
断eL (2)前記T区流センサ手段は各片側が共通電位点に接
続された負担手段及び前記第2の出力信号を得るための
ダイオードOR回路を具備したものである特!rF請求
の範囲第(1)項記載の回路しゃ断器。 (3)前記第1及び第2の時限発生手段の少なくとも一
方は、それぞれの入力信号が所定のレベル以上になった
時に限時動作を開始し、所定のレベル以下になった時に
リセット動作をするスタート手段及びリセット手段を具
備したものである特許請求の範囲第(1)または(2)
項の何れかに記載の回路しゃ断器。 (4) tjil記リセツリセット手段記K(1及び第
2の時限発生手段の少なくとも一方における入力信号が
所定のレベル以下になった時に所定の放熱特性に沿った
低減率をもって経時的にリセット動作を実行するように
構成されたものである特許請求の範囲第(3)項記載の
回路しゃ断器。 (5)前記第1の時限発生手段が反限時特性を有するよ
うに構成されたものである特許請求の範囲餡(L(2)
または(4)項の何れかに記載の回路しゃ断器。 (6)前記第2の時限発生手段が瞬時要素を含むもので
ある特許請求の範囲第(11、12) 、 (4)また
は(5)項の何れかに記載の回路しゃ断器。 (7)少な(とも前記第1のレベル判別手段及び第1の
時限発生手段がマイクロコンピュータにより構成された
ものである特許請求の範囲第(t) * +2) +(
3) 、(’) s (s)または(6)項の何れかに
記載の回路しゃ断器。 (8)前記第2のレベル判別手段及び第2の時限発生手
段がマイクロコンピュータの信号処理を介さずに構成さ
れて結合され前記@2の時限発生手段の出力側は直接前
記出力手段に接続されたものである特許請求の範囲第(
7)項記載の回路しゃ断器。 (9)前記電流センサ手段が電路の電流を検出して直流
化するとともに前記制御装置全体の作動用電源を供給す
るように構成された変流器及びダイオードブリッジ回路
を有するものである特許請求の範囲第(1)、 t2L
(3)、 (4)、 (5)、 +61. +7)ま
たは+8)項の何れかに記載の回路しゃ断器。
Claims (1)
- 【特許請求の範囲】 (り単相または複数相の交流電路の各相に対応すべく設
けられた開離可能な接点、前記各接点を開離させる釈放
可能装置、前記釈放可能装置を釈放させる作動装置、及
び所定の事故電流1r一応動し前記作動装置を作動させ
る制御装置を具備した回路しゃ断器であって、前記制御
装置itはtm記交流電路の各相に対応して設けられ各
相毎の電流の平均値または実効値に各対応する第1の出
力信号並びに前記電流の最大値に対応する第2の出力信
号をそれぞれ出力する電流センサ手段、前記電流センサ
手段の第1の出力信号のレベルを判別する第1のレベル
判別手段、前記第1のレベル判別手段の出力信号に基づ
いて所定の限時動作を開始する第1の時限発生手段、
i’ll記屯流センサ手段の第2の出力信号のレベルを
判別する第2のレベル判別手段。 11’11記第2のレベル判別手段の出力信号に基づい
て所定の限時動作を開始する第2の時限発生手段及び前
記第1または第2の時Pa発生手段の何れの出力信号に
よっても動作し電路保護のための信号を発する出力手段
、を具備したものであることを特徴とする回路しゃ断器
。 (2)前記電流センサ手段は各片側が共jυ竜位点に接
続されlこ負担手段及び前記第2の出力信号を得るため
のダイオードOR回路を具備したものである特許請求の
範囲第(1)項記載の回路しゃ断器。 (32前記第1及び第2の時限発生手段の少なくとも−
1は、それぞれの入力信号が所定のレベル以上になった
時に限時動作を開始し、所定のレベル以下になった時に
リセット動作をするスタート手段及びリセット手段を具
備したものである特r1°請求の範囲第(υまたは(2
)項の何れかに記載の回路しゃ断器。 (4)前記リセット手段は、前記第1及び第2の時限発
生手段の少なくとも−1における入力信号が所定のレベ
ル以下になった時に所定の放熱特性に沿った低減率をも
ってH1時的にリセット動作を実行するように構成され
たものである特許請求の範囲第(3)項記載の回路しゃ
断器。 (5)前記第1の時限発生手段が反限時特性を有するよ
うに構成されたものである特許請求の範囲第(す、(2
)または(4)項の伺れかに記載の回路しゃ断器。 (6) mu記第2の時限発生手段が瞬時要素を含むも
のである特許請求の範囲第(1) 、 (2) ! <
4)または(5)項の何れかに記載の回路しゃ断器。 (7)少なくとも前記第1のレベル判別手段及び第1の
時限発生手段がマイクロコンピュータにより構成された
ものである特許請求の範囲第(す、(2)。 1311 (4J 、 (5)または(6)項の何れか
に記載の回路しゃ断器。 (8)前記第2のレベル判別手段及び第2の時限発生手
段がマイクロコンピュータの信号処理を介さずに構成さ
れて結合され前記第2の時限発生手段の出力側は直接前
記出力手段に接続されたものである特許請求の範囲第(
7)項記載の回路しゃ断器。 (9)前記電流センサ手段が電路の電流を検出して直流
化するとともに前記電流センサ手段全体の作動用電源を
供給するように構成された変流器及びダイオードブリッ
ジ回路を有するものである特許請求の範囲第(1)、
[2) 、 (31、(4J 、 (5) 、 (fl
) l’ (7)または(8)項の何れかに記載の回路
しゃ断器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14028383A JPS6030016A (ja) | 1983-07-29 | 1983-07-29 | 回路しや断器 |
EP19840108937 EP0133968B1 (en) | 1983-07-29 | 1984-07-27 | Solid state overcurrent detector |
DE8484108937T DE3478642D1 (en) | 1983-07-29 | 1984-07-27 | Solid state overcurrent detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14028383A JPS6030016A (ja) | 1983-07-29 | 1983-07-29 | 回路しや断器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6030016A true JPS6030016A (ja) | 1985-02-15 |
Family
ID=15265171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14028383A Pending JPS6030016A (ja) | 1983-07-29 | 1983-07-29 | 回路しや断器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6030016A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6318529A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Ltd | 光デイスクトラツキング方式 |
JPS6320726A (ja) * | 1986-07-15 | 1988-01-28 | Hitachi Ltd | 光デイスク装置 |
JPH01155525A (ja) * | 1987-12-11 | 1989-06-19 | Hitachi Ltd | 光ディスク装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140282A (ja) * | 1982-02-16 | 1983-08-19 | Citizen Watch Co Ltd | シリアル式活字プリンタ |
-
1983
- 1983-07-29 JP JP14028383A patent/JPS6030016A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58140282A (ja) * | 1982-02-16 | 1983-08-19 | Citizen Watch Co Ltd | シリアル式活字プリンタ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6318529A (ja) * | 1986-07-11 | 1988-01-26 | Hitachi Ltd | 光デイスクトラツキング方式 |
JPS6320726A (ja) * | 1986-07-15 | 1988-01-28 | Hitachi Ltd | 光デイスク装置 |
JPH01155525A (ja) * | 1987-12-11 | 1989-06-19 | Hitachi Ltd | 光ディスク装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920012927A (ko) | 단선자동검출장치 | |
US3956670A (en) | Circuit interrupter circuit including improved control | |
KR910010198A (ko) | 단선자동 검출장치 | |
JPS6032211A (ja) | 回路しや断器 | |
JPS6030016A (ja) | 回路しや断器 | |
JPS5840750Y2 (ja) | 電力しや断装置 | |
US4819124A (en) | Overcurrent detector and circuit breaker | |
US4236186A (en) | Power breaker system | |
US4916573A (en) | Control circuit for a circuit interrupter | |
US2733399A (en) | Circuit breaker -control system | |
JPS62173927A (ja) | 回路しや断器の制御装置 | |
JPS6032512A (ja) | 静止形過電流検出装置 | |
JPS62173929A (ja) | 回路しや断器の制御装置 | |
KR940012782A (ko) | 인버터 장치의 전류 억제 방법 | |
JPS62173920A (ja) | 回路しや断器の制御装置 | |
SU853732A1 (ru) | Устройство дл защиты ключевогоТРАНзиСТОРА OT пЕРЕгРузКи | |
JPS62173923A (ja) | 回路しや断器 | |
JP3338655B2 (ja) | 電圧調整装置 | |
JPS6032212A (ja) | 回路しや断器 | |
SU588869A1 (ru) | Устройство дл максимально-токовой защиты | |
JPH10271660A (ja) | 過電流検出装置 | |
SU493846A1 (ru) | Устройство дл максимальной токовой защиты с зависимой характеристикой | |
RU40688U1 (ru) | Реле тока нулевой последовательности | |
SU817841A1 (ru) | Устройство дл дифференциальнойзАщиТы ТРАНСфОРМАТОРА | |
SU562029A1 (ru) | Устройство дл защиты выключателей высокого напр жени от сверхтоков короткого замыкани |