JPS6027421B2 - Multi-system monitoring and control method - Google Patents
Multi-system monitoring and control methodInfo
- Publication number
- JPS6027421B2 JPS6027421B2 JP54170800A JP17080079A JPS6027421B2 JP S6027421 B2 JPS6027421 B2 JP S6027421B2 JP 54170800 A JP54170800 A JP 54170800A JP 17080079 A JP17080079 A JP 17080079A JP S6027421 B2 JPS6027421 B2 JP S6027421B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- subprocessor
- data processing
- processor
- subprocessors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、マルチシステムの監視・制御方式、特に複数
台のサブプロセッサが存在するマルチシステムにおいて
、サブプロセツサ間にインタフェース・バスをもうけて
、１台のサププロセツサがシステムを監視・制御してい
る間の制御情報を他サブプロセッサに通知しておくよう
にし、前者サブプロセツサの障害発生時に他サブプロセ
ッサが可能な限ぎりシステムの監視・制御を引継ぎ得る
ようにしたマルチシステムの監視・制御方式に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a system for monitoring and controlling a multi-system, especially in a multi-system where a plurality of sub-processors exist, by providing an interface bus between the sub-processors so that one sub-processor can monitor the system.・Multi-system monitoring in which control information during control is notified to other subprocessors, so that when a failure occurs in the former subprocessor, other subprocessors can take over system monitoring and control as much as possible.・It concerns the control method.
従来からデータ処理装置に対応してサププロセツサをも
うけ、サブプロセツサによってデータ処理装置を監視・
制御することが行なわれている。Conventionally, a subprocessor has been provided for data processing equipment, and the data processing equipment has been monitored and monitored by the subprocessor.
control is being carried out.
このようなシステムを複合して複数台のデータ処理装置
をもつマルチシステムに構成する場合、いずれか１つの
サブプロセツサが主体となって複数台のデータ処理装置
全体を監視・制御するようにされる。そして他のサブプ
ロセツサは個々のデータ処理装置のいわば端末装置とし
て働くことになる。上記の如くシステムの構成がとられ
るが、一般にサププロセツサをもうけたシステムにおい
て、システムのＲＡＳ機能を向上するようにしたものと
して、従来第１図ないし第３図図示の如き構成が知られ
ている。When such a system is combined into a multi-system having a plurality of data processing apparatuses, one of the subprocessors plays a main role in monitoring and controlling the plurality of data processing apparatuses as a whole. The other subprocessors work as so-called terminal devices for each data processing device. Although the system is configured as described above, the configurations shown in FIGS. 1 to 3 are conventionally known for improving the RAS function of a system equipped with a sub-processor.
なお、図中の符号ＩＡ，ＩＢは夫々データ処理装置、２
Ａ，２Ｂは夫々サブプロセツサを表わしている。第１図
図示の構成の場合、いわばサププロセッサ２Ａのみがデ
ータ処理装置ＩＡ，ＩＢに対する監視・制御を行なって
いる。Note that the symbols IA and IB in the figure indicate the data processing device and 2, respectively.
A and 2B represent subprocessors, respectively. In the configuration shown in FIG. 1, only the subprocessor 2A monitors and controls the data processing devices IA and IB.
そしてサブプロセツサ２Ａにおいて障害が発生したとき
に、サブプロセッサ２Ｂに切替えることは可能ではある
が、システム全体を一旦停止させた上で切替えることが
必要となる。また第２図図示の場合、各サブプロセッサ
が個々のデータ処理装置を監視・制御しているもので、
１つのサブプロセツサによって全システムを監視・制御
することはできない。更に第３図図示の構成の場合、予
備のサブプロセッサを用意しているが、複数台のデータ
処理装置を監視・制御することはできない。本発明は、
上記従来の構成を排除して、いわば第１図図示の構成の
もとで、サブプロセッサ２Ａの把握した情報をサブプロ
セッサ２Ｂ側にも通知しておくようにして、可能なかぎ
りシステムを停止することなくサブプロセツサ２Ｂがシ
ステムの監視・制御を引継ぎ得るようにすることを目的
としている。When a failure occurs in the sub-processor 2A, it is possible to switch to the sub-processor 2B, but it is necessary to temporarily stop the entire system before switching. In the case shown in Figure 2, each subprocessor monitors and controls an individual data processing device.
The entire system cannot be monitored and controlled by one subprocessor. Furthermore, in the case of the configuration shown in FIG. 3, although a spare sub-processor is prepared, it is not possible to monitor and control a plurality of data processing apparatuses. The present invention
By eliminating the conventional configuration described above and using the configuration shown in FIG. 1, the information grasped by the sub-processor 2A is also notified to the sub-processor 2B, and the system is stopped as much as possible. The purpose of this is to enable the subprocessor 2B to take over the monitoring and control of the system without any interruption.
そしてそのために、本発明のマルチシステムの監視・制
御方式は、複数台のデータ処理装置と複数台のサププロ
セッサとを含み、複数台のサブプロセツサの１つが上記
複数台のデータ処理装置を監視・制御するマルチシステ
ムにおいて、上記複数台のサブプロセッサ相互間に当該
相互間の通信を行なうインタフェース・バスをもうけ、
該インタフェース・バスを介して上記複数台のデータ処
理装置を監視・制御している１つのサブプロセッサにお
いて把握したシステムの制御情報を池サブプロセッサの
主記憶上に転送しておくよう構成し、上記複数台のデー
タ処理装置を監視・制御しているサブプロセッサの障害
発生時に上記他サブプロセッサの１つが可能なかぎりシ
ステムの監視・制御を引継ぐようにし、更に上記複数台
のデータ処理装置を監視・制御しているサブプロセッサ
は、上記データ処理装置側からの処理依頼をパトロール
し、処理依頼が存在したとき当該処理を実行するよう構
成されてなり、かつ当該処理を実行している間にその旨
を指示するフラグをあげておくよう構成され、当該サブ
プロセッサの障害発生時に他サブプロセッサが上記フラ
グの内容をチェックしてシステムの監視・制御を引継ぎ
得るか否かを判断するようにし、相互に相手サブプロセ
ッサに対して上記インタフェース・バスを介して処理の
依頼を行なうようにしたことを特徴としている。以下図
面を参照しつつ説明する。第４図は本発明の一実施例構
成を示し、第５図はサブプロセツサ間通信を行なう一実
施例態様を説明する説明図、第６図はサブプロセッサ障
害発生時における引継ぎが可能か否かを説明する説明図
を示す。第４図において符号ＩＡ，ＩＢ，２Ａ，２Ｂは
第１図に対応し、３Ａ，３Ｂは夫々インタフェース・ア
ダプタ、４はインタフェース・バス、５Ａ，５Ｂは夫々
サブプロセッサの主記憶、６Ａ，６Ｂは夫々内部バス、
７Ａ，７８は夫々処理状態フラグ用フリツプ・フロツプ
、８はフリツプ・フロップ参照信号線を表わしている。To this end, the multi-system monitoring and control method of the present invention includes a plurality of data processing devices and a plurality of subprocessors, and one of the plurality of subprocessors monitors and controls the plurality of data processing devices. In a multi-system, an interface bus is provided between the plurality of sub-processors for communication therebetween,
The system control information grasped by one sub-processor that monitors and controls the plurality of data processing devices is transferred to the main memory of the sub-processor through the interface bus, and the above-mentioned When a failure occurs in a subprocessor that monitors and controls a plurality of data processing devices, one of the other subprocessors mentioned above takes over the system monitoring and control as much as possible, and further monitors and controls the plurality of data processing devices. The controlling sub-processor is configured to patrol processing requests from the data processing device side, execute the processing when a processing request exists, and send information to that effect while executing the processing. When a failure occurs in the subprocessor in question, other subprocessors check the contents of the flag to determine whether they can take over the system monitoring and control. The present invention is characterized in that a processing request is made to the other sub-processor via the above-mentioned interface bus. This will be explained below with reference to the drawings. FIG. 4 shows the configuration of an embodiment of the present invention, FIG. 5 is an explanatory diagram illustrating an embodiment of communication between subprocessors, and FIG. 6 shows whether or not takeover is possible when a subprocessor failure occurs. An explanatory diagram for explanation is shown. In FIG. 4, symbols IA, IB, 2A, and 2B correspond to those in FIG. 1, 3A and 3B are interface adapters, 4 is an interface bus, 5A and 5B are main memories of subprocessors, and 6A and 6B are respectively Internal bus, respectively.
Reference numerals 7A and 78 represent flip-flops for processing status flags, respectively, and 8 represents a flip-flop reference signal line.
本発明の場合、サププロセツサ２Ａが、サブプロセッサ
２８に対していわばメインとなり、複数のデータ処理装
置ＩＡ，ＩＢを監視・制御している。In the case of the present invention, the subprocessor 2A serves as the main processor for the subprocessor 28, and monitors and controls the plurality of data processing devices IA and IB.
そして、サブプロセツサ２Ｂはいわばデータ処理装置Ｉ
Ｂの端末装置として働らいている。しかし、サブブロセ
ッサ２Ａがデータ処理装置ＩＡ，ＩＢを監視・制御して
いる間において把握した情報、即ち上述の引継ぎを行な
うに当ってサブプロセッサ２Ｂに通知しておくことが必
要な情報を、インタフェ−ス・アダプタ３Ａ，３８間を
介して通知しておくようにする。またサププロセツサ２
Ａが必要に応じてサブプロセッサ２Ｂに処理の１部を依
頼する場合にも、同じインタフェース・アダプタ３Ａ，
３Ｂ間を介して依頼を行ないその結果を受取るようにす
る。該通信を行なうために、各サブプロセツサの主記憶
５Ａ，５Ｂ上には次の如き領域が用意される。The subprocessor 2B is, so to speak, a data processing device I.
It works as B's terminal device. However, the information that the sub-processor 2A grasps while monitoring and controlling the data processing devices IA and IB, that is, the information that needs to be notified to the sub-processor 2B when performing the above-mentioned handover, is transferred to the interface. The notification is sent via the host adapters 3A and 38. Also, the subprocessor 2
When A requests part of the processing to the sub-processor 2B as necessary, the same interface adapter 3A,
Make a request via 3B and receive the result. In order to perform this communication, the following areas are prepared on the main memories 5A and 5B of each sub-processor.
この実施態様が第５図に示されている。サブプロセッサ
の主記憶５Ａ又は５Ｂ上には（ｉ）Ａ系データ処理装置
（以下、簡単のためにＡ系という）ＩＡに関する制御情
報領域９Ａ，１０Ａ，・・・・・・・・・、（ｉｉ）Ｂ
系データ処理装置（以下、簡単のためにＢ系という）Ｉ
Ｂに関する制御情報領域９Ｂ，１０Ｂ，………、（ｉｉ
ｉ）他サブブロセツサへの処理依頼領域１１、Ｇの他サ
ブプロセッサからの応答領域１２などをもうけると共に
、これらの領域の先頭アドレスとブロック長とを組にし
たテーブル１３，１４，１５，１６用意し、更に当該テ
ーフルの先頭アドレスとテーブル長とを固定アドレスに
格納しておくようにされる。上記の如き領域を用いて通
信するに当っては次のような制御手順をとる。This embodiment is shown in FIG. On the main memory 5A or 5B of the sub-processor are control information areas 9A, 10A, . ii)B
system data processing device (hereinafter referred to as B system for simplicity) I
Control information areas 9B, 10B, ......, (ii
i) Create a processing request area 11 to other sub-processors, a response area 12 from other sub-processors of G, etc., and prepare tables 13, 14, 15, 16 that set the start addresses and block lengths of these areas as pairs. Furthermore, the starting address and table length of the table are stored in fixed addresses. When communicating using the above-mentioned area, the following control procedure is taken.
即ち、‘１｝ サブプロセッサの初期設定時に、上記固
定アドレスに、テーブル・アドレスとテーブル長とを設
定し、テーブル内には予め定められた順番で各領域の先
頭アドレスとブロック長とを格納する。That is, '1} When initializing the subprocessor, set the table address and table length to the above fixed address, and store the start address and block length of each area in the table in a predetermined order. .
｛２１ 他サブプロセツサの上記固定領域からテーブル
・アドレスとテーブル長とを議取り、他サブプロセツサ
のテーブルの内容を記憶する。{21 Negotiate the table address and table length from the fixed area of the other subprocessor, and store the contents of the table of the other subprocessor.
｛３｝ 他サブプロセツサに処理を依頼する場合、次の
ようにされる。{3} When requesting processing to another subprocessor, the following is done.
（泌）処理依頼のコマンドを処理依頼領域１１に設定す
る。(Secret) A processing request command is set in the processing request area 11.
（斑）当該領域１１の先頭アドレスとブロック長とを、
インタフェース・アダプタ３ＡのレジスタＡＤ，とＬと
に設定する。(Spot) The start address and block length of the area 11 are
Set in registers AD and L of the interface adapter 3A.
（芯）他サブプロセッサの第５図図示領域１２の先頭ア
ドレスを求め、アダプタ３ＡのレジスタＡＤ２′に設定
する。(Core) Find the start address of the area 12 shown in FIG. 5 of the other sub-processor and set it in the register AD2' of the adapter 3A.
（如）アダブタ３Ａにコマンド・レジスタＣＭＮＤに出
力動作を指定するコマンドを設定して起動をかける。(Procedure) A command specifying an output operation is set in the command register CMND of the adapter 3A and activated.
（班）動作終了後をフラグＦＬＡＧによって監視する。(Team) Monitors the end of the operation using the flag FLAG.
（非）正常動作が行なわれたことを確認する。（ぬ）一
方、他サブブロセッサ側においては、自己の第５図図示
領域１２を定期的に監視しており、コマンドを検出する
とそれを実行する。Confirm that (un)normal operation was performed. (n) On the other hand, other sub-processors regularly monitor their own area 12 shown in FIG. 5, and when they detect a command, they execute it.
（細）実行結果を第５図図示領域１１に設定し、当該領
域１１の先頭アドレスとバイト数とを、インタフェース
・アダプタ３ＢのレジスタＡＤ，′とＬとに設定する。(Fine) The execution result is set in the area 11 shown in FIG. 5, and the start address and number of bytes of the area 11 are set in registers AD,' and L of the interface adapter 3B.
（＄）他サププロセッサ（この場合２Ａ）の第５図図示
領域１２の先頭アドレスを求め、アダプタ３Ｂのレジス
タＡＤ２に設定する。($) Find the start address of the area 12 shown in FIG. 5 of the other subprocessor (2A in this case) and set it in the register AD2 of the adapter 3B.
（３Ｊ）アダプタ３Ｂのコマンド・レジスタＣＭＮＤに
出力動作を指定するコマンドを設定して起動をかける。(3J) Set a command specifying the output operation in the command register CMND of the adapter 3B and activate it.
（巡）動作終了をフラグＦＬＡＧによって監視する。（
丸）正常動作が行なわれたことを確認する。(Circuit) Monitor the completion of the operation using the flag FLAG. (
Circle) Confirm that normal operation is performed.
（３Ｍ） サブブロセッサ２Ａにおいては、第５図図示
の領域１２を監視して、処理が正常に実行されたことを
確認する。‘４｝ またサブプロセツサ２Ａが、Ａ系ま
たはＢ系のデータ処理装置に関する制御情報の領域９，
１０を更新した場合、このことを他サブブロセツサ２Ｂ
に通知するには次のようにされる。(3M) In the sub processor 2A, the area 12 shown in FIG. 5 is monitored to confirm that the processing has been executed normally. '4} The subprocessor 2A also stores control information area 9,
10, update this to other sub processors 2B.
To notify, do the following:
（少）更新した領域、例えば９８の先頭アドレスとブロ
ック長とをアダプタ３ＡのレジスタＡＤ，とＬとに設定
する。(Small) The start address and block length of the updated area, for example 98, are set in registers AD and L of the adapter 3A.
（砥）他サブプロセッサ２Ｂの第５図図示領域９８の先
頭アドレスを求めてアダプタ３ＡのレジスタＡＤ２′に
設定する。(To) Find the start address of the area 98 shown in FIG. 5 of the other sub-processor 2B and set it in the register AD2' of the adapter 3A.
（４Ｃ）アダプタ３Ａのコマンド・レジスタＣＭ皿Ｄに
出力動作を指定するコマンドを設定して起動をかける。(4C) Set a command specifying the output operation in the command register CM tray D of the adapter 3A and activate it.
（狐）動作終了をフラグＦＬＡＧによって監視する。（
伍）正常動作が行なわれたことを確認する。(Fox) Monitor the completion of the operation using the flag FLAG. (
5) Confirm that normal operation is performed.
上記の如き手順によってサブプロセツサ相互間で通信と
行なって、処理の依頼を行なったり、あるいは制御情報
の変更を通知しておく。そして仮にサププロセツサ２Ａ
に障害が発生した場合にも、サブプロセツサ２Ｂがシス
テムの監視・制御を引継ぎ得るようにされる。しかし、
システムを停止することなくサブプロセツサ２Ｂが引継
ぎ得るには条件がある。以下、この点について説明する
。サプブロセッサ２Ａの制御プログラムは、処理依頼（
データ処理装置ＩＡやＩＢからのもの）を監視しており
、処理依頼を検出するとこれを実行する。The subprocessors communicate with each other through the procedure described above to request processing or notify changes in control information. And if the subprocessor 2A
Even if a failure occurs in the subprocessor 2B, the subprocessor 2B can take over the monitoring and control of the system. but,
There are conditions for subprocessor 2B to take over without stopping the system. This point will be explained below. The control program of the sub processor 2A is a processing request (
(from data processing devices IA and IB), and when it detects a processing request, it executes it.
この監視状態を第６図に示すパトロール状態ＰＡＴＲＯ
Ｌと呼び、依頼された処理を実行する状態を処理状態（
処理Ａ、処理Ｂ、・・・・・・・・・）と呼ぶことにす
る。サブプロセツサ２Ａは、パトロール状態において、
第４図図示フリップ・フロップ７Ａをオン状態にしてお
り、処理状態においてオン状態にしている。パトロール
状態においてはサブプロセッサ２Ａはデータ処理装置Ｉ
ＡやＩＢとは独立に動作していると考えてよい。This monitoring state is shown in FIG. 6 as a patrol state PATRO.
The state in which requested processing is executed is called processing state (L).
These will be called processing A, processing B, etc.). In the patrol state, the subprocessor 2A
The flip-flop 7A shown in FIG. 4 is turned on, and is turned on in the processing state. In the patrol state, the sub-processor 2A is the data processing device I.
It can be considered that it operates independently of A and IB.
このために該パトロール状態においてサブプロセッサ２
Ａに障害が発生した場合には、上述の遠信を行なってお
いている限ぎり、サププロセッサ２Ｂがシステムの監視
・制御を引継ぐことができる。しかし、上記処理状態の
場合、フリップ・フロップ７Ａをオフ状態にしており、
この処理状態においてはサブプロセッサ２Ａはデータ処
理装置ＩＡやＩＢに関連する処理を実行している。この
ために、この状態のもとでサブプロセッサ２Ａに障害が
生じた場合には、サブプロセッサ２Ｂがシステムの監視
・制御を簡単に引継ぐわけには行かない。第４図図示の
フリップ・フロップ７Ａ（逆の場合７Ｂ）の内容はサブ
プロセッサ２Ｂから信号線８などによって読取ることが
できるようにされる。For this reason, in the patrol state, the sub-processor 2
If a failure occurs in A, the subprocessor 2B can take over the monitoring and control of the system as long as the above-mentioned long-distance transmission is performed. However, in the above processing state, the flip-flop 7A is turned off,
In this processing state, the sub-processor 2A is executing processing related to the data processing devices IA and IB. Therefore, if a failure occurs in the sub-processor 2A under this condition, the sub-processor 2B cannot easily take over the monitoring and control of the system. The contents of the flip-flop 7A (or 7B in the reverse case) shown in FIG. 4 can be read from the sub-processor 2B via a signal line 8 or the like.
そしてサブプロセッサ２Ａに障害が生じたき、サブプロ
セッサ２Ｂは上記フリップ・フロツプ７Ａの内容を調べ
てオン状態（パトロール状態）ならばシステムの監視・
制御を引継ぐようにする。オフ状態（処理状態）ならば
「引継ぐことはできない。以上説明した如く、本発明に
よれば、サブプロセツサ間の通信を行ない得るようにし
て、他サブプロセッサ２８側の主記憶上に、システムの
制御情報の更新を通知しておくようにし、サブプロセッ
サ２Ａ障害時にサブプロセッサ２Ｂがシステムの監視・
制御を引継ぎ得るようにしている。When a failure occurs in the sub-processor 2A, the sub-processor 2B checks the contents of the flip-flop 7A and, if it is on (patrol state), monitors the system.
Allow control to be taken over. If it is in the off state (processing state), it cannot be taken over.As explained above, according to the present invention, communication between subprocessors is enabled, and system control information is stored in the main memory of the other subprocessors 28. Updates of information are notified so that sub-processor 2B can monitor and monitor the system in the event of a failure of sub-processor 2A.
This allows control to be taken over.
このために、従来の構成にくらべてシステムのＲＡＳ機
能が一段と向上される。This further improves the RAS functionality of the system compared to conventional configurations.
第１図ないし第３図は夫々従来の構成例、第４図は本発
明の一実施例構成、第５図はサブプロセツサ間通信を行
なう一実施例態様を説明する説明図、第６図はサププロ
セッサ障害発生時における引継ぎが可能か否かを説明す
る説明図を示す。
図中、ＩＡ，ＩＢは夫々データ処理装置、２Ａ，２Ｂは
夫々サブプロセッサ、３Ａ，３８は夫々インタフェース
・アダプタ、４はインタフェース・バス、５Ａ，５Ｂは
夫々サブプロセッサの主記憶、７Ａ，７Ｂは夫々処理状
態フラグ用フリップ・フロツプを表わす。グー図
ケ２図
図
寒
図
寒
図
心
＊
分３図1 to 3 are examples of conventional configurations, FIG. 4 is a configuration example of an embodiment of the present invention, FIG. 5 is an explanatory diagram illustrating an embodiment of communication between subprocessors, and FIG. An explanatory diagram illustrating whether or not takeover is possible when a processor failure occurs is shown. In the figure, IA and IB are data processing devices, 2A and 2B are subprocessors, 3A and 38 are interface adapters, 4 is an interface bus, 5A and 5B are main memories of the subprocessors, and 7A and 7B are subprocessors. Each represents a flip-flop for a processing status flag. Gu tu ke 2 zu kan tu kan tushin* minute 3 fig.
Claims (1)
とを含み、複数台のサブプロセツサの１つが上記複数台
のデータ処理装置を監視・制御するマルチシステムにお
いて、上記複数台のサブプロセツサ相互間に当該相互間
の通信を行なうインタフエース・バスをもうけ、該イン
タフエース・バスを介して上記複数台のデータ処理装置
を監視・制御している１つのサブプロセツサにおいて把
握したシステムの制御情報を他サブプロセツサの主記憶
上に転送しておくよう構成し、上記複数台のデータ処理
装置を監視・制御しているサブプロセツサの障害発生時
に上記サブプロセツサの１つが可能なかぎりシステムの
監視・制御を引継ぐようにし、更に上記複数台のデータ
処理装置を監視・制御しているサブプロセツサは、上記
データ処理装置側からの処理依頼をパトロールし、処理
依頼が存在したとき当該処理を実行するよう構成されて
なり、かつ当該処理を実行している間にその旨を指示す
るフラグをあけておくよう構成され、当該サブプロセツ
サの障害発生時に他サブプロセツサが上記フラグの内容
をチエツクしてシステムの監視・制御を引継ぎ得るか否
かを判断するようにし、相互に相手サブプロセツサに対
して上記インタフエース・バスを介して処理の依頼を行
なうようにしたことを特徴とするマルチシステムの監視
・制御方式。1. In a multi-system including a plurality of data processing devices and a plurality of sub-processors, in which one of the plurality of sub-processors monitors and controls the plurality of data processing devices, there is no communication between the plurality of sub-processors. The system control information grasped by one subprocessor is stored in the main memory of other subprocessors. When a failure occurs in a subprocessor that monitors and controls the plurality of data processing devices, one of the subprocessors takes over the monitoring and control of the system as much as possible, and The subprocessor that monitors and controls the data processing device is configured to patrol processing requests from the data processing device and execute the processing when a processing request is received, and to execute the processing. The subprocessor is configured to leave a flag open to indicate this while the subprocessor is running, and when a failure occurs in the subprocessor, other subprocessors check the contents of the flag to determine whether or not they can take over the monitoring and control of the system. A system for monitoring and controlling a multi-system, characterized in that the sub-processors of the sub-processors are mutually requested to perform processing via the interface bus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54170800A JPS6027421B2 (en) | 1979-12-29 | 1979-12-29 | Multi-system monitoring and control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54170800A JPS6027421B2 (en) | 1979-12-29 | 1979-12-29 | Multi-system monitoring and control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5696346A JPS5696346A (en) | 1981-08-04 |
| JPS6027421B2 true JPS6027421B2 (en) | 1985-06-28 |
Family
ID=15911578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54170800A Expired JPS6027421B2 (en) | 1979-12-29 | 1979-12-29 | Multi-system monitoring and control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027421B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011114493A1 (en) * | 2010-03-18 | 2011-09-22 | トヨタ自動車株式会社 | Microcomputer cross-monitoring system and microcomputer cross-monitoring method |
| WO2020096537A3 (en) * | 2018-08-27 | 2021-04-29 | Vanmak Maki̇ne Endustri̇ Sanayi̇ Ve Ti̇caret Li̇mi̇ted Şi̇rketi̇ | Mould chassis used in the production of soft candy |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08329023A (en) * | 1995-05-30 | 1996-12-13 | Shikoku Nippon Denki Software Kk | Parallel electronic computer system |
| JP4495015B2 (en) * | 2005-03-16 | 2010-06-30 | 富士通株式会社 | System management apparatus, information processing apparatus, and system management apparatus redundancy method |
-
1979
- 1979-12-29 JP JP54170800A patent/JPS6027421B2/en not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011114493A1 (en) * | 2010-03-18 | 2011-09-22 | トヨタ自動車株式会社 | Microcomputer cross-monitoring system and microcomputer cross-monitoring method |
| JP5163807B2 (en) * | 2010-03-18 | 2013-03-13 | トヨタ自動車株式会社 | Microcomputer mutual monitoring system and microcomputer mutual monitoring method |
| US8495433B2 (en) | 2010-03-18 | 2013-07-23 | Toyota Jidosha Kabushiki Kaisha | Microcomputer mutual monitoring system and a microcomputer mutual monitoring method |
| WO2020096537A3 (en) * | 2018-08-27 | 2021-04-29 | Vanmak Maki̇ne Endustri̇ Sanayi̇ Ve Ti̇caret Li̇mi̇ted Şi̇rketi̇ | Mould chassis used in the production of soft candy |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5696346A (en) | 1981-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH028951A (en) | Symmetrical multi-processor control structural body | |
| JPH08106399A (en) | Multiprocessor system | |
| JPS6027421B2 (en) | Multi-system monitoring and control method | |
| JP2007141155A (en) | Multi-core control method in multi-core processor | |
| JPH04291660A (en) | Inter-processor communication method and its parallel processor | |
| EP0860767B1 (en) | Disk control apparatus | |
| JPS625759A (en) | Information remedy system | |
| JPS58182737A (en) | Information processor | |
| JP3161319B2 (en) | Multiprocessor system | |
| JP3130892B2 (en) | Redundant system | |
| JP2762453B2 (en) | Input / output configuration change method | |
| JP3082704B2 (en) | Communication device management method | |
| JPH02291039A (en) | Memory control system | |
| JP3260435B2 (en) | Information communication system | |
| JP3324484B2 (en) | File sharing system, exclusive control method, recording medium recording exclusive control processing program | |
| JPS63311555A (en) | Shared data control system for multiprocessor system | |
| CN118227353A (en) | Inter-core communication method, device, equipment and medium based on multi-core heterogeneous system | |
| JPH10116262A (en) | Parallel computer, processor element network, and recording medium where program for parallel computer is recorded | |
| JPH10289215A (en) | Computer system having current and spare switching function in application program unit and machine readable recording medium recording program | |
| JPS5920128B2 (en) | input/output control device | |
| JPH0346855B2 (en) | ||
| JPH0823815B2 (en) | Configuration control method | |
| JPS59154563A (en) | Multiprocessor system | |
| JP2001290670A (en) | Cluster system | |
| JP2000020489A (en) | Data transfer device for computer |