JPS60262257A - Input and output controller - Google Patents
Input and output controllerInfo
- Publication number
- JPS60262257A JPS60262257A JP11766784A JP11766784A JPS60262257A JP S60262257 A JPS60262257 A JP S60262257A JP 11766784 A JP11766784 A JP 11766784A JP 11766784 A JP11766784 A JP 11766784A JP S60262257 A JPS60262257 A JP S60262257A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- circuit
- input
- command processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、入出力制御装置におけるコマンド処理方式に
関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a command processing method in an input/output control device.
（従来技術）
従来、この種の入出力制御装置では、コマンド処理に関
する一連のアルゴリズムを各コマンドごとに処理してハ
ードウェアにより人出力を実現するのが普通であった。(Prior Art) Conventionally, in this type of input/output control device, it has been common to process a series of algorithms related to command processing for each command to realize human output using hardware.
第１図は、従来の入出力制御装置におけるコマンド処理
方式の一列を示すブロック図である。第１図において、
従来技術による入出力制御装置は制御信号レシーバ回路
１と。FIG. 1 is a block diagram showing a series of command processing methods in a conventional input/output control device. In Figure 1,
The input/output control device according to the prior art includes a control signal receiver circuit 1.
制御信号検出回路２と、制御信号レジスタ回路６と、コ
マンド処理ハードウェア４と、帰還信号ドライバ回路５
と、入力データレシーバ回路６と。Control signal detection circuit 2, control signal register circuit 6, command processing hardware 4, and feedback signal driver circuit 5
and an input data receiver circuit 6.
記憶ユニット７と、送信データドライバ回路８とから構
成され、データの入力処理は次のようにして実行されて
いた。すなわち、データの入力に先立って、制御信号入
力インターフェースバス９かも入力された制御信号は、
制御信号レシーバ回路１を介して入力制御信号線１０上
に送出される。It consists of a storage unit 7 and a transmission data driver circuit 8, and data input processing is executed as follows. That is, prior to inputting data, the control signal inputted from the control signal input interface bus 9 is
It is sent out onto the input control signal line 10 via the control signal receiver circuit 1.
制御信号検出回路２は、入力制御信号ＩＩｊ！１０上の
入力制御信号を受け、制御信号インターフェースバス１
１上に制御信号を送出する。The control signal detection circuit 2 receives the input control signal IIj! 10 receives input control signals on the control signal interface bus 1
A control signal is sent out on 1.
制御（ｉｉｊ号レジスタ回路６は制御信号検出回路２か
ら制御信号インターフェースバス１１を介して制御信号
全受信し、次に制御信号検出回路２が動作するまで上記
入力制御信号の状態を保持する。The control (iij) register circuit 6 receives all control signals from the control signal detection circuit 2 via the control signal interface bus 11, and holds the state of the input control signal until the control signal detection circuit 2 operates next.
コマンド処理ハードウェア４は制御信号検出回路２から
制御信号インターフェースバス１１を介して制御信号を
受信し、制御信号レジスタインターフェースバス１２を
介して入力制御信号の状態を入力する。Command processing hardware 4 receives control signals from control signal detection circuit 2 via control signal interface bus 11 and inputs the state of input control signals via control signal register interface bus 12.
次に、コマンド処理ハードウェア４は入力された制御信
号の状態を解読して判断し、入力データの処理制御であ
ったならば、入力データインターフェースバス１５から
入力データレクーパ回路を介して入力されたデータは、
データ入力信号インターフェースバス１６を介して記憶
ユニット７へ順次記憶される。Next, the command processing hardware 4 decodes and determines the state of the input control signal, and if it is input data processing control, the command processing hardware 4 decodes and determines the state of the input control signal. teeth,
The data are sequentially stored in the storage unit 7 via the data input signal interface bus 16.
さらに、コマンド処理ハードウェア４は帰還信号線１６
を介して帰還信号を帰還信号ドライバ回路５に送出し、
帰還信号ドライバ回路５は帰還信号インターフェースバ
ス１４に応答信号を送出する。Furthermore, the command processing hardware 4 is connected to a feedback signal line 16.
Sends the feedback signal to the feedback signal driver circuit 5 via
Feedback signal driver circuit 5 sends a response signal to feedback signal interface bus 14 .
上記において、データ出力制御動作は次のようにして行
われる。データ出力動作においてもデータの入力処理と
同様にデータの出力に先立って、制御信号入力インター
フェースバス９を介して制御信号レシーバ回路１によシ
受信された入力制御信号は、入力制御信号線１０上に送
出される。制御信号検出回路２は、入力制御信号線１０
上の入力制御信号を受けて制御信号インターフェースバ
ス１１を介して制御信号を受信した場合には、次に制御
信号検出回路２が動作するまで入力制御信号の状態を保
持する。コマンド処理用ハードウェア４は制御信号検出
回路２がら制御信号インターフェースバス１１を介して
制御信号を受信した場合ニハ、制御信号レジスタインタ
ーフェースハス１２を介して入力制御信号の状態を入力
する。次に、コマンド処理用ハードウェア４は入力され
た入力制御信号の状態を）ｌ／Ｉ！読して判断し、これ
が出力データ処理制御であった場合には出力データ信号
線１７を介して送信データドライバ回路８に対して記憶
ユニット７がらのデータを出方し、出方データ信号イン
ターフェースバス１Ｂを介して順次、天施すべき処理の
内容を送出する。In the above, the data output control operation is performed as follows. In the data output operation, the input control signal received by the control signal receiver circuit 1 via the control signal input interface bus 9 is transferred to the input control signal line 10 prior to data output, as in the data input process. will be sent to. The control signal detection circuit 2 has an input control signal line 10
When a control signal is received via the control signal interface bus 11 in response to the above input control signal, the state of the input control signal is held until the control signal detection circuit 2 operates next time. When the command processing hardware 4 receives a control signal from the control signal detection circuit 2 via the control signal interface bus 11, it inputs the state of the input control signal via the control signal register interface bus 12. Next, the command processing hardware 4 determines the state of the input control signal )l/I! If this is output data processing control, the data from the storage unit 7 is output to the transmission data driver circuit 8 via the output data signal line 17, and the output data signal interface bus The contents of the process to be performed are sequentially sent via 1B.
さらに、コマンド処理用ハードウェア４は帰還信号線１
６上に帰還信号を送出し、帰還信号ドライバ回路５を介
して帰還信号インターフェースバス１４へ応答として送
出する。Furthermore, the command processing hardware 4 is connected to the feedback signal line 1.
A feedback signal is sent on feedback signal interface bus 14 via feedback signal driver circuit 5 as a response.
斯かる入出力制御方式においては、第１にコマンド処理
用ハードウェア４による処理で制御信号の引取シと状態
の解読判断とに処理用ノ・−ドウエアが必要でおり、ハ
ードウェアが複雑になって多量の高価なハードウェア素
子で実現する必要があるという欠点がある。第２に処理
アルゴリズムを実現するデータ処理用ハードウェアは、
必要なすべての要件を満足す石ように制御される必要が
あシ、処理内容によっては非常に複雑であって応答が遅
く、品質の良好な装置を設計製造することは困難な作業
であるという欠点があった。In such an input/output control method, firstly, processing by the command processing hardware 4 requires a processing node for receiving control signals and decoding and determining the status, which makes the hardware complicated. The disadvantage is that it must be implemented with a large number of expensive hardware elements. Second, the data processing hardware that implements the processing algorithm is
It must be controlled to meet all the necessary requirements, and depending on the process, it can be very complex and slow to respond, making it a difficult task to design and manufacture high-quality equipment. There were drawbacks.
（発明の目的）
本発明の目的は、制御信号レシーバ回路からの入力制御
信号を解読して変換し、コマンド処理用ハードウェアの
マイクロプログラム起動アドレスを与えることができる
ように制御信号レジスタ回路の代わりに制御信号解読変
換回路と変換アドレ７７９７２回路とを設けることによ
シ上記欠点を除去し、コマンド処理用ハードウェアの制
御信号の引取りや状態の解読判断のような複雑な処理の
軽減を図り、セ貞潔な制御構造を有する入出力制御装置
を提供することにある。OBJECTS OF THE INVENTION It is an object of the present invention to decode and convert input control signals from a control signal receiver circuit and replace the control signal register circuit so that it can provide a microprogram activation address for command processing hardware. By providing a control signal decoding/converting circuit and a converting address 77972 circuit in the control signal, the above-mentioned drawbacks are eliminated, and the complicated processing such as command processing hardware receiving control signals and status decoding/judgment is reduced. The object of the present invention is to provide an input/output control device having a clean control structure.
（発明の構成）
本発明による入出力制御装置は、制御信号レシーバ回路
と、制御信号検出回路と、制御信号解読変換回路と、変
換アドレスレジスタ回路と、コマンド処理用ハードウェ
アと、帰還信号ドライバ回路と、入力データレシーバ回
路と、記憶ユニットと、送信データドライバ回路とを具
備して構成したものである。(Structure of the Invention) An input/output control device according to the present invention includes a control signal receiver circuit, a control signal detection circuit, a control signal decoding conversion circuit, a conversion address register circuit, command processing hardware, and a feedback signal driver circuit. , an input data receiver circuit, a storage unit, and a transmission data driver circuit.
制御信号レシーバ回路は、入力制御信号を受取るだめの
ものである。The control signal receiver circuit is for receiving input control signals.
制御信号検出回路は、制御信号レシーバ回路から送出さ
れた人力制御信号により制御信号を送出、：：・ する
だめのものである・
制御イー号厨、＆変換回路は、制御信号検出回路から送
出されたＩＩＩ御信局信号いて入力制御信号の状態を解
読して変換し、次に制御信号検出回路が動作するまで保
持するためのものである。The control signal detection circuit sends out a control signal according to the human control signal sent from the control signal receiver circuit. This signal is used to decode and convert the state of the input control signal and hold it until the control signal detection circuit operates next time.
変換アドレスレジスタ回路は、制御信号検出回路から送
出された制御信号に続いて制御信号解読変換回路の状態
を受け、マイクロプログラムのスタートアドレスを決定
できる内容に変換して、次に制御信号検出回路が動作す
るまで一時的に保持するためのものである。The conversion address register circuit receives the control signal sent from the control signal detection circuit and then receives the state of the control signal decoding conversion circuit, converts it into a content that can determine the start address of the microprogram, and then the control signal detection circuit This is to hold it temporarily until it works.
コマンド処理用ハードウェアは制御信号検出回路から送
出された制御信号に続いて、変換アドレスレジスタ回路
の状態をマイクロプログラムのスタートアドレスの一部
として処理を実行し、帰還信号を送出するためのもので
ちる。Following the control signal sent from the control signal detection circuit, the command processing hardware executes processing using the state of the conversion address register circuit as part of the start address of the microprogram, and sends out a feedback signal. Chiru.
帰還信号ドライバ回路は、コマンド処理用ノー−ドウエ
アから送出された帰還信号を送信するためのものである
。The feedback signal driver circuit is for transmitting the feedback signal sent out from the command processing nodeware.
入力データレシーバ回路は、入力データを受取るための
ものである。The input data receiver circuit is for receiving input data.
記憶ユニットは、コマンド処理用ノー−ドウエアの制御
に本とづいて入力データレシーバ回路から送出されたデ
ータを格納するためのものでらる。The storage unit is for storing data sent from the input data receiver circuit under control of the command processing nodeware.
送信データドライバ回路は、コマンド処理用ノ１−ドウ
エアの制御にもとづいて記憶ユニットから送出されたデ
ータを送信するためのものでちる。The transmission data driver circuit is for transmitting data sent from the storage unit under the control of the command processing node 1.
（実施レリ） 次に、本発明について図面を参照して詳細に説明する。(Implementation level) Next, the present invention will be explained in detail with reference to the drawings.
第２図は、本発明による入出力制御装置の一実施例を示
すブロック図である。第２図において、１９は制御信号
レシーバ回路、２０は制御信号検出回路、２１は制御信
号解読変換回路、２２は変換アドレスレジスタ回路、２
６はコマンド処理用ハードウェア、２４は帰還信号ドラ
イバ回路、２５は入力データレシーバ回路、２６は記憶
ユニット、２７は送信データドライバ回路である。FIG. 2 is a block diagram showing an embodiment of the input/output control device according to the present invention. In FIG. 2, 19 is a control signal receiver circuit, 20 is a control signal detection circuit, 21 is a control signal decoding conversion circuit, 22 is a conversion address register circuit, 2
6 is command processing hardware, 24 is a feedback signal driver circuit, 25 is an input data receiver circuit, 26 is a storage unit, and 27 is a transmission data driver circuit.
第２図において、制御信号インターフェースバス２Ｂは
制御信号レシーバ回路１９を介して入力制御信号線２９
に接続され、さらに制御信号検出回路２０と制御信号解
読変換回路２１とに接続されている。制御信号検出回路
２０から送出された制御信号は制御信号インターフエー
スノ（ス６０を介して制御信号解読変換回路２０と、変
換アドレスレジスタ回路２２と、コマンド処理用ノヘー
トウエア２３メに結合されている。制御信号解読変換回
路２１から送出されたデータは解読変換インターフェー
スバス、５１介して変換アドレスレジスタ回路２２へ結
合されている。変換アドレスレジスタ回路２２から送出
されたデータは変換アドレスインターフェースバス５２
を介して、コマンド処理用ハードウェア２６へ結合され
ている。コマンド処理用ハードウェア２６から帰還信号
線６６上の帰還信号は帰還信号ドライ／＜回路２４へ結
合され、帰還信号インターフェース／くス６４を介して
出力光の外部装置へ結合されている。In FIG. 2, the control signal interface bus 2B is connected to an input control signal line 29 via a control signal receiver circuit 19.
It is further connected to a control signal detection circuit 20 and a control signal decoding/converting circuit 21 . The control signal sent from the control signal detection circuit 20 is coupled to the control signal decoding and conversion circuit 20, the conversion address register circuit 22, and the command processing software 23 via the control signal interface 60. Data sent from the control signal decoding and conversion circuit 21 is coupled to a conversion address register circuit 22 via a decoding and conversion interface bus 51. Data sent from the conversion address register circuit 22 is coupled to a conversion address interface bus 52.
is coupled to command processing hardware 26 via. A feedback signal on return signal line 66 from command processing hardware 26 is coupled to feedback signal dry/< circuit 24 and via a feedback signal interface/circuit 64 to an external device for output light.
入力チータインターフエースバス６５は、入力データレ
シーバ回路２５を介してデータ入力信号インターフェー
スバス６６に接続され、さらに記憶ユニット２６に接続
されている。コマンド処理用ハードウェア２６によシ制
御され、記憶ユニット２６から出力データ信号線６７に
送出されたデ−タは送信データドライバ回路２７へ結合
され、出力データ信号インターフェースバス３８を介し
て出力光の外部装置へ結合されている。Input cheater interface bus 65 is connected to data input signal interface bus 66 via input data receiver circuit 25 and further connected to storage unit 26 . Under the control of the command processing hardware 26, the data sent from the storage unit 26 to the output data signal line 67 is coupled to the transmission data driver circuit 27, and the output light is transmitted via the output data signal interface bus 38. Coupled to an external device.
斯かる入出力制御装置において、データ入力処理は次の
ようにして実行される。入力データに先立って、制御信
号インターフェースバス２８と制御信号レシーバ回路１
９とによシ入力制御信号線２９にデータが受信される。In such an input/output control device, data input processing is executed as follows. Prior to the input data, the control signal interface bus 28 and the control signal receiver circuit 1
Data is received on input control signal line 29 at 9 and 9.
制御信号検出回路２０は入力制御信号線２９上のデータ
を受け、制御信号インターフェースバス６ｏを介して制
御信号を発信する。制御信号解読変換回路２１は制御信
号検出回路２０から制御信号インターフェースバス６０
を介して制御信号を受信した後に入力制御信号の状態を
解読して変換し、次に制御信号検出回路２０が動作する
までこれを保持する。変換アドレスレジスタ回路２２が
制御信号検出回路２０から制御信号インターフェースバ
スる０を介して制御信号を受信した後に、制御信号解読
変換回路２１の状態は解読変換インターフェースバス６
１を介して変換アトＶスレジスタ回路２２に加えられる
。変換アドレスレジスタ回路２２は制御信号解読変換結
果をコマンド処理用ハードウェア２Ｂのマイクロプログ
ラムのスタートアドレスを決定でき名内答に変換し、次
に制御信号検出回路２０が動作するまでこれを保持する
。Control signal detection circuit 20 receives data on input control signal line 29 and issues a control signal via control signal interface bus 6o. The control signal decoding conversion circuit 21 connects the control signal detection circuit 20 to the control signal interface bus 60.
After receiving the control signal via the control signal detection circuit 20, the state of the input control signal is decoded and converted, and is held until the control signal detection circuit 20 operates next time. After the translation address register circuit 22 receives the control signal from the control signal detection circuit 20 via the control signal interface bus 6, the state of the control signal decoding and translating circuit 21 is changed to the decoding and translating interface bus 6.
1 to the conversion atto V register circuit 22. The conversion address register circuit 22 converts the control signal decoding conversion result into an internal answer that can determine the start address of the microprogram of the command processing hardware 2B, and holds this until the control signal detection circuit 20 operates next.
コマンド処理用ハードウェア２６が制御信号検出回路２
０から制御信号インターフェースバス３０を介して制御
信号を受信した後に、コマンド処理用バードウ再ア２６
には変換アドレスレジスタ回路２２の状態を変換アドレ
スインターフェースバス６２を介して入力される。そこ
で、コマンド処理用ハードウェア２６はマイクロプログ
ラムのアドレスをセットして入力データ処理の制御に入
る。入力データ処理の制御に入ると、入力データインタ
ーフェースバス６５を介して入力データレシーバ回路２
５に入力されたデータは、さらにデータ入力信号インタ
ーフェースバス３６會介して記憶ユニット２６へ加えら
れ、記憶ユニットへ順次記憶される。The command processing hardware 26 is the control signal detection circuit 2
After receiving the control signal from the control signal interface bus 30 from the control signal interface bus 30, the command processing
The state of the translated address register circuit 22 is input to the translated address interface bus 62. Therefore, the command processing hardware 26 sets the address of the microprogram and starts controlling input data processing. When input data processing is controlled, the input data receiver circuit 2 is transferred via the input data interface bus 65.
The data input to 5 is further applied to the storage unit 26 via the data input signal interface bus 36 and is sequentially stored in the storage unit.
コマンド処理用ハードウェア２６の出力は、帰還信号線
６６と帰還信号ドライバ回路２４とを通って帰還信号イ
ンターフェースバス６４に加えられ、さらに出力光の外
部装置へ応答信号として送出される。The output of the command processing hardware 26 is applied to the feedback signal interface bus 64 through a feedback signal line 66 and the feedback signal driver circuit 24, and is further sent as a response signal to an external device for output light.
次に、データ出力制御の動作を詳細に説明する。Next, the operation of data output control will be explained in detail.
データの出力動作においてもデータの入力処理と同様に
データの出力に先立って、制御信号インターフェースバ
ス２８を介して制御信号レシーバ回路１９に入力制御信
号が加えられ、さらにこの信号は入力制御信号線２９上
に受信される。制御信号検出回路２０は入力制御信号線
２９上の入力制御信号を受け、制御信号インターフェー
スバス３０を介して制御信号を発信する。制御信号解読
変換回路２１は制御信号検出回路２０から制御信号イン
ターフェースバス６０を介して制御信号を受信した後に
、入力制御信号の状態を解読して変換し、次に制御信号
検出回路２０が動作するまでこれを保持する。In the data output operation, as in the data input process, an input control signal is applied to the control signal receiver circuit 19 via the control signal interface bus 28 prior to data output, and this signal is further applied to the input control signal line 29. Received on. Control signal detection circuit 20 receives an input control signal on input control signal line 29 and issues a control signal via control signal interface bus 30 . After receiving the control signal from the control signal detection circuit 20 via the control signal interface bus 60, the control signal decoding and conversion circuit 21 decodes and converts the state of the input control signal, and then the control signal detection circuit 20 operates. hold this until
変換アドレスレジスタ回路２２は制御信号検出回路２０
から制御信号インターフェースバス６０を介して制御信
号を受信した後に、制御信号解読変換回路２１の状態を
解読変換インターフェースバス６１を介して変換アドレ
スレジスタ回路２２へ送出する。変換アドレスレジスタ
回路２２では制御信号解読変換結果をコマンド処理用ハ
ードウェア２３のマイクロプログラムのスタートアドレ
スを決定できる内容に変換し、次に制御信号検出回路２
０が動作するまでこれを保持する。The conversion address register circuit 22 is the control signal detection circuit 20
After receiving the control signal from the control signal interface bus 60, the state of the control signal decoding conversion circuit 21 is sent to the conversion address register circuit 22 via the decoding conversion interface bus 61. The conversion address register circuit 22 converts the control signal decoding conversion result into contents that can determine the start address of the microprogram of the command processing hardware 23, and then the control signal detection circuit 2
Hold this until 0 is activated.
コマンド処理用ハードウェア２６が制御信号検出回路２
０から制御信号インターフェースバス６０を介して制御
信号を受信した後に、コマンド処理用ハードウェア２６
は変換アドレスレジスタ回路２２の状態を変換アドレス
インターフェースバス３２を介して入力し、マイクロプ
ログラムのアドレスをその内容にセットして出力データ
処理の制御に入る。出力データ処理の制御に入ると記憶
ユニット２６から読出されたデータは出力データ信号線
る７を介して送信データドライバ回路２７へ出力され、
さらに出力データ信号インターフェースバス３８を介し
て順次送出される。The command processing hardware 26 is the control signal detection circuit 2
0 via the control signal interface bus 60, the command processing hardware 26
inputs the state of the translated address register circuit 22 via the translated address interface bus 32, sets the address of the microprogram to its contents, and starts controlling output data processing. When the output data processing is controlled, the data read from the storage unit 26 is outputted to the transmission data driver circuit 27 via the output data signal line 7.
Furthermore, the output data signals are sent out sequentially via the interface bus 38.
コマンド処理用ハードウェア２６は帰還信号線６６を介
して帰還信号ドライバ回路２４に帰還信号を送出し、さ
らに帰還信号インターフェースバス６４を介して出力光
の外部装置へ応答信号を送出する。Command processing hardware 26 sends a feedback signal to feedback signal driver circuit 24 via feedback signal line 66 and a response signal to an external device for output light via feedback signal interface bus 64.
斯かる入出力制御方式を採用することによシ、コマンド
処理用ハードウェアの処理用アルゴリズムが簡易に々ジ
、複雑な制御構造によることなく応答の速い入出力制御
装置が実現できる。By adopting such an input/output control method, the processing algorithm of the command processing hardware can be easily changed, and an input/output control device with quick response can be realized without requiring a complicated control structure.
（発明の効果）
本発明は以上説明したように、制御信号レシーバ回路か
らの入力制御信号を解読して変換し、コマンド処理用ハ
ードウェアのマイクロプログラム起動アドレスを与える
ことができるように制御信号レジスタの代わりに制御信
号解読変換回路と変換アドレスレジスタ回路とを設ける
ことによシ、複雑な制御構造を採用することなく簡易な
制御槽・１１
造によシ入出力制御装置が実現できるという効果がらる
。(Effects of the Invention) As described above, the present invention decodes and converts the input control signal from the control signal receiver circuit, and creates a control signal register that can provide a microprogram startup address for command processing hardware. By providing a control signal decoding conversion circuit and a conversion address register circuit instead of the control signal decoding circuit, an input/output control device with a simple control tank structure can be realized without adopting a complicated control structure. Ru.
第１図は、従来技術によシ入出力制御装置の一例を示す
ブロック図である。
第２図は、本発明による入出力制御装置の一実施例を示
すブロック図である。
１．１９・・・制御信号レシーバ回路
２．２０・・・制御信号検出回路
６・・・・・・制御信号レジスタ回路
４．２６・・・コマンド処理用ハードウェア５．２４・
・・帰還信号ドライバ回路
６．２５・・・入力データレシーバ回路７．２６・・・
記憶ユニット
８．２７・・・送信データドライバ回路２１・・・・・
制御信号解読変換回路
２２・・・・・変換アドレスレジスタ回路９〜１８．２
８〜６Ｂ・・・信号線またはインターフェースバス
特許出願人 日本電気株式会社
代理人 弁理士 井ノ ロ 壽FIG. 1 is a block diagram showing an example of a conventional input/output control device. FIG. 2 is a block diagram showing an embodiment of the input/output control device according to the present invention. 1.19... Control signal receiver circuit 2.20... Control signal detection circuit 6... Control signal register circuit 4.26... Command processing hardware 5.24.
... Feedback signal driver circuit 6.25 ... Input data receiver circuit 7.26 ...
Storage unit 8.27... Transmission data driver circuit 21...
Control signal decoding conversion circuit 22... Conversion address register circuit 9 to 18.2
8-6B...Signal line or interface bus Patent applicant Hisashi Inoro, agent for NEC Corporation, patent attorney
Claims (1)
前記制御信号レシーバ回路から送出された前記入力制御
信号により制御信号を送出するための制御信号検出回路
と、前記制御信号検出回路から送出された前記制御信号
に続いて前記入力制御信号の状態を解読して変換し、次
に前記制御信号検出回路が動作するまで保持するための
制御信号解読変換回路と、前記制御信号検出回路から送
出された前記制御信号に続いて前記制御信号解読変換回
路の状態を受け、マイクロプログラムのスタートアドレ
スを決定できる内容に変換して次に前記制御信号検出回
路が動作するまで一時的に保持するための変換アドレス
レジスタ回路と、前記制御信号検出回路から送出された
前記制御信号に続いて前記変換アドレスレジスタ回路の
状態を前記マイクロプログラムの前記スタートアドレス
の一部として処理を実行し、帰還信号を送出するための
コマンド処理用ハードウェアと、前記コマンド処理用ハ
ードウェアから送出された前記帰還信号を送信ｊるため
の帰還信号ドライバ回路と、入力データを受取るための
入力データレシーバ回路ト、前記コマンド処理用ハード
ウニ、アの制御にもとづいて前記入力データレシーバ回
路から送出されたデータを格納するための記憶ユニフト
と、前記コマンド処理用ハードウェアの制御にもとづい
て前記記憶ユニットから送出された前記データを送信す
るための送信データドライバ回路とを具備して構成した
ことを特徴とする入出力制御装置。a control signal receiver circuit for receiving an input control signal;
a control signal detection circuit for transmitting a control signal according to the input control signal transmitted from the control signal receiver circuit; and a control signal detection circuit for decoding the state of the input control signal following the control signal transmitted from the control signal detection circuit. a control signal decoding and converting circuit for converting and holding the control signal until the control signal detecting circuit operates; a conversion address register circuit for converting the start address of the microprogram into contents that can be determined and temporarily holding the contents until the control signal detection circuit operates next; Command processing hardware for executing processing following a control signal using the state of the conversion address register circuit as part of the start address of the microprogram and sending a feedback signal; and from the command processing hardware. a feedback signal driver circuit for transmitting the transmitted feedback signal, an input data receiver circuit for receiving input data, and a feedback signal transmitted from the input data receiver circuit under the control of the command processing hardware; and a transmission data driver circuit for transmitting the data sent out from the storage unit based on the control of the command processing hardware. An input/output control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11766784A JPS60262257A (en) | 1984-06-08 | 1984-06-08 | Input and output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11766784A JPS60262257A (en) | 1984-06-08 | 1984-06-08 | Input and output controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60262257A true JPS60262257A (en) | 1985-12-25 |
Family
ID=14717300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11766784A Pending JPS60262257A (en) | 1984-06-08 | 1984-06-08 | Input and output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262257A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350584A (en) * | 1986-08-13 | 1988-03-03 | キングプリンテイング株式会社 | Printing method |
-
1984
- 1984-06-08 JP JP11766784A patent/JPS60262257A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350584A (en) * | 1986-08-13 | 1988-03-03 | キングプリンテイング株式会社 | Printing method |
| JPH0149835B2 (en) * | 1986-08-13 | 1989-10-26 | Kingu Purinteingu Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60262257A (en) | Input and output controller | |
| US5428801A (en) | Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems | |
| JPH05313949A (en) | General system test device | |
| JP3111371B2 (en) | Programmable controller | |
| JP3479847B2 (en) | Input device, output device, and input / output device | |
| JPH01137778A (en) | Coding/decoding device | |
| JPH03181249A (en) | Data transmitting device | |
| JPH04143846A (en) | Interface converter circuit | |
| JPH05100817A (en) | Memory circuit with data conversion function | |
| JP2884620B2 (en) | Digital image processing device | |
| KR970068493A (en) | High-speed data transmitter and transmission method of image acquisition device | |
| JPH05151151A (en) | Bus converting device | |
| JPH04195241A (en) | Information processor | |
| JPH02287618A (en) | Data processor | |
| JPS62293430A (en) | Preventing system for decoding program | |
| JPS63263857A (en) | Data input/output device | |
| JPH0512055A (en) | Microprocessor unit selection control circuit | |
| JPH0258116A (en) | Access control system for input device | |
| JPH0822429A (en) | Input/output processor | |
| JPS63123150A (en) | Computer system | |
| JPH06250955A (en) | Communication interface circuit | |
| JPH02245978A (en) | Picture processor | |
| JPH01129636A (en) | Transmission equipment | |
| JPS627248A (en) | Communication controller | |
| JPH04249947A (en) | Communication control equipment |