JPS60261141A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60261141A JPS60261141A JP11794884A JP11794884A JPS60261141A JP S60261141 A JPS60261141 A JP S60261141A JP 11794884 A JP11794884 A JP 11794884A JP 11794884 A JP11794884 A JP 11794884A JP S60261141 A JPS60261141 A JP S60261141A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- oxide film
- bored
- edge section
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、配線導体など金属蒸着部分のいわゆる段切
れを防止した半導体装置およびその製造方法に関する。
れを防止した半導体装置およびその製造方法に関する。
−
〔従来の技術〕
第２図は従来の半導体装置におけるコンタクトボールの
形成およびその部分への配線導体の形成状態を示してい
る。
形成およびその部分への配線導体の形成状態を示してい
る。
第２図（Ａ）において、シリコン基板２の表面に形成さ
れた酸化膜′４にレジスト層６を堆積し、このレジスト
層６をマスクとして酸化膜４にコン □″タクトホール
８形成する場合、リアクティブイオンエツチング（ＲＩ
Ｂ）などの異方性エツチング処理によって行われる。
れた酸化膜′４にレジスト層６を堆積し、このレジスト
層６をマスクとして酸化膜４にコン □″タクトホール
８形成する場合、リアクティブイオンエツチング（ＲＩ
Ｂ）などの異方性エツチング処理によって行われる。
この場合、エツチング処理によって形成されたコンタク
トホール８の開口縁部が急峻な角度を呈するため、第２
図（Ｂ）に示すように、配線導体１０を設置した場合、
配線導体１０のコンタクトホール８の開口縁部を覆う部
分が薄くなり、段切れを生じるおそれがある。
トホール８の開口縁部が急峻な角度を呈するため、第２
図（Ｂ）に示すように、配線導体１０を設置した場合、
配線導体１０のコンタクトホール８の開口縁部を覆う部
分が薄くなり、段切れを生じるおそれがある。
そこで、エツチング中にレジスト膜６を後退させるなど
によってコンタクトホール８の形成角度を緩やかなもの
としたり、等方性エツチングを施した後に異方性エツチ
ングを施すなどの種々の方法が採られている。
によってコンタクトホール８の形成角度を緩やかなもの
としたり、等方性エツチングを施した後に異方性エツチ
ングを施すなどの種々の方法が採られている。
しかしながら、従来の何れの方法もコンタクトホールの
形成について、再現性および制御性に難□があり、金属
蒸着部分の段切れを皆無にすることは困難であった。
形成について、再現性および制御性に難□があり、金属
蒸着部分の段切れを皆無にすることは困難であった。
第１の発明は、先鋭な角部を持つコンタクトホールの開
口縁部ををテーバ状に形成し、配線導体などの金属蒸着
部分の段切れを防止した半導体装置を提供しようとする
ものもある。
口縁部ををテーバ状に形成し、配線導体などの金属蒸着
部分の段切れを防止した半導体装置を提供しようとする
ものもある。
また、第２の発明は、コンタクトホールの開口縁部をテ
ーパ状に形成し、配線導体の段切れを防止する半導体装
置の製造方法を提供しようとするものである。
ーパ状に形成し、配線導体の段切れを防止する半導体装
置の製造方法を提供しようとするものである。
第１の発明の半導体装置は、半導体基板の表面を覆う酸
化膜に開口したコンタクトホールの開口縁部をテーパ状
に形成している。
化膜に開口したコンタクトホールの開口縁部をテーパ状
に形成している。
第２の発明の半導体装置の製造方法は、半導体基板の表
面を覆う酸化膜に選択的にエツチング処理してコンタク
トホールを開口する工程と、開口されたコンタクトホー
ルの開口縁部をエツチング処理してテーパ状に加工する
工程とを含むものである。
面を覆う酸化膜に選択的にエツチング処理してコンタク
トホールを開口する工程と、開口されたコンタクトホー
ルの開口縁部をエツチング処理してテーパ状に加工する
工程とを含むものである。
第１の発明は、酸化膜に形成したコンタクトホールの開
口縁部をテーパ状に形成することにより、その部分に設
置される配線導体などの蒸着金属の肉厚を一様にし、そ
の段切れを防止する。
口縁部をテーパ状に形成することにより、その部分に設
置される配線導体などの蒸着金属の肉厚を一様にし、そ
の段切れを防止する。
また、第２の発明は、エツチング処理によってコンタク
トホールを形成するとともに、その開口縁部を選択的に
エツチング処理によって除き、テーパ状に形成する。
トホールを形成するとともに、その開口縁部を選択的に
エツチング処理によって除き、テーパ状に形成する。
以下、各発明を図面に示した実施例を参照して詳細に説
明する。
明する。
第１図は、この発明の半導体装置およびその製造方法の
実施例を示している。
実施例を示している。
第１図において、（Ａ）はコンタクトホールの開口の形
成を示している。すなわち、シリコンなどからなる半導
体基板１２の表面に形成されたＳ ｉ Ｏ２膜などの酸
化膜１４にレジスト層１６を設置し、このレジスト層１
６をマスクにしてＲＩＥなどのエツチング処理により、
選択的にコンタクトホール１８が酸化膜１４に開口され
る。
成を示している。すなわち、シリコンなどからなる半導
体基板１２の表面に形成されたＳ ｉ Ｏ２膜などの酸
化膜１４にレジスト層１６を設置し、このレジスト層１
６をマスクにしてＲＩＥなどのエツチング処理により、
選択的にコンタクトホール１８が酸化膜１４に開口され
る。
このようなコンタクトホール１８の開口工程を経た後、
第１図（Ｂ）に示すように、酸化膜１４とレジスト層１
６との選択比を高めた条件で、再びＲＩＥなどのエツチ
ング処理を行う。
第１図（Ｂ）に示すように、酸化膜１４とレジスト層１
６との選択比を高めた条件で、再びＲＩＥなどのエツチ
ング処理を行う。
エツチングガスとしては、たとえば、ＣＨＦ３＋０□系
ガスなどを用いることができる！この場合、０□の量を
大にすることによって選択比を高めることができる。
ガスなどを用いることができる！この場合、０□の量を
大にすることによって選択比を高めることができる。
この結果、第１図（Ｂ）に破線２０で示す部分がエツチ
ング処理で除かれ、第１図（Ｃ）に示すように、酸化膜
１４のコンタクトホール１８の開口縁部にはテーパ面２
２が形成される。
ング処理で除かれ、第１図（Ｃ）に示すように、酸化膜
１４のコンタクトホール１８の開口縁部にはテーパ面２
２が形成される。
このように本来エツチング処理で先鋭な角度を呈するコ
ンタクトホール１８の開口縁部にテーパ面２２を形成す
れば、第１図（Ｄ）に示すように、その部分を覆って形
成する配線導体などの蒸着金属２４を、第２図（Ｂ）と
の比較から明らかなように、一様な肉厚に形成すること
ができる。
ンタクトホール１８の開口縁部にテーパ面２２を形成す
れば、第１図（Ｄ）に示すように、その部分を覆って形
成する配線導体などの蒸着金属２４を、第２図（Ｂ）と
の比較から明らかなように、一様な肉厚に形成すること
ができる。
したがって、このようなコンタクトホール１８の開口部
の角部を除き、テーパ面２２を形成すれば、その部分に
形成される金属蒸着など配線導体の段切れを防止するこ
とができ、半導体装置の信頼性を高めることができる。
の角部を除き、テーパ面２２を形成すれば、その部分に
形成される金属蒸着など配線導体の段切れを防止するこ
とができ、半導体装置の信頼性を高めることができる。
また、このような製造方法によれば、コンタクトホール
１８の形成とともに、それに連続して開口縁部をテーパ
面２２に形成できるので、再現性および制御性の優れた
コンタクトホール１８の形成およびその加工精度を高め
ることができる。
１８の形成とともに、それに連続して開口縁部をテーパ
面２２に形成できるので、再現性および制御性の優れた
コンタクトホール１８の形成およびその加工精度を高め
ることができる。
なお、前記実施例では、コンタクトホール１８の形成に
おいて、その開口部の酸化膜１４を全面的に剥離したが
、第３図（Ａ）に示すように、その一部分を開口部分に
残し、次のエツチングガスで、第３図（Ｂ）に示すよう
に、残留している酸化膜１４およびコンタクトホール１
８の開口縁部およびレジスト層１６の破線２６で示す部
分を除いてテーパ面２２を形成しても、同様の効果が期
待できる。この場合、コンタクトホール１８の内部に残
留させた酸化膜１４が、半導体基板２の保護膜として機
能するので、半導体基板２の劣化が防止できる。
おいて、その開口部の酸化膜１４を全面的に剥離したが
、第３図（Ａ）に示すように、その一部分を開口部分に
残し、次のエツチングガスで、第３図（Ｂ）に示すよう
に、残留している酸化膜１４およびコンタクトホール１
８の開口縁部およびレジスト層１６の破線２６で示す部
分を除いてテーパ面２２を形成しても、同様の効果が期
待できる。この場合、コンタクトホール１８の内部に残
留させた酸化膜１４が、半導体基板２の保護膜として機
能するので、半導体基板２の劣化が防止できる。
以上説明したように、第１の発明の半導体装置によれば
、コンタクトホールの開口縁部をテーパ状に形成したの
で、配線導体などの金属蒸着部の段切れを防止でき、信
頼性を向上させることができる。
、コンタクトホールの開口縁部をテーパ状に形成したの
で、配線導体などの金属蒸着部の段切れを防止でき、信
頼性を向上させることができる。
また、第２の発明の製造方法によれば、コンタクトホー
ルの開口縁部をテーパ状に形成できるとともに、高い再
現性および制御性を維持して容易かつ精密に形成できる
。
ルの開口縁部をテーパ状に形成できるとともに、高い再
現性および制御性を維持して容易かつ精密に形成できる
。
第１図はこの発明の半導体装置およびその製造方法の実
施例を示す説明図、第２図は従来のコンタクトホールの
形成および電極形成を示す説明図、第３図はこの発明の
半導体装置の製造方法の他の実施例を示す説明図である
。 １２・・・半導体基板、１４・・・酸化膜、１６・・・
レジスト層、１８・・・コンタクトホール、２２・・・
テーパ面。 （Ａ） ６ ノ ＋２ （Ｂ） ９ ｚ − 第１図 （Ｃ） ２ （Ｄ） 第３図 （Ａ） ２ （Ｂ） 菖６ 第２図 （Ａ） （Ｂ） １９２−
施例を示す説明図、第２図は従来のコンタクトホールの
形成および電極形成を示す説明図、第３図はこの発明の
半導体装置の製造方法の他の実施例を示す説明図である
。 １２・・・半導体基板、１４・・・酸化膜、１６・・・
レジスト層、１８・・・コンタクトホール、２２・・・
テーパ面。 （Ａ） ６ ノ ＋２ （Ｂ） ９ ｚ − 第１図 （Ｃ） ２ （Ｄ） 第３図 （Ａ） ２ （Ｂ） 菖６ 第２図 （Ａ） （Ｂ） １９２−
Claims (3)
- （１）半導体基板の表面を覆う酸化膜に開口したコンタ
クトホールの開口縁部をテーパ状に形成してなることを
特徴とする半導体装置。 - （２）半導体基板の表面を覆う酸化膜に選択的にエツチ
ング処理してコンタクトホールを開口する工程と、開口
されたコンタクトホールの開口縁部をエツチング処理し
てテーパ状に加工する工程とからなる半導体装置の製造
方法。 - （３）前記コンタクトホールの内部に酸化膜を僅かに残
してエツチング処理した後、この残留している酸化膜の
除去と同時に、コンタクトホールの開口縁部の処理を行
うようにした特許請求の範囲第２項に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794884A JPS60261141A (ja) | 1984-06-07 | 1984-06-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794884A JPS60261141A (ja) | 1984-06-07 | 1984-06-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60261141A true JPS60261141A (ja) | 1985-12-24 |
Family
ID=14724192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11794884A Pending JPS60261141A (ja) | 1984-06-07 | 1984-06-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747947A2 (en) * | 1995-06-05 | 1996-12-11 | International Business Machines Corporation | Dual Damascene process having tapered vias |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540180A (en) * | 1978-09-15 | 1980-03-21 | Matsushita Electric Works Ltd | Installing device of push button |
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS5789223A (en) * | 1980-11-25 | 1982-06-03 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1984
- 1984-06-07 JP JP11794884A patent/JPS60261141A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540180A (en) * | 1978-09-15 | 1980-03-21 | Matsushita Electric Works Ltd | Installing device of push button |
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS5789223A (en) * | 1980-11-25 | 1982-06-03 | Seiko Epson Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747947A2 (en) * | 1995-06-05 | 1996-12-11 | International Business Machines Corporation | Dual Damascene process having tapered vias |
| EP0747947A3 (en) * | 1995-06-05 | 1997-04-02 | Ibm | Damascene double process with holes with chamfered leaves |
| US5874201A (en) * | 1995-06-05 | 1999-02-23 | International Business Machines Corporation | Dual damascene process having tapered vias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5041397A (en) | Method of fabricating a semiconductor device | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| GB2378314A (en) | Process for forming uniform multiple contact holes | |
| JPS60261141A (ja) | 半導体装置およびその製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPH03191536A (ja) | 集積回路に小さな電極を製造する方法 | |
| JP2000150415A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH06333886A (ja) | コンタクトホールの形成方法 | |
| JPS58197851A (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPH09121074A (ja) | 特に半導体基板上にプラトーと、該プラトー上のカバーを形成する方法 | |
| JPS61154046A (ja) | 半導体装置 | |
| GB2207395A (en) | Producing a pattern in a material | |
| JPH0117248B2 (ja) | ||
| KR100205057B1 (ko) | 게이트와 팁간의 간격 제어가 가능한 에프이디 제조방법 | |
| JPS62274715A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0645278A (ja) | 半導体装置の製造方法 |