JPS60254770A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPS60254770A JPS60254770A JP59111221A JP11122184A JPS60254770A JP S60254770 A JPS60254770 A JP S60254770A JP 59111221 A JP59111221 A JP 59111221A JP 11122184 A JP11122184 A JP 11122184A JP S60254770 A JPS60254770 A JP S60254770A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- charge
- potential
- signal
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/71—Circuitry for evaluating the brightness variation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ）発明の技術分野
本発明は電荷転送装置に係り、特に実時間でデバイスの
光学的状態を感知し、これによって電荷蓄積時間を決定
する自動利得側ｍ （ＡＧＣ）機能を有する電荷転送装
置の改良に関する。
光学的状態を感知し、これによって電荷蓄積時間を決定
する自動利得側ｍ （ＡＧＣ）機能を有する電荷転送装
置の改良に関する。
（ｂ）技術の背景
光センサ等に通常用いられ電荷結合装置は、第１図に模
式的に示すように、半導体基板１面に多数個の画素ダイ
オードＤｉが複数の列状に整列配設され、各画素ダイオ
ード列間に各画素ダイオード列毎に共通な第１の転送ゲ
ー）ＴＧＩと水平方向のシフトレジスタ（電荷結合素子
） ＨＲＩ、 ＨＲ２，ＨＲ３，ＨＲ４等が配設され、
水平方向のシフトレジスタの一端部に各水平方向のシフ
トレジスタｌ（Ｒ＋、 ＨＲ２，ＨＲ：ｌ。
式的に示すように、半導体基板１面に多数個の画素ダイ
オードＤｉが複数の列状に整列配設され、各画素ダイオ
ード列間に各画素ダイオード列毎に共通な第１の転送ゲ
ー）ＴＧＩと水平方向のシフトレジスタ（電荷結合素子
） ＨＲＩ、 ＨＲ２，ＨＲ３，ＨＲ４等が配設され、
水平方向のシフトレジスタの一端部に各水平方向のシフ
トレジスタｌ（Ｒ＋、 ＨＲ２，ＨＲ：ｌ。
１１Ｒ４等に共通な第２の転送ゲー）Ｔｃｚと垂直方向
のシフトレジスタＶＲが配設され、該垂直方向のシフト
レジスタＶＲの一端部に増幅器Ａｍｐが接続された構造
を有してなっている。（ｂはバリア、ｍ１ｍ２ば電荷転
送方向を示す矢印） 上記電荷結合装置による光センサにおいては、光の入射
によって画素ダイオードＤｉに蓄積された電荷が唯単に
シフトレジスタによって順次増幅器に送られ、電気信号
として出力される機能しか持たない。
のシフトレジスタＶＲが配設され、該垂直方向のシフト
レジスタＶＲの一端部に増幅器Ａｍｐが接続された構造
を有してなっている。（ｂはバリア、ｍ１ｍ２ば電荷転
送方向を示す矢印） 上記電荷結合装置による光センサにおいては、光の入射
によって画素ダイオードＤｉに蓄積された電荷が唯単に
シフトレジスタによって順次増幅器に送られ、電気信号
として出力される機能しか持たない。
そのためファクシミリ装置のように取り扱う光の強さが
限られた範囲内に制限される用途においては充分に機能
するが、光信号のダイナミ・ツク・レンジが大きいカメ
ラ等に用いる場合には光量の過剰な場合の光信号のオー
ツ＼フロウ状態、光量の不足による感度の低下、等によ
り充分に機能を果たせないという問題があった。
限られた範囲内に制限される用途においては充分に機能
するが、光信号のダイナミ・ツク・レンジが大きいカメ
ラ等に用いる場合には光量の過剰な場合の光信号のオー
ツ＼フロウ状態、光量の不足による感度の低下、等によ
り充分に機能を果たせないという問題があった。
そこで上記光信号のグイナミソク・レンジが大きい用途
に用いるべく開発されたのが、実時間でデバイスの光学
的状態を感知し、これによって電荷蓄積時間を決定する
自動利得制御（ＡＧＣ）機能を具備せしめた電荷転送装
置である。
に用いるべく開発されたのが、実時間でデバイスの光学
的状態を感知し、これによって電荷蓄積時間を決定する
自動利得制御（ＡＧＣ）機能を具備せしめた電荷転送装
置である。
（Ｃ１従来技術と問題点
該電荷転送装置においてはフォトダイオードと転送ゲー
トとの間にＭＯＳダイオードよりなる電荷蓄積ゲートを
設け、光信号が入射している所定の実時間に、フォトダ
イオードから該電荷蓄積ゲートに電荷が流入し蓄積され
て行く速度を該電荷蓄積ゲートの容量変化として検知し
、且つ該容量変化の状態を示すアナログ信号を蓄積時間
を決めるタイミング系にフィードバックしてやるＡＧＣ
機能を持たせることによって、入射する光の強さに応じ
て、高感度が得られる適切な長さの蓄積時間が選択され
るようにしたものである。
トとの間にＭＯＳダイオードよりなる電荷蓄積ゲートを
設け、光信号が入射している所定の実時間に、フォトダ
イオードから該電荷蓄積ゲートに電荷が流入し蓄積され
て行く速度を該電荷蓄積ゲートの容量変化として検知し
、且つ該容量変化の状態を示すアナログ信号を蓄積時間
を決めるタイミング系にフィードバックしてやるＡＧＣ
機能を持たせることによって、入射する光の強さに応じ
て、高感度が得られる適切な長さの蓄積時間が選択され
るようにしたものである。
これによって、入射する光が強い場合蓄積時間が短縮さ
れて電荷蓄積部から電荷がオーバ・フロラし過剰信号状
態になるという現象が防止され、又光が弱い場合蓄積時
間が延長されて感度の低下が防止される。
れて電荷蓄積部から電荷がオーバ・フロラし過剰信号状
態になるという現象が防止され、又光が弱い場合蓄積時
間が延長されて感度の低下が防止される。
第２図は従来の上記電荷転送装置の要部を模式的に示す
もので、（ａｌは平面図で、（ｂ）はポテンシャルモデ
ル図を含むＡ−Ａ断面図である。
もので、（ａｌは平面図で、（ｂ）はポテンシャルモデ
ル図を含むＡ−Ａ断面図である。
これらの図において、１はｐ型シリコン基板（ｐ−５Ｏ
Ｂ）、２は光信号の入射により電子−ホール対即ち電荷
を発生するフォトダイオード（ＰＤ）、３は障壁ゲート
（Ｇｌｌ ） 、４は蓄積ゲート（ＣＳア）、５は転送
ゲート（ＧＴ ） 、６はクリアー・ゲート（Ｇ。）、
７はドレイン（Ｄ） 、８は水平シフトレジスタ（ＨＲ
）、９は駆動用トランジスタ、１０は増幅器を具備する
自動利得制御手段、ｍｌ及びｍｌは電荷転送方向矢印、
φ１．φ２はクロック信号、ｅは電荷、Ｖ Ｂ＋ Ｖ
ＳＴ＋ Ｖ Ｔは各ゲートに印加される正電圧、Ｖ（（
は電源線（１０〜１２Ｖ程度） 、ＡＧＣは蓄積時間制
御用出力、ｈνは光入射を示す。
Ｂ）、２は光信号の入射により電子−ホール対即ち電荷
を発生するフォトダイオード（ＰＤ）、３は障壁ゲート
（Ｇｌｌ ） 、４は蓄積ゲート（ＣＳア）、５は転送
ゲート（ＧＴ ） 、６はクリアー・ゲート（Ｇ。）、
７はドレイン（Ｄ） 、８は水平シフトレジスタ（ＨＲ
）、９は駆動用トランジスタ、１０は増幅器を具備する
自動利得制御手段、ｍｌ及びｍｌは電荷転送方向矢印、
φ１．φ２はクロック信号、ｅは電荷、Ｖ Ｂ＋ Ｖ
ＳＴ＋ Ｖ Ｔは各ゲートに印加される正電圧、Ｖ（（
は電源線（１０〜１２Ｖ程度） 、ＡＧＣは蓄積時間制
御用出力、ｈνは光入射を示す。
かかる構成において、障壁ゲート３．蓄積ゲート４．転
送ゲート５にはそれぞれ所定のプラス電位が与えられ、
基板１の表面部に同図（ｂ）に示すような電位のプロフ
ァイルが形成される。
送ゲート５にはそれぞれ所定のプラス電位が与えられ、
基板１の表面部に同図（ｂ）に示すような電位のプロフ
ァイルが形成される。
そして先ずクリアー・ゲート６を開いて蓄積ゲート４下
部の電位の井戸に蓄積されている電荷を完全にドレイン
７に放出させた後、所定のタイミングで前記クリアー・
ゲート６を閉じ、それと同時にフォトダイオード２から
障壁ゲート３を介して流入する電荷が該蓄積ゲート４の
電位の井戸に蓄積され始め、転送ゲート５が開かれる所
定のタイミングまで蓄積が行われ、転送ゲート５が開か
れた時点で該蓄積電荷が水平シフトレジスタ８に転送さ
れ、 該水平シフトレジスタ８及び図示しない垂直シフトレジ
スタを介して順次図示しない信号出力用の増幅器に送ら
れ、該増幅器を介して電気信号として順次出力される。
部の電位の井戸に蓄積されている電荷を完全にドレイン
７に放出させた後、所定のタイミングで前記クリアー・
ゲート６を閉じ、それと同時にフォトダイオード２から
障壁ゲート３を介して流入する電荷が該蓄積ゲート４の
電位の井戸に蓄積され始め、転送ゲート５が開かれる所
定のタイミングまで蓄積が行われ、転送ゲート５が開か
れた時点で該蓄積電荷が水平シフトレジスタ８に転送さ
れ、 該水平シフトレジスタ８及び図示しない垂直シフトレジ
スタを介して順次図示しない信号出力用の増幅器に送ら
れ、該増幅器を介して電気信号として順次出力される。
上記構成においては光信号の入射によってフォトダイオ
ードに発生した電荷は蓄積ゲート４の電位の井戸に流入
されて一度蓄積されるので、該井戸に電荷が蓄積される
速度を検知することによって入射光の強さを知ることが
できる。
ードに発生した電荷は蓄積ゲート４の電位の井戸に流入
されて一度蓄積されるので、該井戸に電荷が蓄積される
速度を検知することによって入射光の強さを知ることが
できる。
上記電位の井戸に電荷が蓄積されると、その電荷量に線
型性よ（比例して蓄積ゲート４の電位が低下することか
ら、上記電荷の蓄積速度は蓄積ゲート４の電位の変化率
によって検出することができ、従って該蓄積ゲート４の
電位の変化率によって入射光の強さを検知できる。
型性よ（比例して蓄積ゲート４の電位が低下することか
ら、上記電荷の蓄積速度は蓄積ゲート４の電位の変化率
によって検出することができ、従って該蓄積ゲート４の
電位の変化率によって入射光の強さを検知できる。
上記電荷転送装置においては、該蓄積ゲート４に該蓄積
ゲート４の電位が低下する傾斜即ち低下率を検出する増
幅器等を具備した自動利得制御手段１０を接続し、上記
電位の低下率に応じた信号をタイミング系に送り電荷蓄
積時間を、電位の低下率が大きい時即ち入射光が強い時
は短く、電位の低下率が小さい時即ち入射光の弱い時は
長く調節する。
ゲート４の電位が低下する傾斜即ち低下率を検出する増
幅器等を具備した自動利得制御手段１０を接続し、上記
電位の低下率に応じた信号をタイミング系に送り電荷蓄
積時間を、電位の低下率が大きい時即ち入射光が強い時
は短く、電位の低下率が小さい時即ち入射光の弱い時は
長く調節する。
かくて、前記電位の井戸から電荷がオーパフロウするの
を防止し、且つ電荷の不足を補って、受光精度及び受光
感度を向上している。
を防止し、且つ電荷の不足を補って、受光精度及び受光
感度を向上している。
然しなから通常電荷転送装置においては、電荷の転送を
容易にするために、蓄積ゲートの電極と転送ゲートの電
極及びクリアー・ゲートの電極はその端部がそれぞれ薄
い絶縁膜を介してオーバラップして形成されるので、上
記従来構造のように電荷蓄積ゲートと該電荷蓄積ゲート
から電荷を取り出す側のゲート即ち転送ゲート及びクリ
アー・ゲートとが接して配設される構造の場合、制御信
号の立ち下がり時にそのオーバラップ部に寄生する結合
容量ＣＮによって電荷蓄積前の蓄積ゲートの電位が大き
く低下せしめられる。
容易にするために、蓄積ゲートの電極と転送ゲートの電
極及びクリアー・ゲートの電極はその端部がそれぞれ薄
い絶縁膜を介してオーバラップして形成されるので、上
記従来構造のように電荷蓄積ゲートと該電荷蓄積ゲート
から電荷を取り出す側のゲート即ち転送ゲート及びクリ
アー・ゲートとが接して配設される構造の場合、制御信
号の立ち下がり時にそのオーバラップ部に寄生する結合
容量ＣＮによって電荷蓄積前の蓄積ゲートの電位が大き
く低下せしめられる。
そのために従来の電荷転送装置においては、蓄積電荷量
が減少してしまう上に自動利得制御手段が具備するＭＯ
Ｓアナログ・アンプに該アンプ性能のりニアりティの良
い高い信号レベルで前記蓄積ゲートの電位変化の信号を
供給することが出来ず、自動利得制御手段による蓄積ゲ
ートの電位変化の検出感度が低下するという問題があっ
た。
が減少してしまう上に自動利得制御手段が具備するＭＯ
Ｓアナログ・アンプに該アンプ性能のりニアりティの良
い高い信号レベルで前記蓄積ゲートの電位変化の信号を
供給することが出来ず、自動利得制御手段による蓄積ゲ
ートの電位変化の検出感度が低下するという問題があっ
た。
第３図は上記蓄積ゲートの電位の変化を示す図で、Ａ点
は電位の井戸の電荷が完全に放出されクリアー・ゲート
が閉じられた時点、Ｂは転送ゲートが開かれてシフトレ
ジスタに電荷の転送が開始される時点、ｔは蓄積のタイ
ミング、Ｖａ、Ｖｂはそれぞれの時点における蓄積ゲー
トの電位、Ｖｃは上記結合容量による低下電位（容量性
ノイズ）、Ｃ゛ＳＴＩ＋は容量性ノイズが無い場合の標
準となる電位低下のカーブ、ＣＮは容量性ノイズが存在
する従来構造における電位低下のカーブを示す。
は電位の井戸の電荷が完全に放出されクリアー・ゲート
が閉じられた時点、Ｂは転送ゲートが開かれてシフトレ
ジスタに電荷の転送が開始される時点、ｔは蓄積のタイ
ミング、Ｖａ、Ｖｂはそれぞれの時点における蓄積ゲー
トの電位、Ｖｃは上記結合容量による低下電位（容量性
ノイズ）、Ｃ゛ＳＴＩ＋は容量性ノイズが無い場合の標
準となる電位低下のカーブ、ＣＮは容量性ノイズが存在
する従来構造における電位低下のカーブを示す。
＋ｄ１発明の目的
本発明は上記蓄積ゲートと転送ゲート及びクリアー・ゲ
ート間に生ずる結合容量をなくして高レベルの蓄積ゲー
ト電位変化信号を供給して自動利得制御手段の機能を向
上させ、これによって上記従来構造の問題点を除去して
光信号の強弱に関係なく高精度で且つ高感度を有する電
荷結合装置を提供することを目的とする。
ート間に生ずる結合容量をなくして高レベルの蓄積ゲー
ト電位変化信号を供給して自動利得制御手段の機能を向
上させ、これによって上記従来構造の問題点を除去して
光信号の強弱に関係なく高精度で且つ高感度を有する電
荷結合装置を提供することを目的とする。
（ｅ）発明の構成
上記本発明の目的は、電荷蓄積ゲートの下部に形成され
る電荷蓄積領域から電荷を取り出す側のゲートと該電荷
蓄積ゲートとの間に、雑音シールド用のゲートを設けた
本発明による電荷転送装置によって達成される。
る電荷蓄積領域から電荷を取り出す側のゲートと該電荷
蓄積ゲートとの間に、雑音シールド用のゲートを設けた
本発明による電荷転送装置によって達成される。
即ち本発明においては、電荷蓄積ゲートと該電荷蓄積ゲ
ートから電荷を取り出す働きをする転送ゲート及びクリ
アー・ゲートとの間に電源に直に接続されたシールド・
ゲートを設け、これによって電荷蓄積ゲートと転送ゲー
ト及びクリアー・ゲート間の結合容量を除去するもので
ある。
ートから電荷を取り出す働きをする転送ゲート及びクリ
アー・ゲートとの間に電源に直に接続されたシールド・
ゲートを設け、これによって電荷蓄積ゲートと転送ゲー
ト及びクリアー・ゲート間の結合容量を除去するもので
ある。
かくて入射光の強度に対応した感度を有し、高精度に光
の検出が出来る電荷転送装置が提供される。
の検出が出来る電荷転送装置が提供される。
（ｆ）発明の実施例
以下第４図に示す実施例により、本発明の要旨を具体的
に説明する。
に説明する。
同図（ａｌは模式平面図、（ｂ）はポテンシャル・モデ
ル図を含むＡ−Ａ断面図である。
ル図を含むＡ−Ａ断面図である。
図において、１はｐ型シリコン基板（ｐ−３ＵＢ）、２
ば光信号の入射により電子−ホール対即ち電荷を発生す
るフォトダイオード（ＰＤ） 、３は障壁ゲート（Ｇ８
）、４は蓄積ゲート（ＧＳＴ） 、５は転送ゲート（Ｇ
□）、６はクリアー・ゲート（ｃｃ ） 、７はドレイ
ン（Ｄ） 、８は水平シフトレジスタ（ＦＩＲ）、９は
駆動用トランジスタ、１０は増幅器を具備する自動利得
制御手段、１１はシールド・ゲート、ｍｌ及びｍ２は電
荷転送方向矢印、φ１．φ２はクロック信号、ｅは電荷
、Ｖ ａ 、 Ｖ ｓア、Ｖｌ、はそれぞれのゲートに
印加される正電圧、ｖＣｃは電源線（１０〜１２■程度
）、ＡＧＣは蓄積時間制御用出力、ｈνは光入射を示す
。
ば光信号の入射により電子−ホール対即ち電荷を発生す
るフォトダイオード（ＰＤ） 、３は障壁ゲート（Ｇ８
）、４は蓄積ゲート（ＧＳＴ） 、５は転送ゲート（Ｇ
□）、６はクリアー・ゲート（ｃｃ ） 、７はドレイ
ン（Ｄ） 、８は水平シフトレジスタ（ＦＩＲ）、９は
駆動用トランジスタ、１０は増幅器を具備する自動利得
制御手段、１１はシールド・ゲート、ｍｌ及びｍ２は電
荷転送方向矢印、φ１．φ２はクロック信号、ｅは電荷
、Ｖ ａ 、 Ｖ ｓア、Ｖｌ、はそれぞれのゲートに
印加される正電圧、ｖＣｃは電源線（１０〜１２■程度
）、ＡＧＣは蓄積時間制御用出力、ｈνは光入射を示す
。
本発明の電荷転送装置は同図に示すように、従来構造（
第２図参照）において蓄積ゲート４と端部がオーバラッ
プした状態で並んで配設されていた転送ゲート５及びク
リアー・ゲート６をそれぞれ蓄積ゲート４から離して配
設し、該間隙部に電源（ｎチャネルの場合Ｖ ｃｃ）に
直に接続される例えば一体構造のシールド・ゲート１１
が設けられることが特徴である。（ｎチャネルの場合直
に接地される） かくすることによって、蓄積ゲート４と転送ゲート５及
びクリアー・ゲート６との間が電気力線的に遮断される
ので、従来蓄積ゲート４の電位を低下せしめていた蓄積
ゲート４と転送ゲート５及びクリアー・ゲート６との間
の結合容量は完全に除去される。
第２図参照）において蓄積ゲート４と端部がオーバラッ
プした状態で並んで配設されていた転送ゲート５及びク
リアー・ゲート６をそれぞれ蓄積ゲート４から離して配
設し、該間隙部に電源（ｎチャネルの場合Ｖ ｃｃ）に
直に接続される例えば一体構造のシールド・ゲート１１
が設けられることが特徴である。（ｎチャネルの場合直
に接地される） かくすることによって、蓄積ゲート４と転送ゲート５及
びクリアー・ゲート６との間が電気力線的に遮断される
ので、従来蓄積ゲート４の電位を低下せしめていた蓄積
ゲート４と転送ゲート５及びクリアー・ゲート６との間
の結合容量は完全に除去される。
そこで上記本発明の構造を有する電荷転送装置において
は、電荷蓄積が行われている状態での蓄積ゲート４の電
位は、第３図のＣＳＴＤに略等しい高レベルのカーブに
沿って低下し、該高レベルの信号が増幅器を具備する自
動利得制御手段（ＡＧＣ）に入力される。
は、電荷蓄積が行われている状態での蓄積ゲート４の電
位は、第３図のＣＳＴＤに略等しい高レベルのカーブに
沿って低下し、該高レベルの信号が増幅器を具備する自
動利得制御手段（ＡＧＣ）に入力される。
従って該増幅器の直線性の良い高レベル領域で電位の変
化率が精度良く検出され、この検出信号がタイミング系
にフィードバックされて電荷蓄積時間の調節がなされる
。
化率が精度良く検出され、この検出信号がタイミング系
にフィードバックされて電荷蓄積時間の調節がなされる
。
かくて光信号の強度に応じて精度良く電荷蓄積時間の制
御がなされるので、光信号の強度に対応した感度を有し
た電荷転送装置が得られる。
御がなされるので、光信号の強度に対応した感度を有し
た電荷転送装置が得られる。
（ｇ１発明の詳細
な説明したように本発明によれば、光信号の強度に関係
なく高精度を有し且つ適性感度領域で動作しうる電荷転
送装置が得られるので、該電荷転送装置により光のダイ
ナミックレンジの大きいカメラ等に用いる測光機能を有
した光センサが形成可能になる。
なく高精度を有し且つ適性感度領域で動作しうる電荷転
送装置が得られるので、該電荷転送装置により光のダイ
ナミックレンジの大きいカメラ等に用いる測光機能を有
した光センサが形成可能になる。
第１図は電荷結合装置の模式平面図、第２図は従来の電
荷転送装置の模式平面図（ａｌ及び断面図（ｂ）、面 第３’＆蓄積ゲートの電位の変化を示す図、第４図は本
発明の電荷転送装置の模式平面図（ａ）及び断面図（ｂ
）である。 図において、１はｐ型シリコン基板（ｐ −５ＯＢ）、
２はフォトダイオード（ＰＤ） 、３は障壁ゲート（Ｇ
Ｂ）、４は蓄積ゲート（ＧＳＴ） 、５は転送ゲート（
ＧＴ）、６はクリアー・ゲート（ＧＣ） 、７はドレイ
ン（Ｄ） 、８は水平シフトレジスタ（ＨＲ）、９は駆
動用トランジスタ、１０は増幅器、１１はシールド・ゲ
ート、ｍｌ及びｍ２は電荷転送方向矢印、φ１．φ２は
クロック信号、ｅは電荷、Ｖ Ｉｌ＋ Ｖ ＳＴ、Ｖ
Ｔ＋はそれぞれのゲートに印加される正電圧、ＶＣＣは
電源線、ＡＧＣは蓄積時間制御用出力、ｈνは光入射を
示す。 邦 １ 図 孫２図 Ａ 昂 ３ 図 亮 ４ 図 手続補正書（自発） 昭和 ８ 月 １１ １Ｊ０．８． ８ 特許庁長官殿 １、 ！ＩＩ （１の表出 昭和イン＋１°ｆ、ｊ許願第１／／、２Ａ／ シシ３、
補正をするｔ５ 事件との関係 持許出η１＋人 住所 神奈川県用崎市１１すＩ；１１ズ１１ｊ・１（１
中１０１５番地（５２２）名称富士通株式会社 ４ 代 理 人 住所 神奈川県用崎市中原区１／１・
１１１中１０１５番地８補正の内容別紙の通り 明細書（全文補正） １、発明の名称 イメージセンサ ２、特許請求の範囲 受光ｉｋニ対応した量の電荷を漸次蓄積する電荷蓄積領
域と、電荷を順次転送する複数段の電荷転送素子と、前
記電荷蓄積領域の電荷を前記電荷転送素子へ転送するた
めの転送ゲートと、前記電荷の蓄積量に応じて前記電荷
蓄積領域の電極の電位を変化させる手段と、前記電極の
電位を検出して前記転送ゲートの開閉タイミング制御用
信号として出力する手段とを具備することを特徴とする
イメージセンサ。 ３、発明の詳細な説明 〔概要〕 本発明は電荷転送装置を利用したイメージセンサに係り
、特ＶＣＮ、荷蓄積領域の電極電位に基づいて実時間で
デバイスの光学的状態を感知し、これによって電荷蓄積
時間を決定する自動利得制御（ＡＧＣ）機能を有するイ
メージセンサに関する〇〔産業上の利用分野〕 本発明は、扱う光の強度の範囲が非常・に広いカメラ等
のセ／すとして適したイメージセンサに関するものであ
る。 〔従来の技術〕 光セ／す等に通常用いられ電荷結合装置は、第１図に模
式的に示すように、半導体基板１面に多数個の画素ダイ
オードＤ１が複数の列状に整列配設され、各画素ダイオ
ード列間に各画素ダイオード列毎に共通な第１の転送ゲ
ートＴａｒと水平方向のシフトレジスタ（″ｆＩＬ荷結
合素子） ＨＲ，、ＨＲ２゜ＨＲｍ、 ＨＲｔ等が配設
され、水平方向のシフトレジスタの一端部に各水平方向
のシフトレジスタＨＲＩ。 ＨＲ！ 、ＨＲｓ、 ＨＲ＊等に共通な第２の転送ゲー
トＴＧ、と垂直方向のシフトレジスタＶＲが配設され、
該垂直方向のシフトレジスタＶＲの一端部に増幅器Ａｍ
ｐ が接続された構造を有してなっている。 （ｂはバリア、ｍｌ ｍｌは電荷転送方向を示す矢印）
〔発明が解決しようとする問題点〕 上記電荷結合装置による光セ／すにおいては、光の入射
によって画素ダイオードＤｉ Ｉｃ蓄積された電荷が唯
単にシフトレジスタによって順次増幅器に送られ、１電
気信号として出方される機能しか持たない。 そのためファクシミリ装置のように敗り扱う光の強さが
［？（られた範囲内に制限される用途においては充分に
機能するが、光信号のダイナミック・レンジが大ぎいカ
メラ等に用いる場合には光量の過剰ｔ【場合の光信号の
オーパフロウ状態、光量の不足による感度の低下、等に
より充分に機能を果たせないという問題があった。 〔問題を解決するための手段〕 そこで上記光信号のダイナミック・レンジが大きい用途
にイメージセンサを用いるべく本発明においては、実時
間でデバイスの光学的状態を感知し、これによって電荷
蓄積時間を決定する自動利得制御（ＡＧＣ）機能を具備
せしめたイメージセンサを提供する。 かかるイメージセ／すは、受光量に対応した愈の電荷を
漸次蓄積する電荷蓄積領域と、電荷を順次転送する複数
段の電荷転送素子と、前記電荷蓄積領域の電荷を前記電
荷転送素子へ転送するための転送ゲートと、前記電荷の
蓄積量に応じて前記電荷蓄積領域の電極の電位を変化さ
せる手段と、前記電極の電位を検出して前記転送ゲート
の開閉タイミング制御用信号として出力する手段とを具
備するものである。 〔作用〕 すなわち、本発明のイメージセンサにおいてはフォトダ
イオードと転送ゲートとの間［ＭＯＳダイメートよりな
る電荷蓄積ゲートを設け、光信号が入射している所定の
実時間に、フォトダイオードから該電荷蓄積ゲートに電
荷が流入し蓄積されて行く速度をＲｆｉｌｔ荷蓄積ゲー
トの容量変化として検知し、且つ訪客量変化の状態を示
すアナログ信号を蓄積時間を決めるタイミング系にフィ
ードバヅクしてやるＡＧＣ機能を持たせることによって
、入射する光の強さに応じて、高感度が得られる適切な
長さの蓄積時間が選択されるようにしたものである。 これによって、入射する光が強い場合蓄積時間が短縮さ
れて電荷蓄積部から電荷がオーバーフロラし過剰信号状
態になるという現象が防止され、又光が弱い場合蓄積時
間が延長されて感度の低下が防止される。 〔実施例〕 第２図は本発明のイメージセンサの要部を模式的に示す
もので、（ａ）は平面図で、［ｂｌはボテンシャルモデ
ル図を含むＡ−Ａ断面図である。 これらの図において、１はｐ型シリコン基板（ｐ−８Ｕ
Ｂ）、２は光信号の入射により電子−ホール対即ち電荷
を発生するフォトダイオード（ＰＤ）、３は障壁ゲート
（Ｇｅ＋ ）、４は蓄積ゲートＣＧＥＴ）、５は転送ゲ
ート（ＧＴ ）、６はクリアー−ゲート（Ｇｃ）、７は
ドレインＣＤ） 、８は水平シフトレジスタ（ＨＲＪ、
９は駆動用トランジスタ、１０は増幅器を具備する自動
利得制御手段、ｍ、及びｍ。 は電荷転送方向矢印、φ１．φ、はクロリフ信号、ｅは
電荷、ＶＢ＋ＶＢ７＋ Ｖ７は各ゲートに印加される正
電圧、Ｖｃｃ は電源線（１０〜１２Ｖ程度）、ＡＧＣ
は蓄積時間制御用出力、ｈνは光入射を示す。 かかる構成において、障壁ゲート３、蓄積ゲート４、転
送ゲー）５ＩＣはそれぞれ所定のプラス電位が与えられ
、基板１の表面部に同図（ｂｌ ［示すような電位のプ
ロファイルが形成される。 そして先ずクリアー・ゲート６を問いて蓄積ゲート４下
部の電位の井戸に蓄積されている電荷を完全にドレイン
７に放出させた後、所定のタイミングで前記クリアー・
ゲート６を閉じ、それと同時にフォトダイオード２から
障壁ゲート３を介して流入する電荷が該蓄積ゲート４の
電位の井戸に蓄積され始め、転送ゲート５が開かれる所
定のタイミングまで蓄積が行われ、転送ゲート５が開か
れた時点で該蓄積電荷が水平り７トレジスタ８に転送さ
れ、 該水平シフトレジスタ８及び図示しない垂直シフトレジ
スタを介して順次図示しない信号出力用の増幅器に送ら
れ、該増幅器を介して電気信号として順次出力される。 上記構成においては光信号の入射によってフォトダイオ
ードに発生した電荷は蓄積ゲート４の電位の井戸に流入
されて一度蓄積されるので、該井戸に電荷が蓄積される
速度を検知することによって入射光の強さを知ることか
できる。 上記電位の井戸に電荷が蓄積されると、その電荷蓋に＃
型性よく比例して蓄積ゲート４０ｔａ−が低下すること
から、上記電荷の蓄積速度は蓄積ゲート４の電位の変化
率によって検出することがでと、従って該蓄積ゲート４
の電位の変化率によって入射光の強さを検知できる。 上記電荷転送装置においては、紋蓄積ゲート４ｒｃ＃蓄
積ゲート４の電位が低下する傾＃即ち低下率を検出する
増＠器等を具備した自動利得制御手段１０を接続し、上
記電位の低下率に応じた信号をタイミング系に送り電荷
蓄積時間を、電位の低下率が大ぎい時即ち入射光が強い
時は短く、電位の低下率が小さい時即ち入射光の弱い時
は長く調節する。 かくて、前記電位の井戸から電荷がオーバ７０つするの
を防止し、且つ電荷の不足を補って、受光精度及び受光
感度を向上している。 然しなから電荷転送装置においでは、電荷の転送を容易
にするために、蓄積ゲートの電極と転送ゲートの電極及
びクリアー・ゲートの電極はその端部がそれぞれ薄い絶
縁膜を介してオーバラッグして形成されるものがある。 この構造の場合には、電荷蓄積ゲートと該電荷蓄積ゲー
トから電荷を取り出す側のゲート即ち転送ゲート及びク
リアー〇ゲートとが接して配設される構造の場合、制御
信号の立ち下がり時にそのオーバラップ部に寄生する結
合容量ＣＮが大きいときには電荷蓄積前の蓄積ゲートの
電位が低下せしめられる。 そのために上記実施例においては、自動利得制御手段が
具備するＭＯＳアナログ・アンプに該アンプ性能のりニ
アリティの良い高い信号レベルで前記蓄積ゲートの電位
変化の信号を供給することが出来ず、自動利得制御手段
による蓄積ゲートの電位変化の検出感度が低下するとい
う問題があった０ 第３図はｃＮが大ぎい場合の上記蓄積ゲートのＮ位の変
化を示す図で、Ａ点は電位の井戸の電荷が完全に放出さ
れクリアー・ゲートが閉じられた時点、Ｂは転送ゲート
が開かれてシフトレジスタｆｆ［荷の転送が開始される
時点、ｔは蓄積のタイミング、Ｖａ、Ｖｂはそれぞれの
時点における蓄積ゲートのＷ、位、Ｖｃは上記結合容量
による低下電位（容量性ノイズ）・Ｃ３ＴＤは容量性ノ
イズが無い場合の標準となる電位低下のカーブ、ＣＮは
容量性ノイズが存在する従来構造における電位低下のカ
ーブを示す。 第４図はＣＮが大きい場合に有効な他の実施例である。 同図（ａ）は模式平面図、（ｂｌはポテンシャル・モデ
ル図を含むＡ−Ａ断面図である。 図において、１はｐ型シリコン基板（ｐ−８ＵＢ）、２
は光信号の入射により電子−ホール対即ち電荷を発生す
るフォトダイオード（ＰＤ）、３は障壁ゲート（ＧＢ
）、４は蓄積ゲート（Ｇｓ Ｔ ）、５は転送ゲート（
ＧＴ）、６はクリア−９ゲート（Ｇｃ）、７はドレイｙ
（Ｄ） 、８は水平シフトレジスタ（ＨＲ）、９は駆
動用トランジスタ、１０は増幅器を具備すｍｌ及びｍ、
は９荷転送方向矢印、φ０．φ、はクロック信号、ｅは
電荷、ＶＢＩ Ｖ８ＴＩ ＶＴＩはそれぞれのゲートに
印加される正電圧、ＶＣＣは電源線（１０〜１２Ｖ程度
）、ＡＧＣは蓄積時間制御用出力、ｈνは光入射を示す
。 本発明のイメージセ／すは同図に示すように、従来構造
（第２図参照）において蓄積ゲート４と端部がオーバラ
ップした状態で並んで配設されていた転送ゲート５及び
クリアー・ゲート６をそれぞれ蓄積ゲート４から離して
配設し、該間隙部に電源（ｎチャネルの場合ＶＣＣ＞に
直に接続される例えば一体構造のシールド・ゲート１１
が設けられることが特徴である。（ｐチャネルの場合直
に接地される） かくすることによりて、蓄積ゲート４と転送ゲート５及
びクリアー・ゲート６との間が電気力線的に連断される
ので、従来蓄積ゲート４の電位を低下せしめていた蓄積
ゲート４と転送ゲート５及びクリアー・ゲート６との間
の結合容量は完全に除去される。 そこで上記本発明の構造を有する電荷転送装置において
は、電荷蓄積が行われている状態での蓄積ゲート４の電
位は、第３図のＧＳＴＤＩＣ略等しい高レベルのカーブ
に沿って低下し、該高レベルの信号が増幅器を具備する
自動利得制御手段（ＡＧＣ）に入力される。 従って該増幅器の直線性の良い高レベル領域で電位の変
化率が精度良く検出され、この検出信号がタイミング系
にフイードバヴクされて電荷蓄積時間の調節がなされる
。 かくて光信号の強度に応じて精度良く電荷蓄積時間の制
御がなされるので、光信号の強度に対応した感度を有し
た電荷転送装置が得られる。 〔尭明の効果〕 以上説明したように本発明によれば、光信号の強度に関
係なく高精度を有し且つ適性感度領域で動作し゛うる電
荷転送装置が得られるので、ｉｔ電荷転送装置より光の
ダイナミックレンジの大きいカメラ等に用いる測光機能
を有した光センサが形成可能になる。 ４、図面の簡単な説明 第１図はイメージセンサの模式平面図、第２図は本発明
の実施例であるイメージセ／すの模式平面図（ａｔ及び
断面図（ｂ）、第３図は蓄積ゲートの電位の変化を示す
図、第４図は本発明の電荷転送装置の模式平面図（ａｌ
及び断面図（ｂｌである。 図において、１はｐ型シリコン基板（Ｐ−８ＵＢ ）、
２はフォトダイオード（ＰＩ））、３は障壁ゲート（ｄ
Ｂｌ、４は蓄積ゲート（ＧｓＴ）、５は転送ゲー）（Ｇ
Ｔ）、６はクリアー−ゲー）（Ｇｃ）、７はドレイン（
Ｄ） 、８は水平シフトレジスタ（ＨＲ）、９は駆動用
トランジスタ、１０は増幅器、１１はシールド・ゲート
、ｍ、及びｍ、は電荷転送方向矢印、φ１．φ、はクロ
ック信号、ｅは電荷ｓＶＢ＊ｖｓ Ｔ、ＶＴ＋はそれぞ
れのゲートに印加される正電圧、ＶＣＣは電源紳、ＡＧ
Ｃは蓄積時間制御用出力、ｈνは光入射を示す。
荷転送装置の模式平面図（ａｌ及び断面図（ｂ）、面 第３’＆蓄積ゲートの電位の変化を示す図、第４図は本
発明の電荷転送装置の模式平面図（ａ）及び断面図（ｂ
）である。 図において、１はｐ型シリコン基板（ｐ −５ＯＢ）、
２はフォトダイオード（ＰＤ） 、３は障壁ゲート（Ｇ
Ｂ）、４は蓄積ゲート（ＧＳＴ） 、５は転送ゲート（
ＧＴ）、６はクリアー・ゲート（ＧＣ） 、７はドレイ
ン（Ｄ） 、８は水平シフトレジスタ（ＨＲ）、９は駆
動用トランジスタ、１０は増幅器、１１はシールド・ゲ
ート、ｍｌ及びｍ２は電荷転送方向矢印、φ１．φ２は
クロック信号、ｅは電荷、Ｖ Ｉｌ＋ Ｖ ＳＴ、Ｖ
Ｔ＋はそれぞれのゲートに印加される正電圧、ＶＣＣは
電源線、ＡＧＣは蓄積時間制御用出力、ｈνは光入射を
示す。 邦 １ 図 孫２図 Ａ 昂 ３ 図 亮 ４ 図 手続補正書（自発） 昭和 ８ 月 １１ １Ｊ０．８． ８ 特許庁長官殿 １、 ！ＩＩ （１の表出 昭和イン＋１°ｆ、ｊ許願第１／／、２Ａ／ シシ３、
補正をするｔ５ 事件との関係 持許出η１＋人 住所 神奈川県用崎市１１すＩ；１１ズ１１ｊ・１（１
中１０１５番地（５２２）名称富士通株式会社 ４ 代 理 人 住所 神奈川県用崎市中原区１／１・
１１１中１０１５番地８補正の内容別紙の通り 明細書（全文補正） １、発明の名称 イメージセンサ ２、特許請求の範囲 受光ｉｋニ対応した量の電荷を漸次蓄積する電荷蓄積領
域と、電荷を順次転送する複数段の電荷転送素子と、前
記電荷蓄積領域の電荷を前記電荷転送素子へ転送するた
めの転送ゲートと、前記電荷の蓄積量に応じて前記電荷
蓄積領域の電極の電位を変化させる手段と、前記電極の
電位を検出して前記転送ゲートの開閉タイミング制御用
信号として出力する手段とを具備することを特徴とする
イメージセンサ。 ３、発明の詳細な説明 〔概要〕 本発明は電荷転送装置を利用したイメージセンサに係り
、特ＶＣＮ、荷蓄積領域の電極電位に基づいて実時間で
デバイスの光学的状態を感知し、これによって電荷蓄積
時間を決定する自動利得制御（ＡＧＣ）機能を有するイ
メージセンサに関する〇〔産業上の利用分野〕 本発明は、扱う光の強度の範囲が非常・に広いカメラ等
のセ／すとして適したイメージセンサに関するものであ
る。 〔従来の技術〕 光セ／す等に通常用いられ電荷結合装置は、第１図に模
式的に示すように、半導体基板１面に多数個の画素ダイ
オードＤ１が複数の列状に整列配設され、各画素ダイオ
ード列間に各画素ダイオード列毎に共通な第１の転送ゲ
ートＴａｒと水平方向のシフトレジスタ（″ｆＩＬ荷結
合素子） ＨＲ，、ＨＲ２゜ＨＲｍ、 ＨＲｔ等が配設
され、水平方向のシフトレジスタの一端部に各水平方向
のシフトレジスタＨＲＩ。 ＨＲ！ 、ＨＲｓ、 ＨＲ＊等に共通な第２の転送ゲー
トＴＧ、と垂直方向のシフトレジスタＶＲが配設され、
該垂直方向のシフトレジスタＶＲの一端部に増幅器Ａｍ
ｐ が接続された構造を有してなっている。 （ｂはバリア、ｍｌ ｍｌは電荷転送方向を示す矢印）
〔発明が解決しようとする問題点〕 上記電荷結合装置による光セ／すにおいては、光の入射
によって画素ダイオードＤｉ Ｉｃ蓄積された電荷が唯
単にシフトレジスタによって順次増幅器に送られ、１電
気信号として出方される機能しか持たない。 そのためファクシミリ装置のように敗り扱う光の強さが
［？（られた範囲内に制限される用途においては充分に
機能するが、光信号のダイナミック・レンジが大ぎいカ
メラ等に用いる場合には光量の過剰ｔ【場合の光信号の
オーパフロウ状態、光量の不足による感度の低下、等に
より充分に機能を果たせないという問題があった。 〔問題を解決するための手段〕 そこで上記光信号のダイナミック・レンジが大きい用途
にイメージセンサを用いるべく本発明においては、実時
間でデバイスの光学的状態を感知し、これによって電荷
蓄積時間を決定する自動利得制御（ＡＧＣ）機能を具備
せしめたイメージセンサを提供する。 かかるイメージセ／すは、受光量に対応した愈の電荷を
漸次蓄積する電荷蓄積領域と、電荷を順次転送する複数
段の電荷転送素子と、前記電荷蓄積領域の電荷を前記電
荷転送素子へ転送するための転送ゲートと、前記電荷の
蓄積量に応じて前記電荷蓄積領域の電極の電位を変化さ
せる手段と、前記電極の電位を検出して前記転送ゲート
の開閉タイミング制御用信号として出力する手段とを具
備するものである。 〔作用〕 すなわち、本発明のイメージセンサにおいてはフォトダ
イオードと転送ゲートとの間［ＭＯＳダイメートよりな
る電荷蓄積ゲートを設け、光信号が入射している所定の
実時間に、フォトダイオードから該電荷蓄積ゲートに電
荷が流入し蓄積されて行く速度をＲｆｉｌｔ荷蓄積ゲー
トの容量変化として検知し、且つ訪客量変化の状態を示
すアナログ信号を蓄積時間を決めるタイミング系にフィ
ードバヅクしてやるＡＧＣ機能を持たせることによって
、入射する光の強さに応じて、高感度が得られる適切な
長さの蓄積時間が選択されるようにしたものである。 これによって、入射する光が強い場合蓄積時間が短縮さ
れて電荷蓄積部から電荷がオーバーフロラし過剰信号状
態になるという現象が防止され、又光が弱い場合蓄積時
間が延長されて感度の低下が防止される。 〔実施例〕 第２図は本発明のイメージセンサの要部を模式的に示す
もので、（ａ）は平面図で、［ｂｌはボテンシャルモデ
ル図を含むＡ−Ａ断面図である。 これらの図において、１はｐ型シリコン基板（ｐ−８Ｕ
Ｂ）、２は光信号の入射により電子−ホール対即ち電荷
を発生するフォトダイオード（ＰＤ）、３は障壁ゲート
（Ｇｅ＋ ）、４は蓄積ゲートＣＧＥＴ）、５は転送ゲ
ート（ＧＴ ）、６はクリアー−ゲート（Ｇｃ）、７は
ドレインＣＤ） 、８は水平シフトレジスタ（ＨＲＪ、
９は駆動用トランジスタ、１０は増幅器を具備する自動
利得制御手段、ｍ、及びｍ。 は電荷転送方向矢印、φ１．φ、はクロリフ信号、ｅは
電荷、ＶＢ＋ＶＢ７＋ Ｖ７は各ゲートに印加される正
電圧、Ｖｃｃ は電源線（１０〜１２Ｖ程度）、ＡＧＣ
は蓄積時間制御用出力、ｈνは光入射を示す。 かかる構成において、障壁ゲート３、蓄積ゲート４、転
送ゲー）５ＩＣはそれぞれ所定のプラス電位が与えられ
、基板１の表面部に同図（ｂｌ ［示すような電位のプ
ロファイルが形成される。 そして先ずクリアー・ゲート６を問いて蓄積ゲート４下
部の電位の井戸に蓄積されている電荷を完全にドレイン
７に放出させた後、所定のタイミングで前記クリアー・
ゲート６を閉じ、それと同時にフォトダイオード２から
障壁ゲート３を介して流入する電荷が該蓄積ゲート４の
電位の井戸に蓄積され始め、転送ゲート５が開かれる所
定のタイミングまで蓄積が行われ、転送ゲート５が開か
れた時点で該蓄積電荷が水平り７トレジスタ８に転送さ
れ、 該水平シフトレジスタ８及び図示しない垂直シフトレジ
スタを介して順次図示しない信号出力用の増幅器に送ら
れ、該増幅器を介して電気信号として順次出力される。 上記構成においては光信号の入射によってフォトダイオ
ードに発生した電荷は蓄積ゲート４の電位の井戸に流入
されて一度蓄積されるので、該井戸に電荷が蓄積される
速度を検知することによって入射光の強さを知ることか
できる。 上記電位の井戸に電荷が蓄積されると、その電荷蓋に＃
型性よく比例して蓄積ゲート４０ｔａ−が低下すること
から、上記電荷の蓄積速度は蓄積ゲート４の電位の変化
率によって検出することがでと、従って該蓄積ゲート４
の電位の変化率によって入射光の強さを検知できる。 上記電荷転送装置においては、紋蓄積ゲート４ｒｃ＃蓄
積ゲート４の電位が低下する傾＃即ち低下率を検出する
増＠器等を具備した自動利得制御手段１０を接続し、上
記電位の低下率に応じた信号をタイミング系に送り電荷
蓄積時間を、電位の低下率が大ぎい時即ち入射光が強い
時は短く、電位の低下率が小さい時即ち入射光の弱い時
は長く調節する。 かくて、前記電位の井戸から電荷がオーバ７０つするの
を防止し、且つ電荷の不足を補って、受光精度及び受光
感度を向上している。 然しなから電荷転送装置においでは、電荷の転送を容易
にするために、蓄積ゲートの電極と転送ゲートの電極及
びクリアー・ゲートの電極はその端部がそれぞれ薄い絶
縁膜を介してオーバラッグして形成されるものがある。 この構造の場合には、電荷蓄積ゲートと該電荷蓄積ゲー
トから電荷を取り出す側のゲート即ち転送ゲート及びク
リアー〇ゲートとが接して配設される構造の場合、制御
信号の立ち下がり時にそのオーバラップ部に寄生する結
合容量ＣＮが大きいときには電荷蓄積前の蓄積ゲートの
電位が低下せしめられる。 そのために上記実施例においては、自動利得制御手段が
具備するＭＯＳアナログ・アンプに該アンプ性能のりニ
アリティの良い高い信号レベルで前記蓄積ゲートの電位
変化の信号を供給することが出来ず、自動利得制御手段
による蓄積ゲートの電位変化の検出感度が低下するとい
う問題があった０ 第３図はｃＮが大ぎい場合の上記蓄積ゲートのＮ位の変
化を示す図で、Ａ点は電位の井戸の電荷が完全に放出さ
れクリアー・ゲートが閉じられた時点、Ｂは転送ゲート
が開かれてシフトレジスタｆｆ［荷の転送が開始される
時点、ｔは蓄積のタイミング、Ｖａ、Ｖｂはそれぞれの
時点における蓄積ゲートのＷ、位、Ｖｃは上記結合容量
による低下電位（容量性ノイズ）・Ｃ３ＴＤは容量性ノ
イズが無い場合の標準となる電位低下のカーブ、ＣＮは
容量性ノイズが存在する従来構造における電位低下のカ
ーブを示す。 第４図はＣＮが大きい場合に有効な他の実施例である。 同図（ａ）は模式平面図、（ｂｌはポテンシャル・モデ
ル図を含むＡ−Ａ断面図である。 図において、１はｐ型シリコン基板（ｐ−８ＵＢ）、２
は光信号の入射により電子−ホール対即ち電荷を発生す
るフォトダイオード（ＰＤ）、３は障壁ゲート（ＧＢ
）、４は蓄積ゲート（Ｇｓ Ｔ ）、５は転送ゲート（
ＧＴ）、６はクリア−９ゲート（Ｇｃ）、７はドレイｙ
（Ｄ） 、８は水平シフトレジスタ（ＨＲ）、９は駆
動用トランジスタ、１０は増幅器を具備すｍｌ及びｍ、
は９荷転送方向矢印、φ０．φ、はクロック信号、ｅは
電荷、ＶＢＩ Ｖ８ＴＩ ＶＴＩはそれぞれのゲートに
印加される正電圧、ＶＣＣは電源線（１０〜１２Ｖ程度
）、ＡＧＣは蓄積時間制御用出力、ｈνは光入射を示す
。 本発明のイメージセ／すは同図に示すように、従来構造
（第２図参照）において蓄積ゲート４と端部がオーバラ
ップした状態で並んで配設されていた転送ゲート５及び
クリアー・ゲート６をそれぞれ蓄積ゲート４から離して
配設し、該間隙部に電源（ｎチャネルの場合ＶＣＣ＞に
直に接続される例えば一体構造のシールド・ゲート１１
が設けられることが特徴である。（ｐチャネルの場合直
に接地される） かくすることによりて、蓄積ゲート４と転送ゲート５及
びクリアー・ゲート６との間が電気力線的に連断される
ので、従来蓄積ゲート４の電位を低下せしめていた蓄積
ゲート４と転送ゲート５及びクリアー・ゲート６との間
の結合容量は完全に除去される。 そこで上記本発明の構造を有する電荷転送装置において
は、電荷蓄積が行われている状態での蓄積ゲート４の電
位は、第３図のＧＳＴＤＩＣ略等しい高レベルのカーブ
に沿って低下し、該高レベルの信号が増幅器を具備する
自動利得制御手段（ＡＧＣ）に入力される。 従って該増幅器の直線性の良い高レベル領域で電位の変
化率が精度良く検出され、この検出信号がタイミング系
にフイードバヴクされて電荷蓄積時間の調節がなされる
。 かくて光信号の強度に応じて精度良く電荷蓄積時間の制
御がなされるので、光信号の強度に対応した感度を有し
た電荷転送装置が得られる。 〔尭明の効果〕 以上説明したように本発明によれば、光信号の強度に関
係なく高精度を有し且つ適性感度領域で動作し゛うる電
荷転送装置が得られるので、ｉｔ電荷転送装置より光の
ダイナミックレンジの大きいカメラ等に用いる測光機能
を有した光センサが形成可能になる。 ４、図面の簡単な説明 第１図はイメージセンサの模式平面図、第２図は本発明
の実施例であるイメージセ／すの模式平面図（ａｔ及び
断面図（ｂ）、第３図は蓄積ゲートの電位の変化を示す
図、第４図は本発明の電荷転送装置の模式平面図（ａｌ
及び断面図（ｂｌである。 図において、１はｐ型シリコン基板（Ｐ−８ＵＢ ）、
２はフォトダイオード（ＰＩ））、３は障壁ゲート（ｄ
Ｂｌ、４は蓄積ゲート（ＧｓＴ）、５は転送ゲー）（Ｇ
Ｔ）、６はクリアー−ゲー）（Ｇｃ）、７はドレイン（
Ｄ） 、８は水平シフトレジスタ（ＨＲ）、９は駆動用
トランジスタ、１０は増幅器、１１はシールド・ゲート
、ｍ、及びｍ、は電荷転送方向矢印、φ１．φ、はクロ
ック信号、ｅは電荷ｓＶＢ＊ｖｓ Ｔ、ＶＴ＋はそれぞ
れのゲートに印加される正電圧、ＶＣＣは電源紳、ＡＧ
Ｃは蓄積時間制御用出力、ｈνは光入射を示す。
Claims (1)
- 【特許請求の範囲】 （１１ＭＩＳ構造の電荷蓄積ゲートに形成される電荷蓄
積領域から電荷を取り出す側のゲートと該電荷蓄積ゲー
トとの間に、雑音シールド用のゲートを設けたことを特
徴とする電荷転送装置。 （２）上記電荷を取り出す側のゲートが、転送ゲートよ
りなることを特徴とする特許請求の範囲第１項記載の電
荷転送装置。 （３）上記電荷を取り出す側のゲートが、転送ゲー
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111221A JPS60254770A (ja) | 1984-05-31 | 1984-05-31 | イメージセンサ |
| US06/738,331 US4716466A (en) | 1984-05-31 | 1985-05-28 | Image sensor |
| DE8585303866T DE3574096D1 (en) | 1984-05-31 | 1985-05-31 | Image sensor |
| EP85303866A EP0163547B1 (en) | 1984-05-31 | 1985-05-31 | Image sensor |
| KR1019850003803A KR900003773B1 (ko) | 1984-05-31 | 1985-05-31 | 영상감지기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111221A JPS60254770A (ja) | 1984-05-31 | 1984-05-31 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254770A true JPS60254770A (ja) | 1985-12-16 |
| JPH0518265B2 JPH0518265B2 (ja) | 1993-03-11 |
Family
ID=14555597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111221A Granted JPS60254770A (ja) | 1984-05-31 | 1984-05-31 | イメージセンサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4716466A (ja) |
| EP (1) | EP0163547B1 (ja) |
| JP (1) | JPS60254770A (ja) |
| KR (1) | KR900003773B1 (ja) |
| DE (1) | DE3574096D1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2629229B1 (fr) * | 1988-03-23 | 1992-09-11 | Thomson Csf | Dispositif de lecture des quantites de charges electriques fournies par des photodiodes a substrat semi-conducteur |
| FR2631188A1 (fr) * | 1988-05-03 | 1989-11-10 | Thomson Csf | Photodetecteur matriciel a transfert de charges avec dispositif integre de filtrage de charges |
| JPH0766961B2 (ja) * | 1988-10-07 | 1995-07-19 | 三菱電機株式会社 | 固体撮像素子 |
| US4975777A (en) * | 1989-06-15 | 1990-12-04 | Eastman Kodak Company | Charge-coupled imager with dual gate anti-blooming structure |
| US5047862A (en) * | 1989-10-12 | 1991-09-10 | Eastman Kodak Company | Solid-state imager |
| US4974043A (en) * | 1989-10-12 | 1990-11-27 | Eastman Kodak Company | Solid-state image sensor |
| US5235197A (en) * | 1991-06-25 | 1993-08-10 | Dalsa, Inc. | High photosensitivity and high speed wide dynamic range ccd image sensor |
| US5436476A (en) * | 1993-04-14 | 1995-07-25 | Texas Instruments Incorporated | CCD image sensor with active transistor pixel |
| US6570617B2 (en) | 1994-01-28 | 2003-05-27 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
| US5541402A (en) * | 1994-10-17 | 1996-07-30 | At&T Corp. | Imaging active pixel device having a non-destructive read-out gate |
| JP2833522B2 (ja) * | 1995-04-27 | 1998-12-09 | 日本電気株式会社 | 半導体装置 |
| GB2344486B (en) * | 1995-08-25 | 2000-07-19 | Psc Inc | Optical reader and adaptive exposure control |
| JPH10508133A (ja) * | 1995-08-25 | 1998-08-04 | ピーエスシー・インコーポレイテッド | 集積化されたｃｍｏｓ回路を備えた光学読み取り器 |
| US5710446A (en) * | 1996-05-13 | 1998-01-20 | National Semiconductor Corporation | Active pixel sensor cell that utilizes a parasitic transistor to reset the photodiode of the cell |
| US6173894B1 (en) | 1996-08-23 | 2001-01-16 | Psc Inc. | Optical reader with addressable pixels |
| US6176429B1 (en) | 1998-07-17 | 2001-01-23 | Psc Scanning, Inc. | Optical reader with selectable processing characteristics for reading data in multiple formats |
| US9426390B2 (en) * | 2010-03-04 | 2016-08-23 | BAE Systems Imaging Solutions Inc. | CMOS imaging array with improved noise characteristics |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56154880A (en) * | 1980-04-30 | 1981-11-30 | Toshiba Corp | Solid-state image sensor |
| JPS5974667A (ja) * | 1982-10-22 | 1984-04-27 | Toshiba Corp | 固体撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721904B2 (ja) * | 1973-10-03 | 1982-05-10 | ||
| JPS5451318A (en) * | 1977-09-29 | 1979-04-23 | Sony Corp | Solid pickup unit |
| US4321486A (en) * | 1980-02-22 | 1982-03-23 | Honeywell Inc. | Photodetector signal control in charge transfer device imager |
| JPS5793782A (en) * | 1980-12-02 | 1982-06-10 | Canon Inc | Solid-state image pickup device having storage time controlling function |
| US4479062A (en) * | 1981-02-06 | 1984-10-23 | Asahi Kogaku Kogyo Kabushiki Kaisha | Photo-electric conversion device with accumulation time control |
-
1984
- 1984-05-31 JP JP59111221A patent/JPS60254770A/ja active Granted
-
1985
- 1985-05-28 US US06/738,331 patent/US4716466A/en not_active Expired - Fee Related
- 1985-05-31 KR KR1019850003803A patent/KR900003773B1/ko not_active IP Right Cessation
- 1985-05-31 EP EP85303866A patent/EP0163547B1/en not_active Expired
- 1985-05-31 DE DE8585303866T patent/DE3574096D1/de not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56154880A (en) * | 1980-04-30 | 1981-11-30 | Toshiba Corp | Solid-state image sensor |
| JPS5974667A (ja) * | 1982-10-22 | 1984-04-27 | Toshiba Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0163547A2 (en) | 1985-12-04 |
| DE3574096D1 (en) | 1989-12-07 |
| EP0163547A3 (en) | 1987-04-29 |
| KR850008079A (ko) | 1985-12-11 |
| JPH0518265B2 (ja) | 1993-03-11 |
| US4716466A (en) | 1987-12-29 |
| KR900003773B1 (ko) | 1990-05-31 |
| EP0163547B1 (en) | 1989-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60254770A (ja) | イメージセンサ | |
| US4336557A (en) | Monolithically integrated circuit for relatively slow readout from a two-dimensional image sensor | |
| US7110030B1 (en) | Solid state image pickup apparatus | |
| EP0653881B1 (en) | Solid-state image pickup device | |
| US7667754B2 (en) | Amplifying solid-state imaging device | |
| EP1713250A2 (en) | Amplifying solid-state imaging device | |
| US4939560A (en) | Charge transfer device | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| EP2273551B1 (en) | Semiconductor imaging device | |
| JPH0471341B2 (ja) | ||
| US4621291A (en) | Solid-state imaging device | |
| JPS63142781A (ja) | 固体撮像装置 | |
| JP3167150B2 (ja) | 半導体光検出装置 | |
| JPH04335575A (ja) | 固体撮像素子 | |
| JP2685436B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH0273667A (ja) | 半導体装置 | |
| JPS6376582A (ja) | 光電変換装置 | |
| JP2000174247A (ja) | 固体撮像素子 | |
| JPH0521349B2 (ja) | ||
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPH04355963A (ja) | 固体撮像装置 | |
| JPS634681A (ja) | 半導体装置 | |
| JPH0463590B2 (ja) | ||
| JPH04196139A (ja) | 電荷転送装置 |