JPS60253254A - Automatic setting device for mos transistor threshold value - Google Patents
Automatic setting device for mos transistor threshold valueInfo
- Publication number
- JPS60253254A JPS60253254A JP59108816A JP10881684A JPS60253254A JP S60253254 A JPS60253254 A JP S60253254A JP 59108816 A JP59108816 A JP 59108816A JP 10881684 A JP10881684 A JP 10881684A JP S60253254 A JPS60253254 A JP S60253254A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- sensor
- threshold
- setting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＭＯＳ−ＦＥＴ （絶縁ｒ一ト型電界効動設
定装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a MOS-FET (insulated r-type field effect setting device).
第１図および第２図は、それぞれＮチャネル。 Figures 1 and 2 are for N channels, respectively.
ＰチャネルのＭＯＳトランジスタの一般的な構造を示し
ている。第１図において、１はＰ型のシリコン基板であ
シ、その表面の一部にＮ＋型不純物層からなるソース領
域２およびドレイン領域３が拡散形成され、この両領域
２，３間の基板上にｅ−｝酸化膜（ ８１０，膜）４を
介してダート電極（たとえばポリシリコン層）５が形成
されている。なお、６は上記基板１の表面の一部に形成
された１拡散層からなる基板電極領域であシ、この電極
領域６を通じて基板１にパックダートバイアスとして通
常はソース電位Ｖｌｌｌ１（接地電位）が与えられる。A general structure of a P-channel MOS transistor is shown. In FIG. 1, reference numeral 1 denotes a P-type silicon substrate, and a source region 2 and a drain region 3 made of an N+ type impurity layer are formed by diffusion on a part of the surface of the substrate. A dirt electrode (for example, a polysilicon layer) 5 is formed on the e-} oxide film (810, film) 4. Note that reference numeral 6 denotes a substrate electrode region consisting of one diffusion layer formed on a part of the surface of the substrate 1, and a source potential Vllll1 (ground potential) is normally applied to the substrate 1 as a pack dirt bias through this electrode region 6. Given.
このようなＮチャネルＭＯＳ｝ランジスタにあっては、
ｒ一ト電極５に正の電位が与えられることによって、ソ
ース●ドレイン間が導通状態になる。In such an N-channel MOS transistor,
By applying a positive potential to the r-to-electrode 5, conduction is established between the source and the drain.
一方、第２図において、７はＮ型のシリコン基板であυ
、その表面の一部にＰ＋型不純物層から々るソース領域
８およびドレイン領域９が拡散形成され、この両領域８
，９間の基板上にダート酸化膜４を介してダート電極５
が形成されている。なお、１０は上記基板７の表面の一
部に形成されたＮ＋拡散層からなる基板電極領域であシ
、この電極領域１０を通じて基板７に／４ツクダートバ
イアスとして通常はソース電位■ＤＤ（正電位）が与え
られる。このよりなＰチャネルＭＯＳ｝ランジスタにあ
っては、ダート電極５に接地電位が与えられることによ
って、ソース・ドレイン間が導通状態になる。On the other hand, in Fig. 2, 7 is an N-type silicon substrate υ
, a source region 8 and a drain region 9 made of a P+ type impurity layer are formed by diffusion on a part of the surface thereof, and both regions 8
, 9 on the substrate through the dirt oxide film 4.
is formed. Note that 10 is a substrate electrode region made of an N+ diffusion layer formed on a part of the surface of the substrate 7, and the source potential ■DD (positive electric potential) is given. In this P-channel MOS transistor, by applying a ground potential to the dirt electrode 5, conduction is established between the source and the drain.
ところで、前記ＭＯＢ｝ランジスタを有するＬＳＩ等の
高集積化に伴なうトランジスタの微細化によシ、特ＫＮ
チャネルトランジスタにおいてはドレイン空乏層の電界
強度の増大に起因するチャネルホットエレクトロン効果
が生じてその閾値電圧が正側にシフトし、そのスイッチ
動作速度が低下し、回路の性能が低下するという問題が
ある。この問題は、将来の一層の高集積化に際して非常
に憂慮すべき課題である。By the way, due to the miniaturization of transistors accompanying the high integration of LSIs having MOB transistors,
In channel transistors, there is a problem in that the channel hot electron effect occurs due to an increase in the electric field strength in the drain depletion layer, and its threshold voltage shifts to the positive side, reducing its switching speed and deteriorating circuit performance. . This problem is a very worrying issue in the future when the integration becomes even higher.
また、ＭＯＳトランジスタの閾値を製造ゾロセス上で正
確に定めることは非常に難しぐ、閾値のばらつきが発生
する。Further, it is very difficult to accurately determine the threshold value of a MOS transistor during manufacturing process, and variations in the threshold value occur.
然るに、従来のＬＳＩ等にあっては、上述した理由など
によ郵ＭＯ８｝ランジスタの閾値電圧のばらつきおよび
シフトが生じた場合にそれを自動的に補正するための対
策がなされていないので、設計通シの回路特性が得られ
ず、回路性能の劣化を防ぐことができない。However, in conventional LSIs, etc., no measures have been taken to automatically correct for variations and shifts in the threshold voltage of MO8 transistors due to the reasons mentioned above. It is not possible to obtain standard circuit characteristics, and it is not possible to prevent deterioration of circuit performance.
本発明は上記の事情に鑑みてなされたもので、ＭＯＳ｝
ランジスタのプロセスに起因する閾値のばらつきおよび
使用中に生じる閾値のシフトによる影響を受けないよう
に閾値を所望値に自動的に設定し得るＭＯＳトランジス
タ閾値の自動設定装置を提供するものである。The present invention has been made in view of the above circumstances, and the present invention has been made in view of the above circumstances.
An object of the present invention is to provide an automatic setting device for a MOS transistor threshold that can automatically set a threshold to a desired value without being affected by variations in the threshold caused by the transistor process and shifts in the threshold that occur during use.
即ち、本発明のＭＯＳ｝ランジスタ閾値の自動設定装置
は、センサ用ＭＯ８｝？ンジスタの？−｝に所定ので一
ト電圧を供給し、とのトランジスタの所定のスイッチン
グ状態のときにイネ−プル信号を発生させ、このイネ−
プル信号によって電位発生回路を動作状態にさせてその
出力電位を初期値から所定量シフトさせ、上記電位発生
回路の出力電位を前記センナ用ＭＯＳトランジスタの基
板および被制御用ＭＯ８｝ランジスタの基板に供給する
ようにしてなることを特徴とするものである。That is, the MOS transistor threshold automatic setting device of the present invention is a sensor MO8? Of Njista? -} is supplied with a predetermined voltage, and an enable signal is generated when the transistor is in a predetermined switching state.
A potential generation circuit is activated by a pull signal, its output potential is shifted by a predetermined amount from its initial value, and the output potential of the potential generation circuit is supplied to the substrate of the sensor MOS transistor and the substrate of the controlled MO8 transistor. It is characterized by the fact that it becomes like this.
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第３図はＬＳＩの一部を示しておシ、３０は被制御
用のＮチャネルＭＯ８）ランジスタ、３１は閾値設定装
置である。上記被制御用トランジスタ３０は、たとえば
アンドダートの一部に用いられておシ、ソースがｖｌＩ
Ｉ電源（接地電位）に接続され、ｒ−トおよびドレイン
がそれぞれ他の回路素子に接続されている。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings. FIG. 3 shows a part of the LSI, in which 30 is an N-channel MO8 transistor to be controlled, and 31 is a threshold value setting device. The controlled transistor 30 is used, for example, as a part of an AND dart, and its source is vlI.
It is connected to the I power supply (ground potential), and its r-to and drain are each connected to other circuit elements.
一方、前記設定装置３１において、３２はセンサ用のＮ
チャネルＭＯ８）ランジスタであって、そのソースはＶ
ｌｌｌｌ電源に接続され、ｆ−）はｒ−ト電圧Ｖｘ源に
接続され、ドレインは抵抗３３を介してｖＤＤ電源に接
続されている。３４は負電位発生回路であって、初期状
態では接地電位を出力し、上記センサ用トランジスタ３
２のドレインからＶｓａ電位のイネーブル信号ＥＮＡを
受けて動作状態となって所定の負電位を出力し、上記イ
ネーブル信号を受けなくなってから一定時間後に接地電
位を出力するように構成されておシ、その出力電圧は前
記センサ用トランジスタ３２および被制御用トランジス
タ３０の基板電位として供給される。On the other hand, in the setting device 31, 32 is an N for the sensor.
channel MO8) transistor whose source is V
1llll power supply, f-) is connected to the r-to voltage Vx source, and the drain is connected to the vDD power supply via a resistor 33. 34 is a negative potential generation circuit, which outputs a ground potential in an initial state, and which connects the sensor transistor 3
The device is configured to receive an enable signal ENA of Vsa potential from the drain of the device 2, enter an operating state, output a predetermined negative potential, and output a ground potential after a certain period of time after not receiving the enable signal; The output voltage is supplied as the substrate potential of the sensor transistor 32 and the controlled transistor 30.
いま、上記被制御用トランジスタ３０およびセンサ用ト
ランジスタ３２は、それぞれバックｙ−トバイアスがＯ
ｖのときの閾値電圧としてプロセスの目標値がたとえば
０．８ｖに設定されることによってＯ，ＳＶ付近となる
ように製造されておシ、被制御用トランジスタ３０の使
用中における閾値電圧をたとえば１、Ｏｖに設定したい
ものとする。このためには、前記センサ用トランジスタ
３２のダート電圧Ｖｘを１．Ｏｖに設定するものとする
。Now, the controlled transistor 30 and the sensor transistor 32 each have a back bias of O.
The target value of the process is set to, for example, 0.8 V as the threshold voltage when the transistor 30 is in use, so that the threshold voltage when the controlled transistor 30 is in use is set to, for example, 1. , Ov. For this purpose, the dart voltage Vx of the sensor transistor 32 is set to 1. It shall be set to Ov.
そうすると、電源投入直後においては負電位発生回路３
４の出力は接地電位であってセンサ用トランジスタ３２
および被制御用トランジスタ３０はそれぞれ閾値電圧が
０．８ｖ付近である。Then, immediately after the power is turned on, the negative potential generation circuit 3
The output of 4 is at ground potential and is connected to the sensor transistor 32.
and the controlled transistor 30 each have a threshold voltage of around 0.8V.
そして、センサ用トランジスタ３２はダート電圧Ｖｘが
１．ＯＶであるのでオン状態になシ、負電位発生回路３
４はイネーブル信号を受けて所定の負電位を出力するよ
うにガる。この負電位出力によってセンサ用トランジス
タ３２および被制御用トランゾスタ３０はそれぞれ閾値
電圧が正側ヘシフトし、ｉ、ｏｖよシ大きくなろうとす
る。しかし、このとき、センサ用トランジスタ３２がオ
フ状態に反転し、負電位発生回路３４紘イネーブル信号
を受けなくなってその出力が一定時間保持される。やが
て、負電位発生回路３４の出力が接地電位に近づくと、
再びセンサ用トランジスタ３２がオンになって前述した
ように負電位が出力するようになる。このような動作の
繰り返しによって、結果的にセンサ用トランジスタ３２
０閾値電圧はそのｆ−）電圧Ｖｘ１．０の近傍に保持さ
れ、被制御用トランジスタ３０の閾値電圧も上記センサ
用トランジスタ３２と同様のパック？−）バイアス依存
性を有するので１．Ｏｖ近傍に保持されることになる。The sensor transistor 32 has a dart voltage Vx of 1. Since it is OV, it is not in the on state, and the negative potential generation circuit 3
4 receives the enable signal and outputs a predetermined negative potential. This negative potential output causes the threshold voltages of the sensor transistor 32 and the controlled transistor 30 to shift to the positive side, and become larger than i and ov. However, at this time, the sensor transistor 32 is inverted to the off state, and the negative potential generation circuit 34 no longer receives the enable signal, so that its output is held for a certain period of time. Eventually, when the output of the negative potential generation circuit 34 approaches the ground potential,
The sensor transistor 32 is turned on again and outputs a negative potential as described above. By repeating such operations, the sensor transistor 32
0 threshold voltage is held near the f-) voltage Vx1.0, and the threshold voltage of the controlled transistor 30 is also the same as that of the sensor transistor 32. -) Because it has bias dependence, 1. It will be held near Ov.
表お、負電位発生回路３４の負電位出力によシセンサ用
トランジスタ３２がオフになると、負電位発生回路３４
はイネーブル信号を受けなくなって停止状態になるので
、その負電位出力によってパックｆｆ−）バイアスが必
要以上に負側ヘシフトすることはない。また、センサ用
トランジスタ３２がオフ状態のときに被制御用トランジ
スタ３００パンクダートバイアスが正側ヘシフトするよ
うな影響を受けても、このとき直ちにセンサ用トランジ
スタ３２がオン状態になって負電位発生回路３４が負電
位を出力するので、上記正側へのシフトは直ちに修正さ
れる。Table 1, when the sensor transistor 32 is turned off due to the negative potential output of the negative potential generation circuit 34, the negative potential generation circuit 34
Since it no longer receives the enable signal and enters a stopped state, the pack ff-) bias does not shift to the negative side more than necessary due to its negative potential output. Further, even if the controlled transistor 300 is influenced by a shift to the positive side when the sensor transistor 32 is in the off state, the sensor transistor 32 is immediately turned on and the negative potential generation circuit is turned on. Since 34 outputs a negative potential, the positive shift is immediately corrected.
即ち、上述した動作によシ、被制御用トランジスタ３０
０閾値電圧はプロセスのばらつきの影響を受けることな
く一定に保持される。That is, by the above-described operation, the controlled transistor 30
The zero threshold voltage is held constant without being affected by process variations.
また、上記ＬＳＩの使用中に何らかの理由によシ各トラ
ンジスタ３０．３２の閾値電圧が正側ヘシフトしてセン
サ用トランジスタ３２がオフになったとすると、負電位
発生回路３４の出力によシセンサ用トランジスタ３２が
オンになるまでノぐツクグートノ臂イアスを上昇させる
ようになるので、上記閾値電圧の正側のシフトを打ち消
すように作用して元の１．Ｏｖ付近に保持するようにな
る。Furthermore, if for some reason the threshold voltages of the transistors 30 and 32 shift to the positive side and the sensor transistor 32 is turned off while the LSI is in use, the sensor transistor 32 is turned off by the output of the negative potential generation circuit 34. 32 is turned on, so that it acts to cancel the positive shift of the threshold voltage, and the original 1.32 is turned on. It will be held near Ov.
同様に、上記ＬＳＩの使用中に何らかの理由により各ト
ランジスタ３０．３２の閾値電圧が負側ヘシフトしてセ
ンサ用トランジスタ３２がオンになったとすると、負電
位発生回路３４が動作状態となってセンサ用トランジス
タ３２がオフ状態になるまでパックｒ−）バイアスが低
下するので、上記閾値電圧の負側のシフトを直ちに打ち
消すように作用して元の１．Ｏｖ付近に保持するように
なる。Similarly, if for some reason the threshold voltages of the transistors 30 and 32 shift to the negative side and the sensor transistor 32 is turned on while the LSI is in use, the negative potential generation circuit 34 is activated and the sensor transistor 32 is turned on. Since the pack r-) bias decreases until transistor 32 turns off, it immediately acts to cancel out the negative shift of the threshold voltage, returning it to the original 1. It will be held near Ov.
なお、センサ用トランジスタ３２によシ被制御用トラン
ジスタ３０と同様のホットチャネル効果などによる影譬
による閾値変化をセンスするためには、センサ用トラン
ジスタ３２のオン動作状態の期間が長い方が好ましい。Note that in order to sense a threshold change caused by the hot channel effect similar to that of the controlled transistor 30 using the sensor transistor 32, it is preferable that the period in which the sensor transistor 32 is in the ON state is long.
そこで、センサ用トランジスタ３２のＶｇｓ電位出力（
イネーブル信号）が発生しても直ぐには負電位発生回路
３４が動作しない（換言すれば、その出力による）ぐツ
ク）ｆ −） ノ４イアスによってセンサ用トランジス
タ３２は閾値電圧が小さくなってオン状態になっている
）ように前記イネーブル信号に対して遅延を与える遅延
手段を設けるようにしてもよい。Therefore, the Vgs potential output of the sensor transistor 32 (
Even if the enable signal) is generated, the negative potential generation circuit 34 does not operate immediately (in other words, due to its output). It is also possible to provide a delay means for delaying the enable signal as shown in FIG.
また、各トランジスタ３０．３２の閾値のパックダート
バイアスに対する依存性を変えるように変形実施しても
よく、゛この依存性を変えるためには上記トランジスタ
ｓｏ、３ｔそれぞれの基板の不純物濃度を変えるなどに
より実現可能である。Further, modifications may be made to change the dependence of the threshold value of each transistor 30 and 32 on the pack dart bias. In order to change this dependence, the impurity concentration of the substrates of the transistors so and 3t may be changed. This can be realized by
また、各トランジスタ３０．３２のパックダートバイア
スがＯｖのときの閾値電圧がたとえばＯＶと々るように
グロセスの目標値を設定して製造した場合、通常はセン
サ用トランジスタ３２のダート電圧Ｖｘとして１．Ｏｖ
を与えることにより被制御用トランジスタ８０の閾値電
圧を１、Ｏｖ近傍の値に保持しておき、被制御用トラン
ジスタ３０を高速動作させたいときにはその閾値電圧が
ＯｖになるようにそのパックゲートバイアスをＯｖにす
ればよく、そのためには前記ダート電圧ＶｘをＯｖにし
てセンサ用トランジスタ３２をオフにし、イネーブル信
号を非アクテイブ状態にし、負電位発生回路３４の動作
を停止状態にすればよい。In addition, if the target value of gross is set so that the threshold voltage reaches OV when the pack dirt bias of each transistor 30.32 is Ov, then normally the dirt voltage Vx of the sensor transistor 32 is set to 1 ．． Ov
By giving , the threshold voltage of the controlled transistor 80 is maintained at a value near 1, Ov, and when it is desired to operate the controlled transistor 30 at high speed, the pack gate bias is set so that the threshold voltage becomes Ov. To do this, the dirt voltage Vx is set to Ov, the sensor transistor 32 is turned off, the enable signal is made inactive, and the operation of the negative potential generation circuit 34 is stopped.
また、前記負電位発生回路３４は種々の構成が可能であ
るが、単一電源を使用する場合には通常の基板バイアス
発生回路と同様にチャージポンプ回路を利用すればよく
、その−例を第４図に示す。即ち、４１は３段のインバ
ータを用いたリング発振器、４２は上記発振器４１の出
力およびイネーブル信号ＩＥＮＡを入力する２人カノア
ｒ−ト、４３および４４はキャノ４シタ、４５および４
６はダイオード（通常はダイオード接続されたＭＯＳ）
ランジスタ）である。いま、イネーブル信号がアクティ
ブ（Ｖｍｇ電位）になると、発振器４１の出力・臂ルス
がファゲート４２を通過し、その正の半波期間にダイオ
ード４５がオンになシ、負の半波期間にダイオード４６
がオンになって出力側のキヤ・ぐシタ４４に電荷が蓄積
され、出力ノード４７に負電位が現われる。これに対し
てイネーブル信号がアクティブでなくなると、ノアｒ
−） ４２の出力はロウレベル（Ｖｓａ電位）になυ、
前記したようなチャージポンプ作用が行なわれなくなシ
、キヤ・臂シタ４４の蓄積電荷は徐々に放電し、出力ノ
ード４７の電位は次第に接地電位に近づいていく。Further, the negative potential generation circuit 34 can have various configurations, but when using a single power supply, a charge pump circuit may be used in the same way as a normal substrate bias generation circuit. Shown in Figure 4. That is, 41 is a ring oscillator using a three-stage inverter, 42 is a two-person controller that inputs the output of the oscillator 41 and the enable signal IENA, 43 and 44 are four controllers, and 45 and 4 are
6 is a diode (usually a diode-connected MOS)
). Now, when the enable signal becomes active (Vmg potential), the output pulse of the oscillator 41 passes through the far gate 42, the diode 45 turns on during the positive half-wave period, and the diode 46 turns on during the negative half-wave period.
turns on, charge is accumulated in the output side capacitor 44, and a negative potential appears at the output node 47. On the other hand, when the enable signal becomes inactive, Noah r
-) The output of 42 becomes low level (Vsa potential) υ,
Since the charge pump action as described above is no longer performed, the charges accumulated in the capacitor 44 are gradually discharged, and the potential of the output node 47 gradually approaches the ground potential.
なお、上記実施例は被制御用トランジスタ３０およびセ
ンサ用トランジスタ３２が共にＮチャネルの場合を示し
たが、Ｐチャネルの場合には第５図に示すように閾値設
定装置５１を構成すればよい。即ち、被制御用のＰチャ
ネルトランジスタ５０のソースがｖＤＤ電源（たとえば
＋５Ｖ）に接続されるものとすれば、センナ用のＰチャ
ネルトランジスタ５２はソースがＶＤＤ電源に、ｒ−ト
がｒ−）電圧Ｖｘ源に、ドレインが抵抗５３を介してＶ
ｓｍ電源にそれぞれ接続される。In the above embodiment, the controlled transistor 30 and the sensor transistor 32 are both N-channel transistors, but if they are P-channel transistors, the threshold value setting device 51 may be configured as shown in FIG. That is, if the source of the controlled P-channel transistor 50 is connected to the vDD power supply (for example, +5V), the source of the Senna P-channel transistor 52 is connected to the VDD power supply, and the r-to voltage is connected to the r-) voltage. The drain is connected to the Vx source through the resistor 53.
Each is connected to an sm power source.
そして、センナ用トランジスタ５２のドレイン電位はイ
ン）４−夕５５によシ反転されて正電位発生回路５４の
イネーブル信号入力端に導かれる。この正電位発生回路
５４は、初期状態にはｖＤＤ電位を出力し、イネーブル
信号を受けると動作状態となって出力が正方向にシフト
し、イネーブル信号を受けなくなると一定時間後に出力
が初期値に戻るものであシ、その出力は前記トランジス
タ５０．５２のパックダートバイアスとして与えられて
いる。Then, the drain potential of the sensor transistor 52 is inverted by the inverter 55 and guided to the enable signal input terminal of the positive potential generating circuit 54. This positive potential generation circuit 54 outputs the vDD potential in the initial state, becomes operational when it receives an enable signal, and shifts its output in the positive direction, and when it no longer receives an enable signal, the output returns to its initial value after a certain period of time. The output is given as a packed dart bias of the transistors 50 and 52.
而して、上記センサ用トランジスタ５２の製造時におい
てパックダートバイアスを５ Ｖ （Ｖｌ）Ｉ）電位）
としたときの閾値電圧の目標値を一〇、８ｖ ＜ シ＊
かって、実際値は−０，８ｖ付近になる）とし、センサ
用トランジスタ５２の使用中における閾値電圧を−１，
Ｏｖとしたい場合、センサ用トランジスタ５２のダート
電圧Ｖｘを−１，Ｏｖとすれば、電源投入直後において
センサ用トランジスタ５２はオンに々す、そのドレイン
電位はｖａｎになり、イン・ぐ−夕５５の出力はＶｓｓ
電位になってイネーブル信号がアクティブになるので正
電位発生回路５４が動作状態になる。これによって、ト
ランジスタ５０．５２のパックダートバイアスは正の方
向にシフトし、それぞれの閾値電圧は負方向ヘシフトし
、やがてセンサ用トランジスタ５２は閾値電圧が−１，
Ｏｖよシ小さく（絶対値は大きく）なってオフ状態にな
る。これによって、イネーブル信号はアクティブでなく
なり、正電位発生回路５４の動作は停止状態となる。上
記の動作過程で被制御用トランジスタ５０の閾値電圧も
センサ用トランジスタ５２の閾値電圧の減少分と同じだ
け負方向ヘシフトするので、被制御用トランジスタ５０
０閾値電圧の初期値が−０，８Ｖ近傍の値であれば−１
，ＯＶ近傍の値にシフトしてほぼ一定に保持される。そ
して、センサ用トランジスタ５２および被制御用トラン
ジスタ５０の動作＋に何らかの理由でその閾値電圧がシ
フトするようなことがあっても、前記実施例における自
動設定動作に準じて閾値は一定に保持されるようになる
。Therefore, when manufacturing the sensor transistor 52, the pack dirt bias was set to 5 V (Vl)I) potential).
When the target value of the threshold voltage is 10.8v < shi*
The actual value is around -0.8V), and the threshold voltage of the sensor transistor 52 during use is -1,
If you want the voltage Vx of the sensor transistor 52 to be -1, Ov, the sensor transistor 52 will turn on immediately after power is turned on, and its drain potential will be van, and the voltage Vx of the sensor transistor 52 will be -1, Ov. The output of
Since the potential becomes high and the enable signal becomes active, the positive potential generation circuit 54 becomes operational. As a result, the packed dart biases of the transistors 50 and 52 shift in the positive direction, and the respective threshold voltages shift in the negative direction, and eventually the sensor transistor 52 has a threshold voltage of -1,
Ov becomes smaller (absolute value becomes larger) and becomes OFF state. As a result, the enable signal becomes inactive, and the operation of the positive potential generation circuit 54 is stopped. In the above operation process, the threshold voltage of the controlled transistor 50 is also shifted in the negative direction by the same amount as the decrease in the threshold voltage of the sensor transistor 52.
-1 if the initial value of the 0 threshold voltage is around -0.8V
, OV is shifted to a value near OV and held almost constant. Even if the threshold voltages of the sensor transistor 52 and the controlled transistor 50 shift for some reason, the thresholds are kept constant according to the automatic setting operation in the embodiment described above. It becomes like this.
なお、前記正電位発生回路５４の一例を第、６図に示し
ており、これは第４図を参照して前述した負電位発生回
路に比べてダイオード４５′。An example of the positive potential generation circuit 54 is shown in FIG. 6, which has a diode 45' compared to the negative potential generation circuit described above with reference to FIG.
４６′の極性の向きがダイオード（第４図４５゜４６）
とは逆になっており、上記ダイオード４５′のカソード
がｖＤＤ電源に接続されている点が異なシ、その他は同
じであるので同一符号を付している。したがって、イネ
ーブル信号がアクティブになると、チャージポンプ作用
によシ出力ノード４７の電位が初期値のｖａｎから正方
向に変化し、イネ−ゾル信号がアクティブでなくなると
、チャージポンプ作用が行なわれなくなって出力ノード
４７の電位は次第に初期値まで戻るようになる。The polarity direction of 46' is a diode (Figure 4 45°46)
The difference is that the cathode of the diode 45' is connected to the vDD power supply, but the other points are the same, so the same reference numerals are given. Therefore, when the enable signal becomes active, the potential of the output node 47 changes from the initial value van to the positive direction due to the charge pump action, and when the enable signal becomes inactive, the charge pump action is no longer performed. The potential of output node 47 gradually returns to its initial value.
なお、上記実施例のＰチャネルタイプの第５図の回路の
場合にも、前述したよりなＮチャネルタイプの第３図の
回路の場合に準じて各種の変形実施が可能である。In the case of the P-channel type circuit of FIG. 5 of the above embodiment, various modifications can be made in accordance with the case of the N-channel type circuit of FIG. 3 described above.
また、前記各実施例では、センサ用トランジスタと被制
御用トランジスタとを同一チップに形成したが、別チツ
ゾに形成するようにしてもよい。Further, in each of the embodiments described above, the sensor transistor and the controlled transistor are formed on the same chip, but they may be formed on separate chips.
上述したように本発明のＭＯＳ）ランゾスタ閾値の自動
設定装置によれば、被制御用ＭＯ８トランジスタの閾値
がプロセスに起因してばらついていても使用中にシフト
するようなことがあっても、センサ用トランジスタのｒ
−ト電圧の大きさに関連する所望値となるように前記閾
値を自動的に設定することができる効果がある。As described above, according to the automatic setting device for the MOS) Lanzoster threshold of the present invention, even if the threshold of the MO8 transistor to be controlled varies due to the process or shifts during use, the sensor r of the transistor for
- There is an advantage that the threshold value can be automatically set to a desired value related to the magnitude of the voltage.
第１図および第２図はそれぞれＮチャネルＭＯ８−ＰＩ
（Ｔ 、 ＰチャネルＭＯ８−ＦＥ’ｌ’の一般的な構
造を示す図、第３図は本発明に係るＭＯＳ）ランジスタ
閾値の自動設定装置の一実施例を示す回路図、第４図は
第３図の負電位発生回路の一例を示す回路図、第５りは
本発明の他の実施例を示す回路図、第６図は第５図の正
電−位発生回路の一例を示す回路図である。
３０．５０・・・被制御用トランジスタ、３ノ。
５１・・・閾値設定装置、３１！、５２・・・センサ用
トランジスタ、３４．５４・・・電位発生回路。
出願人代理人 弁理士 鈴 江 武 彦−リ【０−
ＶＯＯFigures 1 and 2 are N-channel MO8-PI, respectively.
(FIG. 3 is a diagram showing the general structure of the T, P-channel MO8-FE'l'; FIG. 3 is a MOS according to the present invention) A circuit diagram showing an embodiment of an automatic transistor threshold setting device; FIG. Figure 3 is a circuit diagram showing an example of the negative potential generation circuit, Figure 5 is a circuit diagram showing another embodiment of the present invention, and Figure 6 is a circuit diagram showing an example of the positive potential generation circuit in Figure 5. It is. 30.50...Controlled transistor, 3rd. 51...Threshold value setting device, 31! , 52... Sensor transistor, 34.54... Potential generation circuit. Applicant's agent Patent attorney Takehiko Suzue [0- VOO
Claims (6)
御用ＭＯ８）ランジスタと同一半導体チップ上あるいは
別チップ上に設けられたセンサ用ＭＯ８）ランジスタと
、とのセンサ用ＭＯ８）ランジスタのｒ−トに所定のｆ
−）電圧を供給する手段と、このセンサ用ＭＯＳトラン
ジスタに所定のソース電圧およびドレイン電圧を供給す
る電源と、上記センサ用ＭＯ８）ランジスタが所定のス
イッチング状態のときに発生するイネ−ゾル信号を受け
て動作状態になって初期値から所定量シフトした値の電
位を出力し、上記イネ−ゾル信号を受けなくなると動作
停止状態になシ、出力電位を前記センサ用ＭＯ８）ラン
ジスタの基板および被制御用ＭＯ８）ランジスタの基板
に供給する電位発生回路とを具備することを特徴とする
ＭＯＢ）ランジスタ閾値の自動設定装置。(1) MO8) for a sensor whose source and substrate are not commonly connected and which are provided on the same semiconductor chip as the MO8) transistor or on a separate chip; A predetermined f
-) means for supplying a voltage; a power source for supplying predetermined source and drain voltages to the MOS transistor for the sensor; When it enters the operating state, it outputs a potential that is shifted by a predetermined amount from the initial value, and when it no longer receives the enable signal, it enters the operating state, and the output potential is changed to the substrate of the MO8) transistor for the sensor and the controlled object. MOB) An automatic setting device for a transistor threshold value, characterized in that it is equipped with a potential generation circuit for supplying a potential to a substrate of a MOB transistor.
８）ランジスタと同一導電型であることを特徴とする特
許 載のＭＯＢ｝？ンジスタ閾値の自動設定装置。(2) MO8 for the sensor The transistor is the MO for the controlled
8) A patented MOB characterized by having the same conductivity type as a transistor}? Automatic register threshold setting device.
のパックｆｆ−｝−々イアスに対する依存性がほほ同じ
であることを特徴とする前記特許請求の範囲第２項記載
のＭＯＳ｝ランノスタ閾値の自動設定装置。(3) Automatic adjustment of the MOS} runnostar threshold according to claim 2, characterized in that each of the MO8} runzosters has almost the same dependence of its threshold voltage on the pack ff-}-ias. Setting device.
型であシ、前記電位発生回路は動作状態のときに負電位
を出力することを特徴とする前記特許請求の範囲第１項
記載のＭＯＢ｝ランジスタ閾値の自動設定装置。(4) The MOB} transistor according to claim 1, wherein each of the MO8} transistors is of an N-channel type, and the potential generating circuit outputs a negative potential when in an operating state. Automatic threshold setting device.
型であシ、前記電位発生回路は動作状態のときに正電位
を出力することを特徴とする前記特許請求の範囲第１項
記載のＭＯＳ｝ランジスタ閾値の自動設定装置。(5) The MOS transistor according to claim 1, wherein each of the MO8 transistors is of a P-channel type, and the potential generation circuit outputs a positive potential when in an operating state. Automatic threshold setting device.
導体チップの単一電源の下で前記電位発生回路が動作す
ることを特徴とする特許許請求の範囲第１項記載のＭＯ
Ｓ｝ランジスタ閾値の自動設定装置。(6) The sensor MO8) The MO according to claim 1, wherein the potential generation circuit operates under a single power source of a semiconductor chip on which a transistor is formed.
S} Automatic setting device for transistor threshold.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108816A JPH0680824B2 (en) | 1984-05-29 | 1984-05-29 | Automatic MOS transistor threshold setting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108816A JPH0680824B2 (en) | 1984-05-29 | 1984-05-29 | Automatic MOS transistor threshold setting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60253254A true JPS60253254A (en) | 1985-12-13 |
| JPH0680824B2 JPH0680824B2 (en) | 1994-10-12 |
Family
ID=14494234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108816A Expired - Lifetime JPH0680824B2 (en) | 1984-05-29 | 1984-05-29 | Automatic MOS transistor threshold setting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680824B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319557A (en) * | 2005-05-11 | 2006-11-24 | Asahi Kasei Microsystems Kk | Semiconductor circuit |
| JP2007073143A (en) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | Semiconductor memory apparatus |
| JP2011528170A (en) * | 2009-04-03 | 2011-11-10 | 浙江大学 | Process variation prevention method and body potential modulation circuit in subthreshold integrated circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5281501B2 (en) * | 2009-06-25 | 2013-09-04 | パナソニック株式会社 | Physical quantity sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691531A (en) * | 1979-12-26 | 1981-07-24 | Toshiba Corp | Controller for gate threshold value |
-
1984
- 1984-05-29 JP JP59108816A patent/JPH0680824B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5691531A (en) * | 1979-12-26 | 1981-07-24 | Toshiba Corp | Controller for gate threshold value |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319557A (en) * | 2005-05-11 | 2006-11-24 | Asahi Kasei Microsystems Kk | Semiconductor circuit |
| JP4620522B2 (en) * | 2005-05-11 | 2011-01-26 | 旭化成エレクトロニクス株式会社 | Semiconductor circuit |
| JP2007073143A (en) * | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | Semiconductor memory apparatus |
| JP2011528170A (en) * | 2009-04-03 | 2011-11-10 | 浙江大学 | Process variation prevention method and body potential modulation circuit in subthreshold integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680824B2 (en) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373321B1 (en) | CMOS semiconductor device | |
| KR100288818B1 (en) | Semiconductor integrated circuit | |
| US6436748B1 (en) | Method for fabricating CMOS transistors having matching characteristics and apparatus formed thereby | |
| US6222394B1 (en) | SOI CMOS sense amplifier with enhanced matching characteristics and sense point tolerance | |
| EP0564204A2 (en) | Semiconductor device | |
| US7834677B2 (en) | Transmission gate with body effect compensation circuit | |
| US3996482A (en) | One shot multivibrator circuit | |
| JPH0152906B2 (en) | ||
| US5379174A (en) | Semiconductor protecting apparatus and method for preventing destruction of internal circuit caused by latch-up | |
| JPH0740050B2 (en) | Voltage detection circuit | |
| JPS60253254A (en) | Automatic setting device for mos transistor threshold value | |
| US6472924B1 (en) | Integrated semiconductor circuit having analog and logic circuits | |
| JPS6331942B2 (en) | ||
| JPH04239221A (en) | Semiconductor integrated circuit | |
| US6229405B1 (en) | Low-voltage oscillation amplifying circuit | |
| JP2937592B2 (en) | Substrate bias generation circuit | |
| US6891419B2 (en) | Methods and apparatus for employing feedback body control in cross-coupled inverters | |
| JP2003124330A (en) | Semiconductor integrated circuit device | |
| EP0109004B1 (en) | Low power clock generator | |
| JPH04247653A (en) | Delay compensation apparatus of semiconductor integrated circuit device | |
| JPH10187270A (en) | Semiconductor integrated circuit device | |
| JPH03228360A (en) | Semiconductor integrated circuit | |
| JP2724218B2 (en) | Semiconductor integrated circuit | |
| JP2672023B2 (en) | Substrate voltage generation circuit | |
| US5313111A (en) | Substrate slew circuit providing reduced electron injection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |