JPS60242673A

JPS60242673A - 電荷結合装置

Info

Publication number: JPS60242673A
Application number: JP60084667A
Authority: JP
Inventors: アルベルト・ヨセフ・ピエレ・セウウイツセン
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1984-04-24
Filing date: 1985-04-22
Publication date: 1985-12-02
Also published as: NL8401312A; EP0159758A1; AU4161185A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、表面隣接半導体領域を有する半導体本体を具
える電荷結合装置であって、前記の表面隣接半導体領域
内には情報を表わす個々の電荷パケットを蓄積および転
送するための電荷転送チャネルが形成され、前記の電荷
結合装置は更に電荷・転送チャネルの上方に位置するク
ロック電極の装置を具えており、これらクロック電極は
、ｎを２以上の整数とした際にｎ個の順次のクロック電
極当り１個のみの電荷パケットが存在するように、電荷
転送チャネル内の第１の位置がら第２の位置に前記の電
荷パケットを転送するクロック電圧を供給する手段に接
続されており、更に電荷転送チャネルには多数の並列入
力部が設けられており、これら並列入力部の各々は前記
のクロツタ電極の少くとも１つに対応しており、これら
並列入力部Ｉ・により電荷パケットを電荷転送チャネル
に並列に供給しうるようにした電荷結合装置に関するも
のよびオランダ国特許出願第８４０１３１１号の発明に
関連するものである。オランダ国特許出願第８４０１８
１１号明細書には、本願発明の代用をさせる場合に本願
発明を実施する上で最良のモードの装置が記載されてい
る。

並列入力部を有する既知の型の電荷結合装置は・ライン
センサである。この装置は半導体本体内に・設けられた
１行の光感応素子を有しており、これら光感応素子によ
り放射パターンを対応する一連の電気信号に変換せしめ
うる。これら電気信号は、各々が１つの光感応素子と関
連する並列入力部を・経て電荷パケットとして電荷転送
チャネル内に導入させ、これらを電荷結合装置の出力部
における他の信号処理のために直列に読出すことができ
る。

このようなラインセンサは、光感応素子の多数の行をフ
レームの列として互いに並べて配置し、各列間に読出し
用の電荷結合装置を設けることによりいわゆるインター
ライン型の二次元イメージセンサに簡単に拡張せしめう
る。

二次元イメージセンサ装置は主として並列入力部を有す
る電荷結合装置の形態の直列読出し水平レジスタを具え
て絶る。これらの並列入力部の各々は垂直レジスタとも
関連せしめうる。フレームの各ラインはこれら並列入力
部を経て水平レジスタ内にシフトせしめ且つこの水平レ
ジスタを経て読出すことができる。並列入力部を有する
このよ、うな水平レジスタは例えば、１９７５年にアカ
デミツクブレス社により発行されたシ・エイチ・七タイ
ン（０，Ｈ，５ｅｑｕｉｎ　）およびエム・エフ・トン
プセット（Ｍ、Ｆ、　Ｔｏｍｐｓｅｔｔ　）氏著の本［
電荷転送装置（Ｏｈａｒｇｅ　Ｔｒａｎｓｆａｒ　Ｄｅ
ｖｉｃｅｓ　）　Ｊの第１５２頁以降の章「アーリア・
イメージ・センサ（Ａｒｅａ工ｍａｇｅ　５ｅｎｓｏｒ
　）　ｊに特に記載されているようにフレーム転送型お
よびインターライン型の二次元センサ装置に存在する。

並列入力部を有する電荷結合装置は、上記の本の特に第
２４８頁以降に記載されているように、放射パダーンを
変換する装置以外の装置、例えばＳＰＳメモリにも存在
する。この場合、主として２進の情報が隣接の電荷転送
チャネルの並列区分内に蓄積され、これら電荷転送チャ
ネルの出力部は並列入力部を経て直列読出し水平レジス
タに結合されている。この直列読出し水平レジスタには
これらの並列入力部を経て前記の並列区分からの１行の
電荷パケットを入れることができ、その後にこれらの電
荷パケットが直列読出し水平レジス、りを経て検出素子
に転送されここで１つずつ読出される。

本発明は特にラインセンサにっき貌明するも、本発明を
適用しうる分野は前述したようにラインセンサのみより
も可成り広いことを考慮する必要がある。

既知のように、通常のｎ相電荷結合装置においては、ｎ
は２或いは８或いは４に等しい。すなわち２或いは８或
いは４個の隣接のクロック電極当り１つの電荷パケット
が存在する。簡単な例では２つの順次の光感応素子（゛
画素）間のピッチは１つのＣＣＤセルの長さに等しく選
択しうる。この長さは、２相ｃｃＤの場合２つのクロッ
ク電極を有し、８相ｃｃＤの場合８個のクロック電極を
有し、４相ＣＯＤの場合４個のクロック電極を有する。

この状態では、センサから生じるすべての電荷パケット
を読出すのに単一のＣＯＤラインで充分である。しかし
、この場合、画素間のピッチが大きいために装置の解像
度がしばしば望まれている値よりも低くなるという欠点
がある。１画素当り、　、のクロック電極の個数は画素
の行の両側に設けた２つのＣｊＯＤラインを用いること
により半分にすることができる。Ｃ’ＣＤレジスタにお
けるビット長に対する画素の密度はこれらの画素を一方
のＣＯＤレジスタと他方のＣＯＤレジスタとに交互に接
続することにより２倍にすることができる。この方法に
おいてもまだ所望の解像度が達成されないため、２つの
ＣＯＤラインの代りに４つのｃｃＤラインを用い、セン
サの行の両側にそれぞれ２つのＣＯＤラインを互いに並
べて股、けるようにする１゜ことも既に提案されている
。しかしこの方法の場合、電荷パケットを画素から２つ
の最外側のレジスタに転送するのが一層複雑となってし
まう。

電荷パケットのラインが並列の垂直ＣＯＤラインのシス
テムを経て水平読出しレジスタに転送される二次元イメ
ージセンサおよびｓＰｓメモＩＪにおいても、ラインセ
ンセ問題が生じるおそれがある。この種類の装置では、並列
−ｙ−ヤネル間の最適ピッチが水平読出しレジスタ中の
ビット長にしばしば一致しないため、単一、の水平読出
しレジスタを用いると、１つよりも多い電荷パケットが
読出しレジスタに供給されるおそれがある。従って、イ
メージセンサでは多相（２相或いは３相）読出しレジス
タが賎ばしば用いられる。ＳＰＳメモリにおいては、１
ラインの。

情報を２分割し、これらを水平レジスタに順次に導入し
て読出す１デ・インターレーシングの原理を用いること
ができる。

本発明の目的は特に、単位長さ当りの並列入力部の個数
をそのまま維持してクロック電極の個数を減少せしめつ
るようにするか、或いはクロック電極の個数をそのまま
維持して単位長さ当りの並列入力部の個数を多くしうる
ようにすることにある。

本発明は、表面隣接半導体領域を有する半導体本体を具
える電荷結合装置であって、前記の表面隣接半導体領域
内には情報を表わす個々の電荷パケットを蓄積および転
送するための電荷転送チャネルが形成され、前記の電荷
結合装置は更に電荷、転送チャネルの上方に位置するク
ロック電極の装、置を具えており、これらクロック電極
は、ｎを２以上の整数とした際にｎ個の順次のクロック
電極当り１個のみの電荷パケットが存在するように、電
荷転送チャネル内の第１の位置から第２の位置に前記の
電荷パケットを転送するクロック電圧を供給する手段に
接続されており、更に電荷転送チャネルには多数の並列
入力部が設けられており、これら並列入力部の各々は前
記のクロック電極の少くとも１つに対応しており、これ
ら並列入力部により電荷パケットを電荷転送チャネルに
並列に供給しうるようにした電荷結合装置において、ｍ
をｎよりも小さく、少くとち１である整数とした場合に
２つの隣接する並列入力部間の距離をほぼｍ個の電極に
等しくシ、電荷パケットの導入に際しクロック電極にク
ロック電圧を供給する手段を設け、電荷転送チャネルに
おける少くとも前記の第１の位置の領域で電位障壁によ
り互いに分離された電位の井戸の電位分布を得、１つの
並列入力部と関連する各クロック電極の下方に、電荷パ
ケットを蓄積しうる電位の井戸を形成し、導入され、た
電荷パケットを転送するために、タロツク電圧を供給す
る前記の手段により、電荷転送方向で見てまず最初に第
１の電荷パケットが少くとも１つの電極の距離に亘って
シフトされその後に第１の電荷パケットおよびその次の
第２の電荷パケット−。

のみが同一の距離に亘って同時にシフトされ、以下同様
にし、前の電荷パケットが前記の距離に亘ってシフトさ
れる度毎に、最後の電荷パケットがｎ相電荷転送に寄与
するまで次の電荷パケットがｎ相電荷転送に寄与するよ
うにするようなりロック電圧を供給するようにしたこと
を特徴とする。

本発明は、電荷パケットを並列に導入する際これらの電
荷パケットを、中間の電位障壁によってのみ互いに分離
する必要がある電位の井戸内に蓄積しうるという事実の
認識を基に成したものである。これに対し、通常の２相
或いは８相或いは４相転送に際しては、２つ°の隣接の
電荷パケットは少くとも１つの電位障壁によってのみな
らず、電荷転送を可能にする少くとも１つの中間自由位
置によっても互いに分離される。このことは、電荷、転
送が行なわれない限り、２相或いは８相或いは１４相転
送中に可能である密度よりも高い密度で電荷パケットを
蓄積しうるということを意味する。

０″場合・電荷転送を’Ｆ常のようにして行なうと（こ
の際すべての電荷パケットが同時にシフトされる）、電
荷パケットが部分的に合成されてしまうおそれがある◇
−このことは、前述したように電荷転送を第１の電荷パ
ケットがら開始することにより電荷パケット間の距離を
順次大きくしてゆき、電荷転送に寄与する電荷パケット
が毎回１つずつ１多くなるようにすることにより防止さ
れる。このようにすることにより、並列大刀部間の距離
を電荷転送中１つのＣＯＤビットの長さよりも短かくで
き、従ってラインセンサの場合これらの距離は・画素間
のピッチに一層正確に一致し、電荷転送中１の情報の損
失を無くすことができる。

以下図面につき説明する。

本発明を説明する上で第１図に、例えば７アタシミリ像
表示装置に用いうる通常の之インセンサ或いはリニアイ
ージセンサ装置をブロック線図で、示す。この装置は光
感応素子２１の直線配列と、電荷転送装置２２とを有し
、電荷転送装置は光感応素子と一緒に共通半導体本体内
に集積化しつる。

電荷転送装置２２には並列入力部２８が設けられており
、光感応素子内で発生された電荷をこれら並列入力部を
経て電荷転送装置２２内の関連の電荷蓄積位置に移送し
つる。これらの並列入力部２８は電荷移送を表わすため
に矢印で示しである。

ラインセンサ装置は電荷転送袋Ｎ２２の出力側に読出し
手段２４を有しており、この読出し手段により電気信号
を直列に読゛出しつる。

第１図に線図的に示ｔように、電荷転送装置は順次の段
すなわちビット２５の配列を以って構成されている。こ
れらのビットの各々には、特定の例では１つの電荷パケ
ットを蓄積したり転送したりするのに必要な最小数であ
る個数のクロック電極がある。このクロック電極の個数
は４相（３０Ｄの場合４であり、８相０（３Ｄの場合８
であり、２相ＣＣＤの場合２である。通常の装置では、
多くとも１個の光感応素子（画素）が１つのＯＣＤビ、
ットに対応しうるにすぎない。１１丁、前転送装置２２
を所定の寸法とした場合、上述した条件により４１５位
長さ当り設は得る画素の個数に重大な制限を課する。

第２図は本発明によるリニアセンサの一実施例を示す平
面図であり、本例の場合第１図に示すセンサに比べて画
素密度を２倍にしうる。このリニアセンサ装置も光感応
素子２１の直線配列を有し、これらの光感応素子の各々
は制限領域２６によりほぼ全周に沿って制限され１つ互
いに分４されている。本例の場合も画素２】の行のそば
にＣＴ　Ｄ。

本例の場合４相ＧＯＤ（’電荷結合装置）が配置されて
いる。出力部２７で終端する電荷転送チャネ／Ｉ／２８
を第２図では破線で示しである。この電荷転送チャネル
２８の上方には、電位の井戸および１電位障壁をこのチ
ャネル２８内に誘起させるためのクロック電極１〜１３
が設けられている。電荷をチャネル２８を経て出力部に
転送するのに必要なりロック電圧φ０．φ２．φ８およ
びφ、は、クロックライン８０，３１．８２および８３
を絆てり・、ロック電極に接続しつるクロック電圧源２
９によｌり供給される。本例の場合通常のＣＯ，Ｄと相
違してクロック電極を固定の接続ラインを経てクロック
ラインに接続せずにスイッチＳ、　、　Ｓ２．　Ｓ８等
ヲ経てクロックラインに接続し、これらスイッチにより
クリック電極をライン８４或いはライン３５にも接続し
うるようにする。これらのライン３４或いは３５を経て
、電圧源３６から生じる電圧Ｖ　或いはｖ２をクロック
電極に供給しうる。電圧Ｖ　およびｖ２の値は後に説明
する。スイッチＳ、　、　Ｓ２．３８等はシフトレジス
タ８Ｂにより駆動される。このシフトレジスタ３８によ
り、これらスイッチを右側のものから左側のものに順次
に電圧＠８６からクロック電圧源２９へ切換えることが
できる。

ＣＯＤチャネルは制限領域２６における中断部より成る
並列入力部（斜線を付して示す）２８を経て画素２１に
接続されている。並列入力部２８の上方には、画素２１
とチャネ／Ｉ／２８との間での電荷移送を制御する転送
ゲート８７が配置されて、いる。図面から明らかなよう
に、並列入力部２８−の個数および関連の画素の個数は
各４個の順次のクロック電極に対し、通常の４相ＯＤＤ
の場合のように１個ではなく２個となる。

第４図は電荷結合装置の一部を示す断面図である。この
電荷結合装置はＢＯＣＤ或いはＰＯＣＤ型であり、ｎ型
の比較的薄肉の表面層４０を有し、この表面層４０は電
荷結合装置の電荷転送チャネルを構成し、下側面でｐ型
頌域４１１により制限されている。本例ではｐ型頭域４
１が出発半導体布１・体を構成し、その表面に薄肉ｎ型
表面層４０が設けられる。しかし、領域４１を、ｐｎ型
接合を経て下側にあるおよびｎ型基板領域内しこ入り込
んでいる比較的幅狭な領域を以って構成することもでき
る。表面４２は例えば酸化珪素より成る絶縁層４３によ
り被覆され、この絶縁層４３上にクロック電極３＋４＋
５＋６等が配置される。電極３゜５．７等は第１多結晶
珪素層で形成でき、これらの電極を部分的に覆うように
する電極４，６．８等は第２多結晶珪素層或いは金属層
を以って構成しう、る。第４図には更にクロックライン
３０〜３３と、直流電圧Ｖ工およびｖ２を供給するライ
ン８４および３５と、スイッチＳとをも示しである。

第３図はりニアセンサ装置の一部分を電荷転送方向に対
し直角な面で断面とした断面図であり、この部分は画素
２１と、転送ゲート８７と、電荷転送チャネ／Ｉ／２８
とを有している。画素ｚ１はｐ型領域４１内に形成した
ｎ型表面領域を有する。

このｎ型表面領域２１はそのほぼ全周に沿ってチャネル
制限ｐ型領域２６により制限されており、この領域２６
のドーピング濃度はｐ型頭域４１のドーピング濃度より
も高く、且つ隣接画素を相互接続するおそれのあるチャ
ネルを形成しない程度に充分高く選択する。領域２６は
ゲート８７の下側でのみ存在させず、ここに電荷転送チ
ャネル　１２８に対する前記の並列入力部の１つを構成
するチャネル２８（第８図）が得られるようにする。

第８図に示すように、転送ゲート３７は最下側（第１）
の多結晶珪素層で形成し、並列入力部２８と関連するＣ
ＯＤクロック電極は第２の多結、晶珪素層（或いはＡ１
層）で形成する。　ド−ヒ°ン。

グした領域２１の代りに誘起させた光感応＜偵ｊ或２１
を用いることもできること勿論である。こσ）場合、光
感応領域の上方で酸化物層４９上Ｇこ絶縁ゲート電極を
形成し、この絶縁ゲート雷、極Ｇこよりその下方の光感
応領域内に空乏領域を誘起させる。

第５および６図は、スイッチＳの可能な２実施例を示す
。第５図に示す実施例では、各スイ゛ンチをＭＯＳ）ラ
ンジメタ４５を以って個別Ｇこ眉η成し、このトランジ
スタのゲート４６をシフトレジスタ８８にＪｌし、この
シフトレジスタＧこよって駆動する０関連のクロック電
極は一方の主１呪極領域、すなわち主電極領域４４に接
続する。この」三゛ン１尤る羽領域は抵抗４７を経て、
所望の直流電圧ｖ１或いは■　を供給するライン８４或
いは８５に接計へ′する。

他方の主電極領域４８はクロ・ンク電圧φ０．φ２゜φ
８或いはφ、を対応するクロック電極に供給するための
関連のクロックライン８０−８．’ｌ＆こ接５する。本
例の場合、スイッチＳをすべてシフトレジスタに個別に
結合する。第６図は、２つの１１１６次のスイッチＳ毎
に共通ゲート４６全設けた変形例を。

示し、この場合スイッチＳｉはトランジスタ４５，１〜
を以って構成し、スイッチＳｉ＋、をトランジスタ４５
，２を以って構成する。主電極領域４４，１は抵抗４７
，１を経て直流電圧ｖ１の点に接続し、主電極領域４８
．■はクロックライン５ｏ（８２）に接続する。主電極
領域４４，２は抵抗４７，２を経て直流電圧ｖ２の点に
接続する。主電極領域４８，２はクロックライン、１（
１（ａａ）に接続する。本例では、２つの順次に配置し
たスイッチ毎に同時に切換わり、この切換えは後の説明
から明らかとなるように本例の４相の実施例において他
の手段を用いることなく行なうことができる。

スイッチＳは特に１９７４年に発行されたエフ・エイチ
・ヒルおよびジー・アール・ビータ−セン氏著の本「ス
イッチング理論および論理設計入門」（Ｆ、Ｈ，Ｈｉｌ
ｌ、　Ｇ、Ｒ，Ｐｅｔｅｒｓｅｎ　＠Ｉｎｔｒｏｄｕｃ
ｔｉｏｎ　ｔ。

Ｓｗｉｔｃｈｉｎｇ　Ｔｈｅｏｒｙ　ａｎｄ　Ｌｏｇｉ
ｃａｌ　Ｄｅｓｉｇｎ　ｓ、　ＷｉｌｅｙＩｎｔ、　Ｊ
ｏｈｎ　Ｗｉｌｅｙ　ａｎｄ　５ｏｎｓ、　１９７４　
）　、特にその９０．４章（第２２１〜２２８頁）の「
シフトレ、ジメタおよびカウンタＪ　（”　５ｈｉｆｔ
　Ｒｏｇｉｓｔｅｒｓａｎｄ　Ｃｏｕｎｔｅｒｓ　’　
）に記載された種類のシフトレジスタ８８により駆動せ
しめう６〕。

ラインセンサ装置の作動を説明するために、作動中の１
６個の順次のクロック電極の下側の電位。

分布を第８図に示す。第７図は時間ｔの関数として印加
する電圧を示す。放射パターンはまず最初フォトダイオ
ード２１の配列（アレイ）中で電荷パケットのパターン
に変換される。次にスイッチＳをすべて、クロック電極
１＋２＋８等が電圧源１（。

８６に接続される位置にセットする。奇数番目の電極（
１ｙ８＋５等）には低電圧■２が印カロされるため、こ
れらの電極の下側には電子に対する電位障壁が形成され
る。偶数番目の電極には高電圧ｖ０が印加されるため、
これらの電極の下側には電位の井戸が形成される。次に
転送ゲート８７に正のパルスを供給すると、画素２１内
に＃積されたパケットをクロック電極２　ｔ　４　＋　
６　＋　８等の下側の電位の井戸に移送せしめうる。こ
の状態を瞬時ｔａで第７および８図に示す。これらの図
から明、らかなように、この際電荷パケットは１つ置き
の、電極の下側に蓄積されている。従って４つの電極毎
に２つの電荷パケットが存在し、これら電荷パケットは
１つのクロック雷、極に対応する電位障壁により互いに
分離されている。この密な電荷蓄積のために、従来の４
相装置に比べて単位長さ当りの画素の個数を２倍にする
ことができる。

電荷パケットの個数は通常の４相作動モードに対しあま
りにも多いため、第１の電荷パケット、すなわち読出し
手段２４に最も近い電荷パケットをまず最初にシフトさ
せ（場合によってはこれを読出し）、その後に次の電荷
パケットと関連するクロック電極にもクロックパルスを
供給する。この電荷パケットとその次の電荷パケットと
の間の距離が充分長い場合には、関連のスイッチＳを切
換えることにより、最後に述べた電荷パケットを転送せ
しめることができる。この点を説明するために第８図に
電荷転送のシフト中の電位分布を多数の瞬時ｔ。−ｔ７
で示す。開始瞬時は瞬時ｔ。であり（第７図も参照］、
この瞬時には電極７〜．１６（或いは８〜１６）にクロ
ックパルスが供給１され、電極１〜６は固定電圧Ｖ　お
よびｖ２のいずれか一方の電圧にある。この形態では電
荷バケツ）　Ｑ、　Ｉ　Ｑ２およびＱ８が雷、荷転送に
寄与しており、電荷′ゞケットＱ４．Ｑ５およびＱ、（
ま依然として静止している。４相作動モードは既知のい
わゆるオーバラップ（重なり）クロックで達成され、４
つの順次の電極の１群内では２つの′電極の下方に電位
の井戸が形成され、残りの２つの電極の下方に雷。

位障壁が形成され、従って電荷転送に際し１つの１・・
電荷パケットに対し常に２つの電極が得られる。

瞬時ｔ０には電荷パケットＱ８が電極９および１０の下
方に蓄積され、次の電荷パケットＱ、からは電極７およ
び８の下方の電位障壁により分離されている。次にタロ
ツク電極７０こ接続されてい・るスイッチＳ　（或いは
スイッチＳ６およびＳ、　）を切換え、これにより電荷
パケットＱ、も１ｎ１常の４相電荷転送に寄与しうるよ
うにする（瞬時ｔ２）。

瞬時ｔ８では、電荷パケットＱ４および９５間の距離が
充分長く、スイッチＳ、　、　Ｓ、を切換えること・に
より電荷パケット気を電荷転送に寄与せしめうる。瞬時
ｔ、では電荷パケットＱ、がすでにクロック電極５の下
方の部分内にシフトしている。この電荷パケットＱ５の
シフトと同時に雷、荷パケットＱ、　Ｉ　Ｑ、　ＩＱ、
　Ｉ　Ｑ、も通常の４相電荷転送モードでシフトする。

この瞬時では電荷パケットＱ６のみがまだ電荷転送に寄
与していない。瞬時ｔ５においては、電荷パケットＱ５
が電極５および６の下方に到達しているため、電荷パケ
ットＱ５および９６間の距離が電荷パケットＱ６をもシ
フトせしめるのに充分長くなっている。、瞬時ｔ６およ
びｔ７には、すべての電荷パケットＱ８〜Ｑ６が同時に
転送される状態が示されている。従って、上述した電荷
転送モードに対しては、スイッチＳ（第２図）をライン
８４，８５（すなわち電圧）からクロックライン３０〜
８８へ、すなわち右側から左側に切換える必要がある。

この目的のために、上述したシフトレジスタ８Ｂの入力
部（右側）に一連の入力信号＠１＃を供給し、これら入
力信号をこのシフトレジスタと関連するり四ツクにより
左にシフトさせる。第５図に示すような単一のスイッチ
を用いた場合のこのクロックの周波数はクロックφ□。

φ８．φ８．φ４の周波数の４倍である。第６図に示す
ような二重スイッチを用いた場合、シフトレジスタのク
ロックの周波数は２分の１としうる。

第９図は前述した実施例に比べ画素数を川に高めうる一
実施例を示す回′ｆ６図である。本例の場合１つのＣＯ
Ｄラインの代りに画素２１の行の上下に１つずつ計２つ
のＣＯＤライン２２ａおよび２２ｂを用いる。これら電
荷結合装置の各々は前述した１・・実施例における電荷
結合装置と同じ構造にすることができ、これらを４相型
であるものとする。４つの１１Ｌ極を有する各ビットを
太い実線で囲んで示し、クロック電極を細い実線で区切
って示す。この場合、画素を上側のレジスタ２２ａおよ
び下側のレジスタ２２ｂに交互に接続する。この場合も
各ビット当り２つの電荷パケットをレジスタ２２ａおよ
び２２ｂ内に導入せしめうる。これらレジスタ内　□に
導入された電荷パケットは第１の実施例と同様にして出
力部２７に転送せしめつる。本例の場合−′、２つの電
荷結合装置を用Ｖ・るために第１の実施例。

に比べて単位長さ当りの画素数を２倍にすることができ
る。この個数はレジスタ２２ａおよび２２ｂの上方およ
び下方に第３および第４のレジスタをそれぞれ設けるこ
とにより更に増大せしめうろこと勿論である。

本発明は上述した実施例に限定されず・幾多の変更を加
えうろこと勿論である。例えば、本発明を前述したライ
ンセンサに用いる以外に並列入力部を有する他のあらゆ
る種類の電荷結合装置に用いることができる。更に本発
明は８相電荷結合装置や２相電荷結合装置に用いること
ができる。また上述した電荷結合装置以外に、／＜ケッ
ドブ１ノゲードレジスタのような他の種類の電荷転送装
置も用いることができる。

スイッチＳやシフトレジスタ８８はオランダ国特許出願
第８４０１８１１号明細書に記載されたシフトレジスタ
と置き換えることができる。

【図面の簡単な説明】

第１図は、ラインセンサを示すブロック線図）第２図は
、本発明によるラインセンサの一１名−分（を示す平面
図、第８図は、第２図のＩＩＩ−Ｍｌ線上を断面とし、矢の
方向に見た断面図、第４図は、第２図のＩＶ　−ＩＶ線上を断面とし、矢の
方向に見た断面図、第５および６図は、第２図に示すラインセンサに用いる
スイッチＳの２つの実施例を示す回路１図、第７図は、
ラインセンサに用ψる電圧を時間ｔの関数として示す波
形図、第８図は、多数の瞬時での第７図の電圧によりチャネル
中に生じる電位分布を示す線図、第９図は、本発明によ
るラインセンサの第２の実施例を示すブロック回路図で
ある。１〜１８・・・クロック電極２１・・・光感応素子（画素；フォトダイオード）、２
２・・・電荷転送装置　２３・・・並列入力部２４・・
・読出し手段　２５・・・ＧＣＤビ゛ノド２６・・・制
限領域　２７・・・出力部２８・・・電荷転送チャネル
２９・・・クロ゛ンク電圧源、３０〜３３・・・クロッ
クライン３６・・・電圧源　３７・・・転送ゲート３８・・・シ
フトレジスタ　４０・・・表面層４Ｊ・・・ｐ型側域　
４３・・・絶縁層４９・・・酸化物層フルーイランペンファブリケン

Claims

【特許請求の範囲】１　表面隣接半導体領域を有する半導体本体を具える電
荷結合装置であって、前記の表面隣接半導体領域内には
情報を表わす個々の電荷パケットを蓄積および転送する
ための電荷転送チャネルが形成され、前記の電荷結合装
置は更に電荷転送チャネルの上方に位置するクロック電
極の装置を具えており、これらクロ・ツク電極は、ｎを
２以上の整数とした際にｎ個の順次の〃ロック電極光り
１個のみの電荷パケットが存在するように、電荷転送チ
ャネル内の第１の位置から第２の位置に前記の電荷パケ
ットを転送するクロック電圧を供給す：る手段に接続さ
れており、更に電荷転送チャネルには多数の並列入力部
が設けられており、これら並列入力部の各々は前記のク
ロック電極の少くとも１つに対応しており、これら並列
入力部により電荷パケットを電荷転送チャーネルに並列
に供給しうるようにした霜、荷結合装置において、ｍｆ
ｉ：ｎよりも小さく、少くとも１である整数とした場合
に２つの隣接する並列入力部間の距離をほぼｍ個の電極
に等しくシ、電荷パケットの導入に際しクロック電極に
クロック雷、圧を供給する手段を設け、電荷転送チャネ
ルにおける少くとも前記の第１の位置の領域で電位障壁
により互いに分離された電位の井戸の電位分布を得、１
つの並列入力部と関連する各クロック電極の下方に、電
荷パケットを蓄積しうる電位の井戸を形成し、導入され
た電荷パケットを転送するために、クロック電圧を供給
する前記の手段により、電荷転送方向で見てまず最初に
第１の電荷パケットが少くとも１つの電極の距離に亘っ
てシフトされ、その後に第１の電荷パケットおよびその
次の第２の電荷パケットのみが同一ノ距離に亘って同時
にシフトされ、以下同様にし、前の電荷パケットが前記
の距離に亘ってシフトされる度毎に、最彷／７″１雪腑
パケツトがｎ相電荷転送に寄与するまで次の電荷パケッ
トがｎ相電荷転送に寄与するようにするようなりロッタ
’ｉ圧を供給するようにしたことを特徴とする電荷結合
装置。み　特許請求の範囲第１項に記載の電荷結合装置ニおい
て、電荷転送チャネルのそばに光感応素子の直線配列が
設けられ、これら光感応素子が並列入力部を経て電荷転
送チャネルに接続されていることを特徴とする電荷結合
装置。＆　特許請求の範囲第２項に記載の電荷結合装置におい
て、光感応素子の前記の直線配列がラインセンサを構成
していることを特徴とする電荷結合装置。