JPS60240188A - Multilayer circuit board and method of producing same - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はガラスセラミックスを絶縁材料として多層化し
た多層配線基板及びその製造方法に関する。この種めも
のは、ガラスセラミックスのグリ−ンシートを用いて多
層化すること等によシ得られ、例えば厚膜ハイブリッド
ＩＣ基板として利用される。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a multilayer wiring board in which glass ceramics is multilayered as an insulating material, and a method for manufacturing the same. This type of material can be obtained by multilayering using green sheets of glass ceramics, and is used, for example, as a thick film hybrid IC substrate.

〔発明の背景〕[Background of the invention]

近年電子応用機器の多機能化が進むなう）で、各種回路
基板にも小型・高集精化が要求されて℃・る。In recent years, electronic equipment has become more multi-functional, and various circuit boards are required to be smaller and more highly integrated.

厚膜ハイブリッドＩＣは、従来、アルミナ焼結板上に厚
膜導体、抵抗体を印刷・焼成して回路を形成し、その配
線の一部が絶縁性ガラスセラミックスを介して交差する
構造を有している。Conventionally, thick film hybrid ICs have a structure in which a circuit is formed by printing and firing thick film conductors and resistors on an alumina sintered plate, and some of the wiring intersects through insulating glass ceramics. ing.

しか・しこのアルミナ焼結板上に多層化する方法では、 ■　各層の印刷毎に焼成を行なうため、プロセス的に多
層層数に限界があシ、また、 ■　アルミナの基板焼結体面及び絶縁ガラスの焼成面に
ペーストを印刷するため、パタンのにじみやだれが大き
く、従って微細で高密度な回路は形成できなかった。However, in this method of forming multiple layers on a sintered alumina board, there is a limit to the number of layers due to the process, as firing is performed after each layer is printed. Since the paste is printed on the fired surface of the glass, the pattern bleeds and sags significantly, making it impossible to form fine, high-density circuits.

このため、厚膜導体と抵抗体とを同時忙熱処理できるガ
ラスセラミックスのグリーンシートを用いることによシ
、微細なパタンを形成し、これ°を積層・焼成した多層
回路基板が作成されるようになっている。For this reason, by using a glass-ceramic green sheet that can heat-process thick-film conductors and resistors at the same time, a fine pattern is formed, which is then laminated and fired to create a multilayer circuit board. It has become.

しかしながらこのような多層基板においては、入出力ビ
ンや外付部品（チップコンデンサ、ビン型ダイオード、
セラミックチップキャリア等）を接着するために該基板
上に形成した厚膜端子が、該基板との接合強度の点で弱
いという問題を残している。つまシ、この基板と厚膜端
子とのはんだ接合強度は、従来のアルミナ基板上に形成
した厚膜端子に比べて著しく小さいという問題がある。However, in such a multilayer board, input/output bins and external components (chip capacitors, bin diodes,
The problem remains that the thick film terminal formed on the substrate for adhering (ceramic chip carrier, etc.) has a weak bonding strength with the substrate. However, there is a problem in that the solder joint strength between this substrate and the thick film terminal is significantly lower than that of a conventional thick film terminal formed on an alumina substrate.

またグリーンシートを焼結する際その焼結収縮のため、
印刷して同時に形成する導体配線（導体膜）に変形が生
じたシ、瘤状塊が生ずることがあるという問題をも残し
ている。Also, due to the sintering shrinkage when sintering the green sheet,
There also remains the problem that deformation occurs in the conductor wiring (conductor film) that is formed at the same time as printing, and that lump-like lumps may occur.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、ガラスセラミック質絶縁材料を用いた
多層回路基板の長所を保ちつつ、しかも上記従来技術の
問題点を解決して、基板上の厚膜端子のはんだ接続強度
を向上でき、かつ導体配線の変形等がなく平滑性にすぐ
れる多層回路基板、及びその製造方法を提供するにある
。It is an object of the present invention to maintain the advantages of a multilayer circuit board using a glass-ceramic insulating material while solving the problems of the prior art, thereby improving the solder connection strength of thick film terminals on the board. It is an object of the present invention to provide a multilayer circuit board with excellent smoothness without deformation of conductor wiring, and a method for manufacturing the same.

〔発明の概要〕　一 本発明によれば、次に特定された材料の絹み合せにより
、高密度な配線とはんだ接合強度の高い端子を形成した
回路基板を形成することができる。[Summary of the Invention] According to the present invention, a circuit board having high-density wiring and terminals with high solder joint strength can be formed by combining the materials specified below.

本発明においては、絶縁ガラスセラミックス材料として
、非晶質ガラスと絶縁性無機粉体との混合物を用いる。In the present invention, a mixture of amorphous glass and insulating inorganic powder is used as the insulating glass-ceramic material.

非晶質ガラスは５ｉ０２が５０〜６０ｗｔ％、ｐｂｏが
１２〜２０ｗ　ｔ％、ＣａＯが５〜９ｗｔ％、ＡＡ？ｚ
Ｏａが６〜９ｗｔ％、ＭｇＯが５〜９ｗｔ％、Ｂ２Ｏ３
が２〜５ｗｔ％、Ｎａｎｏとに２０が１〜３ｗｔ％の配
合組成をもち、この非晶質ガラスに対して、平均粒径０
．５μｍのＡｌ１２０ｓ粉とＺｒ５ｉＱ２粉末を２０〜
４０　ｗｔ％加える。ここ゛でＡ７．Ｏ，粉とＺｒ５ｉ
０３粉の重量比は、１１３２０ｇが無機粉末全体の０．
４〜０．６の範囲にあるのがよい。The amorphous glass contains 50 to 60 wt% of 5i02, 12 to 20 wt% of pbo, 5 to 9 wt% of CaO, and AA? z
Oa is 6-9 wt%, MgO is 5-9 wt%, B2O3
It has a blending composition of 2 to 5 wt% of nano and 1 to 3 wt% of 20, and for this amorphous glass, the average particle size is 0.
．． 5μm Al120s powder and Zr5iQ2 powder from 20~
Add 40 wt%. Here A7. O, powder and Zr5i
The weight ratio of 03 powder is 11,320g, which is 0.03% of the total inorganic powder.
It is preferably in the range of 4 to 0.6.

また、本願の他の発明は、上記ガラスセラミックスのグ
リーンシートに印刷される導体として、平均粒、径０．
２〜０．８μｍのＡｇ粉末９０〜６０ｗｔ％と平均粒径
０．１〜０．５μｍのＰｄ粉末５〜３５ｗｔ％、ＰｄＯ
が約５ｗｔ％から成るものを用いる。Further, another invention of the present application provides a conductor printed on the green sheet of glass ceramics having an average grain size of 0.
90 to 60 wt% of Ag powder with an average particle size of 2 to 0.8 μm, 5 to 35 wt% of Pd powder with an average particle size of 0.1 to 0.5 μm, and PdO
is about 5 wt%.

上記材料を用いれば、第１に、８００〜９５０℃温度で
の従来の厚膜焼成ベルト炉によシ、基板としてのガラス
セラミックスのグリーンシートを焼結することができる
。第２に、焼結したガラスセラミックス上の厚膜端子の
はんだ接合強度を向上するため、従来、１０ｋＰ／ｍｍ
２以下である焼結ガラスセラミックスの抗折強度を２０
に１ｆ／ｍＪ以上程度に高強度化できる。第３に、グリ
ーンシート状ガラスセラミックスの焼結時の収縮量に合
うよう印刷導体膜の収縮量を制御することができる。Using the above materials, firstly, green sheets of glass ceramics as substrates can be sintered in a conventional thick film sintering belt furnace at temperatures of 800-950°C. Second, in order to improve the solder joint strength of thick film terminals on sintered glass ceramics, conventional
The bending strength of sintered glass ceramics is 20 or less.
The strength can be increased to about 1 f/mJ or more. Thirdly, the amount of shrinkage of the printed conductor film can be controlled to match the amount of shrinkage of the green sheet-like glass ceramic during sintering.

このように上記材料の組み合せによシ、良好な多層回路
板が形成できる。In this way, a good multilayer circuit board can be formed by combining the above materials.

〔発明の実施例〕　。[Embodiments of the invention].

以下本発明の一実施例について説明する。An embodiment of the present invention will be described below.

この実施例によシ得られる多層回路基板は、第１図に例
示するような、ガラスセラミックス１から成る基板中に
必要な配線２が形成され、この配線２はグイアホール（
導通孔）３内に形成された導体と接続されて成る如き基
板を、第２図の如く積層して、多層に形成したものであ
る。４は部品接続用端子であシ、ここに部品が接続され
て搭載される。In the multilayer circuit board obtained in this example, the necessary wiring 2 is formed in a substrate made of glass ceramics 1, as illustrated in FIG.
The substrates connected to the conductors formed in the conductive holes 3 are laminated as shown in FIG. 2 to form a multilayer structure. 4 is a component connection terminal, to which components are connected and mounted.

本実施例で得られるガラスセラミック質絶縁材料は、例
えばこのような構造の多層配線基板として具体化される
のである。The glass-ceramic insulating material obtained in this example is embodied, for example, as a multilayer wiring board having such a structure.

本実施例のガラスセラミックス質絶縁材料は、非晶質ガ
ラスとして５ｔ０２１　ＰｂＯ＋　ＡＡ’２０３　＋　
ＣａＯ＋ＭｇＯ＋　Ｂ２Ｏ３とに２Ｑ及び／またはＮａ
２Ｏの組成が、後記第１表に掲げるようにして形成した
ものを用い、これに平均粒径０．５μｍのＭｈｏｓ粉末
とＺｒ５ｉ０３粉末とから成る無機粉末を、この無機粉
末が全体の２０〜４０ｗｔ％になるように混合して得る
。非晶質ガラスと無機粉末との割合は、具体的には第２
表に示す割合とした。また、無機粉末のＡ４０３とＺｒ
５ｉ０３との割合は、Ａｊ’＋　Ｏｓが重量比で０．４
〜０．６の範囲になるようにした。具体的な範囲は同じ
く第２表に示す。The glass-ceramic insulating material of this example is 5t021 PbO+ AA'203 + as amorphous glass.
CaO+MgO+ B2O3 and 2Q and/or Na
The composition of 2O was formed as shown in Table 1 below, and an inorganic powder consisting of Mhos powder and Zr5i03 powder with an average particle size of 0.5 μm was added to this, and this inorganic powder accounted for 20 to 40 wt of the total weight. %. Specifically, the ratio of amorphous glass and inorganic powder is
The proportions shown in the table were used. In addition, inorganic powder A403 and Zr
The ratio of Aj'+ Os to 5i03 is 0.4 by weight.
It was set to be in the range of ~0.6. The specific ranges are also shown in Table 2.

このようなガラス質を、８００〜９００℃で熱処理して
回路基板を得る。A circuit board is obtained by heat-treating such glassy material at 800 to 900°C.

また、本実施例の回路基板に用いる導体材料は、平均粒
径０．２ｐｍ〜０．８１ｔｍのＡｇ粉末９０〜６Ｃ１ｗ
ｔ％と、平均粒径０．１〜０．５＃ｍのＰｄ粉末と、Ｐ
ｄＯ粉約５ｗｔ％とから成るものである。具体的に実施
した配合量は、第３表に示す通シである。Further, the conductive material used for the circuit board of this example is Ag powder 90~6C1w with an average particle size of 0.2pm~0.81tm.
t%, Pd powder with an average particle size of 0.1 to 0.5 #m, and P
It consists of about 5 wt% of dO powder. The specific blending amounts are shown in Table 3.

第１表に示すガラスセラミックス組成物と、第３表に示
す導体組成物を組合わせて回路基板を製造した時のガラ
スセラミックスの抗折強度、厚膜端子の引張シ強度、配
線導体膜の平滑性の測定結果を、第４表に示す。ガラス
セラミックス材料及び導体材料は、それぞれ第１表、第
３表の煮で特定した。The bending strength of the glass ceramics, the tensile strength of the thick film terminal, and the smoothness of the wiring conductor film when a circuit board is manufactured by combining the glass ceramic composition shown in Table 1 and the conductor composition shown in Table 3. The results of the sex measurements are shown in Table 4. Glass-ceramic materials and conductor materials were specified in Tables 1 and 3, respectively.

第１表　非晶質ガラスの組成 第２表　ガラスセラミックスの組成 ノ 本実施例の多層配線基板は、次に述べる１〜■の工程に
よシ、製造する。Table 1: Composition of amorphous glass Table 2: Composition of glass ceramics The multilayer wiring board of this example is manufactured by the steps 1 to 2 described below.

工程■ニガラス粉末の作成 第１表の組成となるよう、５ｔｏ２＋　ＰｂＯ＊　Ｃａ
Ｏ＋ＡＪｂ０３＊　ＭｇＯ＋　Ｂ２Ｏ３＋　Ｋ２Ｏ、Ｎ
ａ２Ｏを炭酸塩あるいは水酸化物、酸化物として秤取し
、混合後、白金るつぼに投入して１４００℃で溶融する
。これを急冷し、粉砕して平均粒径１．５μｍの非晶質
ガラスの粉末を作成する。Process ■ Creation of Nigarasu powder 5to2+ PbO* Ca so that the composition is as shown in Table 1.
O+AJb03* MgO+ B2O3+ K2O, N
A2O is weighed out as carbonate, hydroxide, or oxide, mixed, and then put into a platinum crucible and melted at 1400°C. This is rapidly cooled and pulverized to create an amorphous glass powder with an average particle size of 1.5 μm.

工程Ｈニゲリーンシートの作成 非晶質ガラス粉末に、平均粒径０．５μｍのＡｌ２Ｏ５
粉、平均粒径０．５μｍのＺｒ５ｉ０３を第２表に示す
組成となるよう秤取して混合し、さらに、粉体粒子のバ
インダ材（例えばポリブチラール樹脂）、可塑剤、揮発
性溶剤を加えて混線後、脱気処理してスリップを作成し
た。Step H Creation of Nigeleen sheet Al2O5 with an average particle size of 0.5 μm is added to the amorphous glass powder.
Powder, Zr5i03 with an average particle size of 0.5 μm, was weighed and mixed to have the composition shown in Table 2, and a binder material (for example, polybutyral resin) for the powder particles, a plasticizer, and a volatile solvent were added. After cross-talking, a slip was created by degassing.

次いで、このスリップをドクターブレード法によシポリ
エステルフイルム上に塗布し、乾燥して、グリーンシー
トを作成した。このグリーンシートに回路上必要なスル
ーホールをあけておく。Next, this slip was applied onto a polyester film by a doctor blade method and dried to produce a green sheet. Drill through holes necessary for the circuit in this green sheet.

工程■：導体ペーストの印刷 第３表に示すような組成の導電性粉体（Ａｇ　。Process ■: Printing of conductor paste Conductive powder (Ag) with the composition shown in Table 3.

ｐｄ、　ｐａｏ　）の混合物に、エチルセルロースとポ
リビニルブチラール樹脂をアルコール系溶剤に溶解した
ビヒクルを加えて、導体ペーストを作成した。A conductive paste was prepared by adding a vehicle prepared by dissolving ethyl cellulose and polyvinyl butyral resin in an alcoholic solvent to a mixture of pd, pao).

グリーンシートへの導体ペーストは、先ず、工程■で形
成したスルーホールに印刷・充填され、そして、所定の
回路パタンに従って配線膜および端子膜が印刷される。The conductor paste on the green sheet is first printed and filled into the through-holes formed in step (3), and then the wiring film and terminal film are printed according to a predetermined circuit pattern.

これらは最終的に、図面の配線２．端子４に形成される
ものである。These are finally the wiring 2. This is formed on the terminal 4.

工程■：積層および焼結 導体が印刷された幾つかのグリーンシートを逐次積層し
、１２０℃の加圧プレスで圧着して、積層体を形成した
。Step (2): Lamination and sintering Several green sheets printed with conductors were sequentially laminated and pressed together using a pressure press at 120° C. to form a laminate.

この積層体を８００〜９５０℃の１０分を保持する温度
プロフィールを有する厚膜ベルト炉で焼結した。This laminate was sintered in a thick-film belt furnace with a temperature profile holding 800-950°C for 10 minutes.

工程Ｖ：はんだ接合 Ｐｂ／Ｓｎ共晶はんだを用い、入出力用のクリープリー
ド、セラミックチップコンデンサを接続した。Step V: Soldering Creep leads for input/output and ceramic chip capacitors were connected using Pb/Sn eutectic solder.

第４表に、実施例として用いた材料組み合せを示すとと
もに、上記工程で得られた本実施例による回路基板のは
んだ接続強度測定結果を示す。前述した通り組み合わせ
は、ガラスセラミックスのの厚膜端子を形成して、はん
だ接続強度（引張シ強度）を比較測定するとともに、配
線の平滑性・変形も評価して、合わせて第４表に示す。Table 4 shows the material combinations used in the example and also shows the results of measuring the solder connection strength of the circuit board according to the example obtained in the above steps. As mentioned above, the combinations are shown in Table 4 by forming thick film terminals of glass ceramics and comparing and measuring the solder connection strength (tensile strength), as well as evaluating the smoothness and deformation of the wiring. .

第４表　実施例の組み合わせ及び評価 第４表から明らかなように、本実施例により形成した端
子の接合強度は２．０〜２．５　（ｋＷ／ｍｍ”）でア
シ、アルミナ焼結基板上に形成した厚膜端子の場合（２
，５ｋｔ／ｍｍ２）に匹敵する。従来のガラス基板上の
端子の場合に比べて明らかに高く、実用上有効な接続強
度が得られる。抗折強度もガラスとしては極めて高く、
これが端子接合強度の向上の原因ともなっている。配線
導体膜の平滑性も良好である。Table 4 Combinations and Evaluations of Examples As is clear from Table 4, the bonding strength of the terminals formed according to this example was 2.0 to 2.5 (kW/mm") on reed and alumina sintered substrates. In the case of thick film terminals formed in (2)
, 5kt/mm2). Compared to the case of conventional terminals on glass substrates, it is clearly higher and a practically effective connection strength can be obtained. The bending strength is also extremely high for glass.
This is also the reason for the improvement in terminal bonding strength. The smoothness of the wiring conductor film is also good.

本発明以外の組み合せにあっては、特に導体組成が本発
明の範囲外のものでは、このように平滑な導体膜及び、
はんだ付性のよい端子膜は形成できなかった。In combinations other than the present invention, especially those whose conductor composition is outside the scope of the present invention, such a smooth conductor film and
A terminal film with good solderability could not be formed.

従って本実施例の多層回路基板は、アルミナ基板の場合
の多層層数の限界と微細で高密度な回路が形成できない
という難点を克服したガラス質基板の長所をそのまま有
するとともに、従来のガラス質基板の問題点であった端
子接続強度について、それをアルミナ基板に匹敵する程
に向上したものであって、平滑性も良好であるので、実
用上極めて有利なものであシ、高集積−小型の回路基板
において、極めて効果大ということができる。Therefore, the multilayer circuit board of this embodiment has the advantages of a glass substrate, which overcomes the limitations of the number of multilayers and the inability to form fine, high-density circuits in the case of an alumina substrate. The terminal connection strength, which had been a problem, has been improved to a level comparable to that of alumina substrates, and it also has good smoothness, making it extremely advantageous in practice. It can be said that it is extremely effective in circuit boards.

〔発明の効果〕〔Effect of the invention〕

上述の如く本発明によれば、多層化に問題がなくしかも
微細化・高密度化が図れるというガラスセラミック質絶
縁材料を用いた多層回路基板の長所をそつくシ備えて、
かつ従来技術の難点を解決しかも導体配線の変形等がな
く平滑性にすぐれる多層回路基板を得ることができると
いう効果がある。As described above, the present invention takes advantage of the advantages of multilayer circuit boards using glass ceramic insulating materials, such as having no problems with multilayering and being able to achieve miniaturization and high density.
In addition, it is possible to solve the problems of the prior art and to obtain a multilayer circuit board with excellent smoothness without deformation of the conductor wiring.

なお、当然のことではあるが、本発明は上記した具体的
実施例にのみ限定されるものではない。Note that, as a matter of course, the present invention is not limited to the specific embodiments described above.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図及第２図は、本発明の一実施例を適用できる回路
基板を示すもので、第１図は基板に配線を形成したもの
の断面図であり、第２図はこのような基板を多層化した
多層回路基板の断面図である。 １・・・ガラスセラミック、２・・・配線、３・・・グ
イアホール、４・・・部品接続用端子。 代理人弁理士　秋　本　正　実 第１図 手続補正書（自発） 昭和６０年１月１６日 特許庁長官　志賀　学　殿 １、事件の表示 昭和５９　年橢許願第り５４４３号 ２、発明の名称　多層回路基板及びその製造方法３、補
正をする者 氏名　（名称）　（５１０）株式会社　日立製作所４、
代理人 住　所　東京都港区西新橋１丁目６番１４号　デトロイ
トビル（１）　本願明細書の特許請求の範囲を別紙のと
おり補正する。 （２）　同上第６頁末行のｒＺｒｓｉｏ２ＪをｒＺｒｓ
ｉｏ４１に補正する。 （３）同上第７頁第１行、第８頁第１７行、第９頁第２
行および第１２頁第１行のｒ　Ｚ　ｒ　Ｓ　ｉ　Ｏａ　
ＪをｒＺｒｓｉｏ４Ｊ　に補正スル。 （４）第１０頁第２表をつぎのとおり補正する。（補正
個所ｒＺｒＳｉＯ３ＪをｒＺｒＳｉＯ４Ｊに補正２個所
） 第２表　ガラスセラミックスの組成 以上 〔別　紙３ 特許請求の範囲 １、ａ）　５ｘＯｚが５０〜６０ｗｔ％、ｐｂｏが１２
〜２０ｗｔ％、ＣａＯが５〜９ｗｔ％、Ａｌ２２０．が
６〜９ｗｔ％、Ｍｇ’Ｏが５〜９ｗｔ％、Ｂ２Ｏ３が２
−５ｗｔ％、Ｎａ２Ｏとに２０が合わせて１〜３ｗｔ％
の組成をもつ非晶質ガラスと、 ｂ）平均粒径０．５　ｐ　ｍのＡＱｔ○３粉末と’Ｚｒ
５ｉＯ。 粉末とから成る無機粉末とを、 無機粉末が全体の２０〜４０ｗｔ％になるように混合し
て得られたガラス質をガラスセラミックス絶縁材料とし
て用い回路を多層化したことを特徴とする多層回路基板
。 ２、ＡＱ２０３が重量比でＡＱ２０３とＺｒ５ｉＯ。 との混合物の全体の０．４〜０．６の範囲にある無機粉
末を用いることを特徴とする特許請求の範囲第１項に記
載の多層回路基板。 ３、前記ガラス質は８００〜９５０℃で熱処理されたも
のであることを特徴とする特許請求の範囲第１項または
第２項に記載の多層回路基板。 ４、ａ）　５ｉｎ２が５（１−６０ｗｔ％、ｐｂｏが１
２〜２０ｗｔ％、Ｃａ　Ｏが５〜９ｗｔ％、Ａｆｆ２０
３が６〜９ｗｔ％、ＭｇＯが５〜９ｗｔ％、Ｂ２Ｏ３が
２〜５ｗｔ％、Ｎａ２Ｏとに２０が合わせて１〜３ｗｔ
％の組成をもつ非晶質ガラスと、 ｂ）平均粒径０．５μｍのＡρ２０３粉末とＺｒ５ｉＯ
，粉末とから成る無機粉末とを、無機粉末が全体の２０
〜４０ｗｔ％になるように混合して得られたガラス質を
ガラスセラミックス絶縁材料として用いるとともに、 Ｃ）平均粒径０．２μｍ〜０．８μｍのＡｇ粉末９０−
６０　ｗ　ｔ％と、平均粒径０．１−０．５７ｚｍのＰ
ｄ粉末と、ＰｄＯ粉約５ｗｔ％とから成る材料を導体材
料として用いて、 回路を多層化したことを特徴とする多層回路基板。 ５、ＡＱ２０３が重量比でＡＭ、０３とＺｒＳｉＯ４と
の混合物の全体の９．４〜０．６の範囲にある無機粉末
を用いることを特徴とする特許請求の範囲第４項に記載
の多層回路基板。 ６、　前記ガラスセラミックス絶縁材料と導体材料とを
組合わせて多層配線板とするとともにこれを８００〜９
００℃で一体に熱処理したことを特徴とする特許請求の
範囲第５項または第６項に記載の多層回路基板。 ７、ａ）　ＳｉＯ２が５（１−６０ｗｔ％、ｐｂｏが１
２〜２０ｗｔ％、ＣａＯが５〜９ｗｔ％、ＡＱ２０３が
６〜９ｗｔ％、ＭｇＯが５〜９ｗｔ％、Ｂ２０．が２〜
５ｗｔ％、Ｎａ２Ｏとに２０が合わせて１〜３ｗｔ％の
組成をもつ非晶質ガラスと、 ｂ）平均粒径０．５　ｐ　ｍのＡＱ２０３粉末とスＬ浦
区笥粉末とから成る無機粉末とを、無機粉末が全体の２
０〜４０ｗｔ％になるように混合して得られたガラス質
をガラスセラミックス絶縁材料として用いるとともに、 Ｃ）　平均粒径０．２μｍ−０，８，ｕ＋ｎのＡｇ粉末
９０〜６０ｗｔ％と、平均粒径０．１−０．５μｍのＰ
ｄ粉末と、ＰｄＯ粉約５ｗｔ％とから成る材料を導体材
料として用いて、 これらの材料を組合わせて多層配線板とし、これを８０
０〜９５０°で一体に熱処理することを特徴とする多層
回路基板の製造方法。1 and 2 show a circuit board to which an embodiment of the present invention can be applied. FIG. 1 is a cross-sectional view of a circuit board with wiring formed thereon, and FIG. FIG. 2 is a cross-sectional view of a multilayer circuit board. 1...Glass ceramic, 2...Wiring, 3...Guiahole, 4...Terminal for connecting components. Representative Patent Attorney Tadashi Akimoto Actual Figure 1 Procedural Amendment (Voluntary) January 16, 1985 Director General of the Patent Office Manabu Shiga 1, Indication of the Case 1980 Perpetual Permission No. 5443 2, Name of the Invention Multilayer Circuit board and its manufacturing method 3, Name of person making the correction (Name) (510) Hitachi, Ltd. 4,
Agent address: Detroit Building, 1-6-14 Nishi-Shinbashi, Minato-ku, Tokyo (1) The scope of claims in the specification of this application is amended as shown in the attached sheet. (2) rZrsio2J at the end of page 6 of the same page
Correct to io41. (3) Same as above, page 7, line 1, page 8, line 17, page 9, line 2
row and page 12, first line r Z r S i Oa
Correct J to rZrsio4J. (4) Table 2 on page 10 is amended as follows. (2 correction points rZrSiO3J to rZrSiO4J) Table 2 Composition of glass ceramics or more [Attachment 3 Claim 1, a) 5xOz is 50 to 60 wt%, pbo is 12
~20wt%, CaO 5~9wt%, Al220. is 6 to 9 wt%, Mg'O is 5 to 9 wt%, B2O3 is 2
-5wt%, Na2O and 20 together are 1 to 3wt%
b) AQt○3 powder with an average particle size of 0.5 pm and 'Zr
5iO. A multilayer circuit board characterized in that a circuit is multilayered using a vitreous substance obtained by mixing powder and an inorganic powder such that the inorganic powder accounts for 20 to 40 wt% of the total as a glass ceramic insulating material. . 2. AQ203 has a weight ratio of AQ203 and Zr5iO. 2. The multilayer circuit board according to claim 1, characterized in that the inorganic powder is used in a mixture having a total content of 0.4 to 0.6. 3. The multilayer circuit board according to claim 1 or 2, wherein the vitreous material is heat-treated at 800 to 950°C. 4, a) 5in2 is 5 (1-60wt%, pbo is 1
2-20wt%, CaO 5-9wt%, Aff20
3 is 6 to 9 wt%, MgO is 5 to 9 wt%, B2O3 is 2 to 5 wt%, and 20 is 1 to 3 wt% in total with Na2O.
b) Aρ203 powder with an average particle size of 0.5 μm and Zr5iO
, powder, and inorganic powder, the inorganic powder being 20% of the total
The glass obtained by mixing the mixture to a concentration of ~40 wt% is used as a glass-ceramic insulating material, and C) Ag powder 90- with an average particle size of 0.2 μm to 0.8 μm.
60 wt% and P with an average particle size of 0.1-0.57zm
1. A multilayer circuit board characterized in that a circuit is multilayered using a material consisting of PdO powder and about 5 wt% PdO powder as a conductor material. 5. The multilayer circuit according to claim 4, characterized in that AQ203 uses an inorganic powder whose weight ratio is in the range of 9.4 to 0.6 of the entire mixture of AM, 03 and ZrSiO4. substrate. 6. The glass ceramic insulating material and the conductive material are combined to form a multilayer wiring board, and this is
The multilayer circuit board according to claim 5 or 6, characterized in that the multilayer circuit board is integrally heat-treated at 00°C. 7, a) SiO2 is 5 (1-60 wt%, pbo is 1
2-20 wt%, CaO 5-9 wt%, AQ203 6-9 wt%, MgO 5-9 wt%, B20. 2~
b) an inorganic powder consisting of AQ203 powder with an average particle size of 0.5 pm and Su Lura-ku-pu powder; , the inorganic powder is the whole 2
C) 90 to 60 wt% of Ag powder with an average particle size of 0.2 μm - 0.8, u+n, and the average particle size P with a diameter of 0.1-0.5μm
A material consisting of PdO powder and approximately 5 wt% PdO powder is used as a conductor material, and these materials are combined to form a multilayer wiring board, which is
A method for manufacturing a multilayer circuit board, characterized by integrally heat-treating at 0 to 950 degrees.

Claims (1)

【特許請求の範囲】 １、ａ）　５ｔｏ２が関〜６０Ｗ′ｔ％、ｐｂｏが１２
〜２０ｗｔ％、ＣａＯが５〜９ｗｔ％、ＡＪ２０３が６
〜９ｗｔ％、ＭｇＯが５〜９ｗｔ％、Ｂ２Ｏ３が２〜５
ｗｔ％、Ｎ＆２０とＫｇＯが合わせて１〜３ｗｔ％の組
成をもつ非晶質ガラスと、ｂ）平均粒径０．５　ｐｍの
ＡｌｚＯａ粉末とＺｒ３ｉ０３粉末とから成る無機粉末
とを、 無機粉末が全体の２０〜４（ｈｖｔ％になるように混合
して得られたガラス質をガラスセラミックス絶縁材料と
して用い回路を多層化したことを特徴とする多層回路基
板。 ２、ＡＴｏＯｓが重量比でＡｌｈＯｓとＺｒ５ｉ０３と
の混合物の全体の０．４〜０．６の範囲にある無機粉末
を用いることを特徴とする特許請求の範囲第１項に記載
の多層回路基板。 ３、前記ガラス質は８００〜９５０℃で熱処理されたも
のであることを特徴とする特許請求の範囲第１項または
第２項に記載の多層回路基板。 ４、ａ）　Ｓｉｎｇが５０〜６Ｄｗｔ％、ｐｂｏが１２
〜２０ｗｔ％、ＣａＯが５〜９ｗｔ％、ＡＡ’ｇ　ｏｓ
が６〜９ｗｔ％、ＭｇＯが５〜９ｗｔ％、Ｂ２Ｏ３が２
７５＊ｔ％、Ｎａ２ＯとＫｚＯが合わせて１〜３ｗｔ％
の組成をもつ非晶質ガラスと、ｂ）平均粒径０．５ｐｙ
ｉの１ｚｏａ粉末とＺｒ５１０３粉末とから成る無機粉
末とを、 無機粉末が全体の２０〜４０ｗ　ｔ％になるように混合
して得られたガラス質をガラスセラミック絶縁材料とし
て用いるとともに、 Ｃ）平均粒径０．２ｐｍ　−０，８ｐｍのＡｇ粉末９０
〜６０ｗｔ％と、平均粒径０．１〜０．５ｐｍのＰｄ粉
末と、Ｐｄ。 粉約５ｗｔ％とから成る材料を導体材料として用いて、 回路を多層化したことを特徴とする多層回路基板。 ５、ＡＪ２０３が重量比でＡｌｚ　ＯｓとＺｒ５ｉＯｓ
との混合物の全体の０．４〜０．６の範囲にある無機粉
末を用いることを特徴とする特許請求の範囲第４項に記
載の多層回路基板。 ６、前記ガラスセラミックス絶縁材料と導体材料８００
〜９００°Ｃで一体に熱処理したことを特徴とする特許
請求の範囲第５項または第６項に記載の多層回路基板。 ７、ａ）　ＳｉＳ１０２７５Ｅ５０−６０％、ｐｂｏ力
ｉ　１２〜２０ｗｔ％、ＣａＯが５〜９ｗｔ％、ＡＡ’
＋Ｏｓが６〜９ｗｔ％、ＭｇＯ力；５〜９ｗｔ％、Ｂ２
Ｏ３が２〜５ｗｔ％、Ｎａ２Ｏとに２０　力Ｅ合わせて
１〜ａｗｔ％の組成をもつ非晶質ガラスと、ｂ）平均粒
径０．５μｍのＡＡ！２０ｇ粉末とＺｒ５ｉ０３粉末と
から成る無機粉末とを、 無機粉末が全体の２０〜４０ｗｔ％になるように混合し
て得られたガラス質をガラスセラミックス絶縁材料とし
て用いるとともに、 Ｃ）平均粒径０．２ｐｍ　〜０．８　ｐｍのＡｇ粉末（
社）〜６０ｗｔ％と、平均粒径０．１〜Ｏ，，５Ｐｍの
Ｐｄ粉末と、ＰｄＯ粉約５ｗｔ％とから成る材料を導体
材料として用いて、 これらの材料を組合せて多層配線板とし、これを８００
〜９５０°で一体に熱処理することを特徴とする多層回
路基板の製造方法。[Claims] 1. a) 5to2 is connected to 60W't%, pbo is 12
~20 wt%, CaO 5-9 wt%, AJ203 6
~9 wt%, MgO 5-9 wt%, B2O3 2-5
b) an amorphous glass having a composition of 1 to 3 wt% in total of N & 20 and KgO, and b) an inorganic powder consisting of AlzOa powder and Zr3i03 powder with an average particle size of 0.5 pm, the inorganic powder being the whole. 2. A multilayer circuit board characterized in that a circuit is multilayered using a glassy substance obtained by mixing 20 to 4 (hvt%) as a glass-ceramic insulating material. 2. AToOs has a weight ratio of AlhOs and Zr5i03. 3. The multilayer circuit board according to claim 1, characterized in that the inorganic powder is used in a mixture of 0.4 to 0.6 of the total temperature of the glass. The multilayer circuit board according to claim 1 or 2, characterized in that the multilayer circuit board is heat-treated with 4.a) Sing is 50 to 6 Dwt%, pbo is 12
~20wt%, CaO 5~9wt%, AA'gos
is 6-9 wt%, MgO is 5-9 wt%, B2O3 is 2
75*t%, Na2O and KzO together 1-3wt%
an amorphous glass having a composition of b) an average particle size of 0.5 py;
Inorganic powder consisting of 1zoa powder of i and Zr5103 powder is mixed so that the inorganic powder accounts for 20 to 40 wt% of the total, and the glassy material obtained is used as a glass ceramic insulating material, and C) average grain Ag powder 90 with a diameter of 0.2 pm - 0.8 pm
~60 wt%, Pd powder with an average particle size of 0.1 to 0.5 pm, and Pd. A multilayer circuit board characterized in that a circuit is multilayered using a material consisting of about 5 wt% powder as a conductor material. 5. AJ203 has a weight ratio of Alz Os and Zr5iOs
5. The multilayer circuit board according to claim 4, characterized in that the inorganic powder is used in a mixture with a total amount of 0.4 to 0.6. 6. The glass ceramic insulating material and conductive material 800
The multilayer circuit board according to claim 5 or 6, wherein the multilayer circuit board is integrally heat-treated at ~900°C. 7, a) SiS10275E50-60%, pbo force i 12-20 wt%, CaO 5-9 wt%, AA'
+Os is 6-9 wt%, MgO power; 5-9 wt%, B2
An amorphous glass having a composition of 2 to 5 wt% of O3 and 1 to awt% of Na2O and b) AA with an average particle size of 0.5 μm! A vitreous material obtained by mixing 20 g powder and an inorganic powder consisting of Zr5i03 powder so that the inorganic powder accounts for 20 to 40 wt% of the total is used as a glass ceramic insulating material, and C) an average particle size of 0. 2pm ~ 0.8pm Ag powder (
A material consisting of Pd powder with an average particle size of 0.1 to 0.5 Pm, and about 5 wt% of PdO powder is used as a conductor material, and these materials are combined to form a multilayer wiring board. This is 800
A method for manufacturing a multilayer circuit board, characterized by integrally heat-treating at ~950°.