JPS60217761A - High-resolution solid-state image pickup device - Google Patents

Abstract

PURPOSE:To obtain a solid-state image pickup device which reproduces a highly detailed picture, by providing two operation modes which add signal charges of vertically continuous two-picture element quantity or the quantity of two picture elements of different matrices of a vertical charge transferring section to a horizontal charge transferring section. CONSTITUTION:Firstly, the signal charges accumulated in all photosensitive sections of A-field are simultaneously transferred to a vertical CCD register through a field shift gate 4. Signal charges of each picture element are held at each stage of the vertical CCD register of an one picture element/one stage constitution and the charges are transferred downward one stage by one stage. While the downward transfer of one stage is made, one line of electric charges inputted in a horizontal CCD register 5 are held under the same condition and the horizontal transfer is made after another one-stage downward transfer is made and another line of electric charges are inputted. This becomes the 1st operating mode. Secondly, signals of two-picture element quantity of different matrices are added to the horizontal CCD register at B-field and the horizontal transfer is performed in the same way. This becomes the 2nd operating mode.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は高精細画像を再生する高解像度固体装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a high resolution solid state device for reproducing high definition images.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

従来の例えばＮＴＳＣ方式のごときテレビジョン標準方
式では、垂直方向走査線５１２本、飛び越し走査１フレ
ーム２フイード構成、画面アスペクト比３：４などが定
められているため、その撮像手段である固体撮像装置は
、この標準方式に適合すべく構成されている。The conventional television standard system, such as the NTSC system, specifies 512 vertical scanning lines, an interlaced scan frame with 2 feeds, and a screen aspect ratio of 3:4. is configured to comply with this standard.

現在この標準方式に適合した例えばインターライン転送
方式ＣＣＤ（以後ＩＴ−ＣＣＤと称す）における画素数
は５００（垂直）Ｘ４００　（水平）程度である。Currently, the number of pixels in, for example, an interline transfer type CCD (hereinafter referred to as IT-CCD) that conforms to this standard method is approximately 500 (vertical) x 400 (horizontal).

このようなＩＴ−ＣＯＤの撮像動作を第１図を用いて簡
単に説明する。このＩＴ−ＣＤＤでは例えばホトダイオ
ード（以下ＰＤと称す）で形成された２ＮＸＭ個（例え
ばＮ−２５０，Ｍ−４００）の感光部Ｐ１ｔ　、　ＰＩ
　ｔ　’　、　Ｐｓ　２　、　Ｐ１２′・＝°＋　Ｐ　
ｔ　ｕ　＊　Ｐ　１Ｎ　’　Ｉ　Ｐ　２　１　Ｉ　Ｐ　
２　ｔ　’　。The imaging operation of such IT-COD will be briefly explained using FIG. 1. In this IT-CDD, for example, 2NXM (for example, N-250, M-400) photosensitive parts P1t, PI formed of photodiodes (hereinafter referred to as PD) are used.
t', Ps 2, P12'・=°+P
t u * P 1N ' I P 2 1 I P
2t'.

Ｐ２２．Ｐ２２’、・・・＊　Ｐ　２　Ｎ　Ｉ　Ｐ　２
　Ｎ　’　ｌ　ｌＰ　Ｍ　ｓ　、Ｐ　Ｍ　工’　＋　Ｐ
　Ｍ　２　Ｎ　Ｐ　Ｍ　２　’　ｌ　ｌＰＭＮ、ＰＭＮ
’　（以下ｐｉ、ｐｉ’で代表する）と、この感光部ｐ
ｉ、ｐｉ’で光電変換されて蓄積された信号電荷を読出
すための垂直電荷転送部である垂直ＣＣＤレジスタＣ１
、Ｃ２、・・・ＩｃＭが互いに水平方向に交互配列され
ている。そして垂直ＣＯＤレジスタの信号電荷は、１段
毎に水平電荷転送部である水平ＣＯＤレジスタ１に転送
され、水平有効期間において水平ＣＯＤレジスタ１内を
転送された後順次出力部２より読出される。P22. P22',...* P 2 N I P 2
N' l lP M s , P M engineering' + P
M 2 N P M 2 ' l l PMN, PMN
' (hereinafter represented by pi, pi') and this photosensitive part p
Vertical CCD register C1 which is a vertical charge transfer unit for reading out the signal charges photoelectrically converted and accumulated at i, pi'.
, C2, . . . IcM are arranged alternately with each other in the horizontal direction. The signal charges in the vertical COD register are transferred to the horizontal COD register 1, which is a horizontal charge transfer unit, one stage at a time, and after being transferred within the horizontal COD register 1 during the horizontal valid period, they are sequentially read out from the output unit 2.

４は、感光部Ｐｉ、Ｐｉ−の信号電荷を垂直ＣＯＤレジ
スタＣｔ　、　Ｃ２、・・・ＣＭによみだすためのフィ
ールドシフトゲートである。Reference numeral 4 denotes a field shift gate for transferring the signal charges of the photosensitive portions Pi, Pi- to the vertical COD registers Ct, C2, . . . CM.

ここで垂直ＣＯＤレジスタＣｓ　、　Ｃ２、・・・。Here, vertical COD registers Cs, C2, . . .

ＣＭにおける垂直方向の転送段数は感光部Ｐｔ。The number of transfer stages in the vertical direction in CM is the photosensitive portion Pt.

Ｐｌ’の垂直方向画素数の半数のＮ　（＝２５０）であ
る。通常のテレビジョン標準方式において１フレームは
２フイールドより構成され、またンターレス走査を行な
っている。従ってＩＴ−ＣＤでもこれに適合した撮像動
作を行なってお先の２フイールドをＡ、Ｂフィールドに
分け、フィールドでは垂直方向に連続し゛て設けられた
個の感光部（Ｐｌｌ、ｐＨ’　＞、’（ＰＩ２゜Ｐ１２
’）、・・・、（ＰＩＮ、ＰＩＮ’　）。This is N (=250), which is half the number of pixels in the vertical direction of Pl'. In the normal television standard system, one frame consists of two fields, and interlace scanning is performed. Therefore, the IT-CD also performs an imaging operation compatible with this, dividing the previous two fields into fields A and B, and in the field, the photosensitive areas (Pll, pH'>,' (PI2゜P12
'),..., (PIN, PIN').

（Ｐ２１．Ｐ２１’　）、（Ｐ２２．Ｐ２２’　）。(P21.P21'), (P22.P22').

・・・、（Ｐ２Ｎ、Ｐ２Ｎ’　）、・・・、（ＰＭｌ。..., (P2N, P2N'), ..., (PMl.

ＰＭＩ　’　）、（ＰＭ２　、ＰＭ２’　）、・・・。PMI　'), (PM2, PM2'),...

（ＰＭＮ　、ＰＭＮ　’　）で蓄積された信号電荷を合
せて読出し、Ｂフィールドでは、垂直にＡフィールドで
読出した２個の感光部に対して空間的に垂直方向に対し
て１８０度位相が異なる連続した２個の感光部　（Ｐ１
１’　、ＰＩ２）、（Ｐ１２’　。The signal charges accumulated in (PMN, PMN') are read out together, and in the B field, a continuous signal with a spatially different phase of 180 degrees in the vertical direction is read out in the B field. The two photosensitive areas (P1
1', PI2), (P12'.

Ｐｓ、ａ）、・・・、　（Ｐ２１’、Ｐ２２）。Ps, a), ..., (P21', P22).

（Ｐ２２’　、Ｐ２３　）、　、（ＰＭＩ　’　。(P22', P23), (PMI').

ＰＭ２　）、（ＰＭ２’　、ＰＭｌ　）、・・・で蓄積
された信号電荷を合せて読出す７このような４Ｒ＠雪荷
読出しモードをフィールド蓄積モードと呼び、この場合
、垂直方向においてＡ、Ｂフィールドで読出される信号
の空間的位相が１８０度異なるため、感光領域全域から
は２ＮＸＭ個（−５００Ｘ４００個）のサンプル点が得
られる。PM2), (PM2', PMl), ... 7 Such a 4R@snow load readout mode is called field accumulation mode, and in this case, A, B in the vertical direction Since the spatial phases of the signals read out in the field differ by 180 degrees, 2NXM (-500x400) sample points are obtained from the entire photosensitive area.

これらのサンプル点を第２図に示す。Ａフィールドが黒
丸印で表わされ、Ｂフィールドが白丸印である。このサ
ンプル点は垂直方向の連続２ｉｉ！ｉｉ素の中間点にと
っである。ＡとＢフィールドサンプル点は図に見られる
ように正方格子配列となる。These sample points are shown in FIG. The A field is represented by a black circle, and the B field is represented by a white circle. This sample point is vertically continuous 2ii! It is the middle point of the ii element. The A and B field sample points are arranged in a square grid as seen in the figure.

このような従来方式のＩＴ−ＣＯＤでは１フィールド時
間でのサンプル点は垂直が２５０個、水平が４００個で
あり、インターレースによる２フィールド期間で垂直が
２倍の５００個のサンプル点となり、合計サンプル点は
２００に個となる。In this conventional IT-COD method, the number of sample points in one field time is 250 vertically and 400 horizontally, and in two field periods due to interlacing, the vertical sample points are doubled to 500, and the total sample There are 200 points.

これらの画像を見ると、垂直方向は撮像管と同じサンプ
ル点となり問題は無いが、水平方向はかなり見劣りする
。水平方向の画素数としては４００個では不足であり、
５８０個さらには８００個と倍増が要求されている。し
かし、同じシリコン・チツブの中に２倍の画素数を組み
込むには極めて微細な集積回路製作技術を必要とし実用
化にはかなりの年数を必要とする。Looking at these images, the vertical direction is the same sample point as the image pickup tube, so there is no problem, but the horizontal direction is quite poor. 400 is insufficient for the number of pixels in the horizontal direction,
It is requested that the number be doubled to 580 or even 800. However, incorporating twice the number of pixels into the same silicon chip requires extremely fine integrated circuit fabrication technology, and it will take many years to put it into practical use.

画素数を直接増加せずに疑似的に増加する方法としてＭ
Ｏ８形撮像素子では画素をいわゆる市松配置（補間配置
とも言う）とし゛、２行同時読出しインターレースを採
用する方式がとられている（参考文献：テレビジョン学
会誌第３７巻第１０号８１２〜８１８頁）。ＭＯ８形素
子では読出しのラインが八βであり、垂直、水平の配線
が容易であり２行（垂直方向に２画素）同時に続出し、
得られた信号を別々に２本の信号線から出力して外部で
容易に半画素のずれを遅延線により半ビツト調整して、
元の画素位置に対応した時間信号に出来る。As a method of pseudo increasing the number of pixels without directly increasing the number of pixels, M
In the O8 type image sensor, the pixels are arranged in a so-called checkerboard arrangement (also called an interpolation arrangement), and a method is adopted in which two lines are simultaneously read out and interlaced (Reference: Journal of the Society of Television Engineers, Vol. 37, No. 10, pp. 812-818). ). In the MO8 type element, the readout line is 8β, and vertical and horizontal wiring is easy, and two rows (two pixels in the vertical direction) are connected at the same time.
The obtained signals are output separately from two signal lines, and the half-pixel shift can be easily adjusted externally by half-bit using a delay line.
A time signal corresponding to the original pixel position can be generated.

これに対して、ＩＴ−Ｃ：ＣＤでは市松画素配置は、垂
直転送ＣＯＤを蛇行させる必要があり、構成が複雑にな
る。また前述したように垂直方向の２画素を同時に読出
すが、ＣＯＤの段数が画素数の半分であるから別個に保
持できず、転送の初期に合算せざるを得ない。On the other hand, in IT-C:CD, the checkered pixel arrangement requires the vertical transfer COD to meander, making the configuration complicated. Furthermore, as described above, two pixels in the vertical direction are read out at the same time, but since the number of COD stages is half the number of pixels, they cannot be held separately and must be combined at the beginning of transfer.

このように、ＩＴ−ＣＯＤを高精細化するには構造の複
雑化が避けられず、単なる画素数の増加が解決手段とし
て追及されている。As described above, in order to increase the definition of IT-COD, it is inevitable to make the structure more complicated, and simply increasing the number of pixels is being pursued as a solution.

〔発明の目的〕[Purpose of the invention]

本発明は上記の点に鑑みなされたもので、雑音や感度の
点ですぐれるＩＴ−ＣＯＤの特徴を生かしつつ、高精細
画像を再生する固体撮像装置を提供することを目的とす
る。The present invention has been made in view of the above points, and an object of the present invention is to provide a solid-state imaging device that reproduces high-definition images while taking advantage of the features of IT-COD, which is excellent in terms of noise and sensitivity.

〔発明の概要〕[Summary of the invention]

本発明における固体撮像装置においては、垂直電荷転送
部を、垂直方向の画素ごとに一段の電荷転送段が形成さ
れたつ画素１段構成とすること、および、水平電荷転送
部に、垂直電荷転送部の垂直に連続した２画素分の信号
電荷を同じ位置で加算する第１の動作モードと、垂直電
荷転送部の行。In the solid-state imaging device according to the present invention, the vertical charge transfer section has a one-stage pixel configuration in which one charge transfer stage is formed for each pixel in the vertical direction, and the horizontal charge transfer section has a vertical charge transfer section. A first operation mode in which signal charges for two vertically consecutive pixels are added at the same position, and a row of vertical charge transfer units.

列の異なる２画素分の信号電荷を同じ位置で加算する第
２の動作モードとを持たせたことを特徴とする。上記の
如き垂直電荷転送部としては例えば、本発明者等が先に
提案した特開昭５８−１６１４７３号公報（出願臼８５
７．２．１９）のものを用いればよい。It is characterized by having a second operation mode in which signal charges for two pixels in different columns are added at the same position. For example, the vertical charge transfer section as described above is disclosed in Japanese Patent Application Laid-Open No. 58-161473 (application No. 85), which was previously proposed by the present inventors.
7.2.19) may be used.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、水平方向の画素数を物理的に増加する
事をせずに、従来の集積回路技術で水平方向に２倍の解
像度となる高群、像度固体撮像装置とする事ができる。According to the present invention, it is possible to create a high group and image resolution solid-state imaging device with twice the resolution in the horizontal direction using conventional integrated circuit technology without physically increasing the number of pixels in the horizontal direction. can.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

第３図は本発明の一実施例による固体Ｒ像装置の模式的
構成図である。ホトダイオード（ＰＤ）で形成されたＭ
列の感光部Ｐ１．Ｐ２　、・・・、　ＰＭと、同じくＭ
列の垂直ＣＯＤレジスタＣｔ　、　Ｃ２。FIG. 3 is a schematic diagram of a solid-state R image device according to an embodiment of the present invention. M formed by photodiode (PD)
Column photosensitive area P1. P2 ,..., PM and also M
Column vertical COD register Ct, C2.

・・・ＩｃＭが図示の如く交互に配列され、感光部の各
列は　（Ｐｓｔ、Ｐ１１’　、ＰＩ３．Ｐ１２’　。...IcM are arranged alternately as shown, and each row of photosensitive parts is (Pst, P11', PI3.P12').

ＰＩ３．・・・、ＰＩＮ、ＰＩＮ’　＞、（Ｐ２１１Ｐ
２１’　、Ｐ２２．Ｐ２２’　、Ｐ２３．°”。PI3. ..., PIN, PIN'>, (P211P
21', P22. P22', P23. °”.

Ｐ２　Ｎ　、　Ｐ２　Ｎ　’　）　、・・・、（ＰＭＩ
　、ＰＭＩ　’　。P2 N, P2 N') ,..., (PMI
, PMI'.

Ｐ　Ｍ　２　、Ｐ　Ｍ　２　’　＊　Ｐ　Ｍ　３　＊　
”’、＊　Ｐ　Ｍ　Ｎ　％ＰＭＮ’）の如＜、２Ｎ個の
ＰＤが配置されており、また垂直ＣＯＤレジスタの各々
はＰＤに１対１に対応して（Ｃ１１，Ｃｔ　ｔ　’　、
　Ｃｔ　２　、　Ｃｔ　２　’　。P M 2 , P M 2 ' * P M 3 *
2N PDs are arranged as shown in "', * P M N %PMN'), and each of the vertical COD registers corresponds one-to-one to a PD (C11, Ct t ',
Ct2, Ct2'.

Ｃ１３，・・・、ＣＩＮ、ＣＩＮ’　）、＜Ｃ２ｓ　。C13,..., CIN, CIN'), <C2s.

Ｃ２１’　、Ｃ２２，Ｃ２２’　、０２３　、　°＝。C21', C22, C22', 023, °=.

０２　Ｎ　、　０２　Ｎ　’　）　、・・・＋　（ＣＭ
Ｉ　、ＣＭｌ　’　＋ＣＭ２ＳＣＭ２’、ＣＭ３．　−
　、ＣＭＮ％ＣＭＮ’）の如＜２Ｎ個の転送段を有する
。即ち、感光部と垂直ＣＯＤレジスタが交互に配列され
、かつ垂直ＣＯＤレジスタの転送段数と垂直方向ＰＤ数
は同数とされる。ことでＮを例えば２５０とすると垂直
方向のＰＤ数と垂直ＣＯＤレジスタの転送段数は、いず
れも５００となる。02 N, 02 N'),...+ (CM
I, CMl' + CM2SCM2', CM3. −
, CMN% CMN'). That is, the photosensitive sections and the vertical COD registers are arranged alternately, and the number of transfer stages of the vertical COD registers and the number of vertical PDs are the same. Therefore, if N is 250, for example, the number of PDs in the vertical direction and the number of transfer stages of the vertical COD register are both 500.

垂直ＣＯＤレジスタの構成を第４図に示す。断面は垂直
ＣＯＤレジスタの垂直方向にとっである。FIG. 4 shows the configuration of the vertical COD register. The cross section is taken in the vertical direction of the vertical COD register.

Ｐ型シリコン基板１０上に埋め込みチャンネルであるＮ
＋層１１が設けられ、このＮ＋層１１上に第１ゲート酸
化膜１２が形成されている。そしてこのゲート酸化膜１
２上に第１層目の転送電極１５　（１５−１，１５−２
，１５−３，・・・）が形成され、その上に第２ゲート
酸化１１１１３を介して第２層目の転送電極１６　（１
６−１，１６−２゜・・・）が、第１層目の転送電極１
５と重なり部ＡＯを有して形成されている。そしてさら
にその上に第３ゲート酸化膜１４を介して垂直方向に連
続して第３層目の転送電極１７が形成されている。ここ
でこの第３層目の転送電極１７は、第１層目の転送電極
１５と第２層目の転送型ｌ１１６が重なっていない間隙
部において基板に対向するようになっている。A buried channel N is formed on the P-type silicon substrate 10.
A + layer 11 is provided, and a first gate oxide film 12 is formed on this N+ layer 11. And this gate oxide film 1
The first layer of transfer electrodes 15 (15-1, 15-2
, 15-3, ...) are formed, and a second layer transfer electrode 16 (1
6-1, 16-2°...) are the first layer transfer electrodes 1
5 and an overlapping portion AO. Furthermore, a third layer transfer electrode 17 is formed continuously thereon in the vertical direction with a third gate oxide film 14 interposed therebetween. Here, the third layer transfer electrode 17 faces the substrate in the gap where the first layer transfer electrode 15 and the second layer transfer mold 116 do not overlap.

そして第１層目の転送電極１５．第２層目の転送電極１
６及び第３層目の電極１７に各々独立な３相クロツクパ
ルス電圧を印加することにより、連続した３電極例えば
図のＡｐの範囲を一段の転送単位として垂直方向の電荷
転送が行われる。and the first layer transfer electrode 15. Second layer transfer electrode 1
By applying independent three-phase clock pulse voltages to the electrodes 6 and 17 of the third layer, charge transfer in the vertical direction is performed using three consecutive electrodes, for example, the range Ap in the figure, as one transfer unit.

第３図と第４図の構成による撮像動作を説明する。まず
Ａフィードで全ての感光部に蓄積された信号電荷をフィ
ールドシフトゲート４を介して垂直ＣＯＤレジスタに同
時に転送する。前述のように垂直ＣＯＤレジスタは１画
素１段構成であるから各画素の信号電荷が隣接した垂直
ＣＣＤレジスタの各段に個別に保持される。これらの信
号電荷を垂直ＣＯＤレジスタの中を第３図の下方へ一段
ずつ転送する。通常のＣＯＤでは１段ずつ転送されて水
平ＣＯＤレジスタ５に入った電荷は水平方向に高速で転
送されて順次出力部２から読み出される。The imaging operation using the configurations shown in FIGS. 3 and 4 will be described. First, in the A feed, the signal charges accumulated in all the photosensitive parts are simultaneously transferred to the vertical COD register via the field shift gate 4. As described above, since the vertical COD register has one stage per pixel, the signal charge of each pixel is individually held in each stage of the adjacent vertical CCD register. These signal charges are transferred step by step in the vertical COD register downward in FIG. In a normal COD, charges that are transferred one stage at a time and enter the horizontal COD register 5 are transferred at high speed in the horizontal direction and are sequentially read out from the output section 2.

これに対して本実施例の固体撮像装置においては、垂直
方向１段の転送により水平ＣＯＤレジスタ５に入った１
行の電荷をそのまま保持しておき、さらに垂直方向１段
の転送によりもう１行の電荷が入った後に水平転送を行
なう。この動作を繰り返すと垂直方向に連続して設けら
れた２個の＜　Ｐｌｘ　、Ｐｔｔ’　）、（Ｐ１２．Ｐ
１２’　）・・・、（ＰＩＮ、ＰＩＮ’　）、・・・、
（Ｐ２１゜Ｐ２１’　）、（Ｐ２２．Ｐ２２’　）、・
・・、（Ｐ２　Ｎ　Ｉ　Ｐ２　Ｎ　’　）　、・・・、
（ＰＭｌ　、ＰＭＬ’　）。On the other hand, in the solid-state imaging device of this embodiment, the 1
The charges in the row are held as they are, and after one more row of charges is transferred in the vertical direction, horizontal transfer is performed. By repeating this operation, two consecutively provided < Plx , Ptt' ), (P12.P
12')..., (PIN, PIN'),...
(P21゜P21'), (P22.P22'),・
..., (P2 N I P2 N'), ...,
(PMl, PML').

（ＰＨ１・ＰＭ２’　）、　（ＰＭＮ、　ＰＭＮ’　）
で蓄積された信号電荷が加算されて読み出される。(PH1・PM2'), (PMN, PMN')
The signal charges accumulated in are added and read out.

これが水平ＣＯＤレジスタでの第１の動作モードである
。This is the first mode of operation in the horizontal COD register.

次に、Ｂフィールドにおいては、同じく全ての感光部に
蓄積された信号電荷をフィールドシフトゲート４を介し
て垂直ＣＯＤレジスタへ同時に転送する。これらの信号
電荷を垂直方向に１段ずつ転送して水平ＣＯＤシフトレ
ジスタ５に送るがＡフィールドと異なり第２図でダッシ
ュがつかない感光部例えばＰ２２からの電荷が水平００
０１２２９５人った時に、そのまま保持せず、水平ＣＯ
Ｄレジスタの１段相当分（１列分）だけ前方へ送る。以
下、これを１列順送りと名付ける。１列順送りした時点
で、再び垂直ＣＯＤレジスタを１段転送して、水平ＣＯ
Ｄレジスタ５にもう１行の電荷を送り込む。この電荷は
ダッシュのついた感光部例えばＰ１１′からのものであ
る。この後に水平転送を行ない信号を読み出す。この動
作を繰り返すと、Ｂフィールドの信号は斜め方向に２個
の感光部　（Ｐｓｔ’　、Ｐ２２）、（Ｐ１３’　。Next, in the B field, the signal charges accumulated in all the photosensitive parts are simultaneously transferred to the vertical COD register via the field shift gate 4. These signal charges are transferred vertically step by step and sent to the horizontal COD shift register 5, but unlike the A field, the charge from the photosensitive element, for example P22, which does not have a dash in FIG.
012295 people, do not hold it as it is, horizontal CO
Send forward by one stage (one column) of the D register. Hereinafter, this will be referred to as 1-column forwarding. When one column is forwarded, the vertical COD register is transferred one stage again, and the horizontal COD
Another row of charges is sent to D register 5. This charge is from the photosensitive area marked with a dash, for example P11'. After this, horizontal transfer is performed and the signal is read out. When this operation is repeated, the B field signal is transmitted diagonally to the two photosensitive areas (Pst', P22) and (P13').

Ｐ２４）・・・で蓄積された信号電荷の加算されたもの
となる。これが水平ＣＯＤレジスタでの第２の動作モー
ドである。This is the sum of the signal charges accumulated in P24)... This is the second mode of operation in the horizontal COD register.

これらのＡとＢフィールドの組み合せによるサンプル点
を図示したのが、第５図である。黒丸印は第２図と同じ
Ａフィールドであるが、白丸印のＢフィールドが水平方
向で半分ずれており斜方格子配列となる。FIG. 5 illustrates sample points obtained by combining these A and B fields. The black circle indicates the A field, which is the same as in FIG. 2, but the white circle B field is shifted by half in the horizontal direction, resulting in an orthorhombic lattice arrangement.

本発明者等の１人が他と著者と共に解析して示したよう
に斜方格子配列では一般に水平解像度が向上する（参考
文献：テレビジョン学会誌第３７巻第１０号８１９頁〜
８２５頁）。斜方格子配列は、いわゆる市松配置であり
補間配置であるから、本実施例の同体撮像装置はＩＴ−
ＣＣＤを基本としながら、従来は難しいとされてきたＣ
ＯＤの市松配置をサンプリングの点で達成した事になる
。As one of the present inventors and other authors analyzed and showed, the horizontal resolution generally improves in the orthorhombic lattice arrangement (References: Journal of the Society of Television Engineers, Vol. 37, No. 10, p. 819)
825 pages). Since the orthorhombic lattice arrangement is a so-called checkerboard arrangement and an interpolation arrangement, the same-body imaging device of this embodiment is IT-
C, which is based on CCD but has traditionally been considered difficult.
This means that the checkered arrangement of OD has been achieved in terms of sampling.

なお、Ｂフィールドのサンプリング点は水平方向で半画
素ずれているので水平信号の時間軸で半画素遅れた位置
に一致させる必要がある。この調整は水平ＣＯＤシフト
レジスタへのクロックパルスの位相１８０度ずらす事に
より半ビットの遅延として達成できる。Note that since the sampling point of the B field is shifted by half a pixel in the horizontal direction, it is necessary to match the sampling point to a position delayed by half a pixel on the time axis of the horizontal signal. This adjustment can be accomplished as a half-bit delay by shifting the clock pulses to the horizontal COD shift register by 180 degrees.

以上の実施例で説明した動作の内、特に水平ＣＯＤレジ
スタでのＡ、Ｂフィールドに対応した第１．第２の動作
モードについて更に具体的に説明する。第６図は第３図
の一部と信号電荷転送の様子を示す図であり、第７図は
Ａフィールドにおけるタイミング図、第８図はＢフィー
ルドにおけるタイミング図である。第６図に示すように
本実施例での構成は垂直ＣＯＤレジスタＣ１は転送電極
がΦＶｓ、ΦＶ２．ΦＶ３の３相であり、水平ＣＯＤレ
ジスタ５は転送電極がΦｌ−（工、ΦＨ２゜ΦＨ３，Φ
Ｈ４の４相である。そして、感光部Ｐ１で蓄積された信
号電荷をフィールドシフトゲートにより垂直ＣＯＤレジ
スタＣ１に転送する電極はΦＶ２とする。以下順次この
信号電荷が転送されて出力される動作を説明する。Of the operations explained in the above embodiments, the first . The second operation mode will be explained in more detail. FIG. 6 is a diagram showing a part of FIG. 3 and the state of signal charge transfer, FIG. 7 is a timing diagram in the A field, and FIG. 8 is a timing diagram in the B field. As shown in FIG. 6, in the configuration of this embodiment, the vertical COD register C1 has transfer electrodes ΦVs, ΦV2 . The horizontal COD register 5 has three phases of ΦV3, and the transfer electrodes of the horizontal COD register 5 are
It has four phases of H4. The electrode for transferring the signal charges accumulated in the photosensitive portion P1 to the vertical COD register C1 by the field shift gate is designated as ΦV2. The operation of transferring and outputting the signal charges will be explained below.

第７図のＡフィールドにおけるタイミング図は、水平ブ
ランキングパルスＨＢＬに同期して垂直ＣＯＤレジスタ
の電極ΦＶ工、ΦＶ２．Φｖ３ならびに水平ＣＯＤレジ
スタの電極ΦＨ１，ΦＨ２゜ΦＨａ、ΦＨ４に印加され
るパルスを示している。The timing diagram in field A in FIG. 7 shows the vertical COD register electrodes ΦV, ΦV2. It shows the pulses applied to Φv3 and the electrodes ΦH1, ΦH2°ΦHa, ΦH4 of the horizontal COD register.

すなわち、Ａフィールドでは水平ブランキング期間に２
回のラインシフトを行う。このラインシフト動作は第７
図に示すようにΦＶｌ、ΦＶ２゜Φ■３に３相のタイミ
ングパルスを印加することで可能となる。２回のライン
シフト動作は同じであるので１回目のラインシフト動作
について説明する。こときのｔｌからｔｌまでの各時点
における垂直ＣＯＤレジスタＣ１の各電極　ΦＶ１゜Φ
Ｖ２．Φ■３の下に形成される表面電位ならびにこの電
位に蓄えられる信号電荷Ｑの様子が第６図に示されてい
る。このように順次ｔ１　、　ｔ２　。That is, in the A field, 2 times during the horizontal blanking period.
Perform line shifts. This line shift operation
This is possible by applying three-phase timing pulses to ΦVl, ΦV2°Φ■3 as shown in the figure. Since the two line shift operations are the same, the first line shift operation will be explained. Each electrode of vertical COD register C1 at each time from tl to tl of Kotoki ΦV1゜Φ
V2. FIG. 6 shows the surface potential formed under Φ■3 and the signal charge Q stored in this potential. In this way, t1 and t2 sequentially.

・・・、ｔｌとパルスのタイミングを変えることにより
、信号電荷は矢印Ｐで示すように転送される。..., by changing the timing of tl and the pulse, the signal charge is transferred as shown by arrow P.

この動作を２回目のラインシフト動作でも同様に行う。This operation is similarly performed in the second line shift operation.

そしてこの２回分のラインシフト時は水平ＣＯＤレジス
タ５の電極の内のＨｌ、ΦＨ２は高レベルに保たれ、Φ
Ｈ３，ΦＨ４は低レベルに保たれる。この結果水平ＣＯ
Ｄレジスタ５のΦＨ１゜ΦＨ２の下において２行分の信
号電荷の加算がなされることになる。この加算された信
号電荷はその後水平ＣＯＤレジスタ５を駆動することに
より出力部へ読み出される。During these two line shifts, Hl and ΦH2 of the electrodes of the horizontal COD register 5 are kept at high level, and Φ
H3 and ΦH4 are kept at low levels. As a result, the horizontal CO
Signal charges for two rows are added below ΦH1° and ΦH2 of the D register 5. This added signal charge is then read out to the output section by driving the horizontal COD register 5.

次に８フイールドでは、第８図に示すようなタイミング
パルスを各電極に印加する。ＢフィールドではＡフィー
ルドと異なり、第３図でダッシュがつかない感光部例え
ばＰ２２の信号電荷が水平ＣＯＤレジスタ５に入った時
に１．そのまま保持せず１段分出力側へ転送する。この
動作は、第８図に示すように水平ＣＯＤレジスタ転送電
極ΦＨ１゜ΦＨ２，ΦＨ３，ΦＨ４に、前述した２回の
ラインシフト動作の中間期間に１段分相当を転送するパ
ルスを与えることで可能である。即ち、垂直ＣＯＤレジ
スタで１回目のラインシフト動作を行ない、次に水平Ｃ
ＯＤレジスタで出力側へ１段分転送する。そして垂直Ｃ
ＯＤレジスタで２回目のラインシフト動作を行う。これ
により例えば第３図の感光部Ｐ２２とＰｔｔ　−の信号
電荷の加算が出来る。その後加算された信号電荷は水平
ＣＯＤレジスタ５を駆動して読み出す詩に、１／２画素
相当分遅延して読み出す。ここでラインシフト動作にお
ける信号電荷転送は第６図で説明した動作と同じである
。Next, in the 8th field, a timing pulse as shown in FIG. 8 is applied to each electrode. In the B field, unlike the A field, when the signal charge of the photosensitive element, for example P22, which is not marked with a dash in FIG. 3 enters the horizontal COD register 5, 1. It is not held as it is, but transferred to the output side for one stage. This operation is possible by applying a pulse to the horizontal COD register transfer electrodes ΦH1, ΦH2, ΦH3, and ΦH4 to transfer the amount equivalent to one stage during the intermediate period between the two line shift operations described above, as shown in Figure 8. It is. That is, the vertical COD register performs the first line shift operation, and then the horizontal C
Transfer one stage to the output side using the OD register. and vertical C
Perform the second line shift operation using the OD register. This makes it possible, for example, to add the signal charges of the photosensitive portion P22 and Ptt - in FIG. 3. Thereafter, the added signal charges are read out by driving the horizontal COD register 5, with a delay corresponding to 1/2 pixel. Here, the signal charge transfer in the line shift operation is the same as the operation described in FIG. 6.

なお、水平ＣＯＤシフトレジスタは２相、３相あるいは
４相のＣＯＤが使える。各列に１段の水平ＣＯＤが対応
していれば良い。また、この水平ＣＯＤシフトレジスタ
への垂直ＣＯＤレジスタからの電荷の受渡しの際のゲー
ト機構は、垂直ｃＣＤの電極の一部、例えば最終段ＣＯ
Ｄの第３電極を兼用しても良いしあるいは、別にシフト
・ゲートを設けても良い。Note that a 2-phase, 3-phase, or 4-phase COD can be used as the horizontal COD shift register. It is sufficient that each column corresponds to one horizontal COD. In addition, the gate mechanism for transferring charge from the vertical COD register to the horizontal COD shift register is a part of the electrode of the vertical cCD, for example, the final stage COD.
The third electrode of D may also be used, or a shift gate may be provided separately.

またＢフィールドにおいて、第３図で一列の異なる画素
でかつ、行の異なる右下がりの斜めの画素との組み合せ
で説明したが右上がりの斜め画素の組み合せ、例えば（
ＰＩ３．Ｐ２ｔ’）でも良い。ただしこの場合はダッシ
ュのない感光部、例えばＰＩ３からの電極が水平ＣＯＤ
シフトレジスタに送り込まれたら、後方へ１段送る。以
下、これを１列逆送りと名付ける。そこでダッシュのつ
いた感光部例えばＰ２１′からの電荷を加えた後に水平
転送して信号を読み出す事が必要である。In addition, in the B field, although the combination of different pixels in one column and diagonal pixels falling to the right in different rows was explained in FIG.
PI3. P2t') may also be used. However, in this case, the electrode from the photosensitive part without dashes, for example PI3, is horizontal COD.
Once it is sent to the shift register, it is sent one step backwards. Hereinafter, this will be referred to as one-column reverse feed. Therefore, it is necessary to read out the signal by horizontal transfer after adding the charge from the photosensitive element marked with a dash, for example, P21'.

この場合には、水平ＣＯＤシフトレジスタは逆送リする
必要があるので転送方向が予め定められているＣＯＤ　
（例えば２相ＣＣＤ）は使えず、３相または４相ＣＣＤ
となる。In this case, since the horizontal COD shift register needs to be retransmitted, the COD shift register has a predetermined transfer direction.
(e.g. 2-phase CCD) cannot be used; 3-phase or 4-phase CCD
becomes.

なお、本発明では斜め方向の画素の加算を行うので、有
効画面の端では組合わせの半端な画素が出る場合がある
。このためダミ゛−の画素あるいは信号処理が必要であ
る。Note that since the present invention performs addition of pixels in a diagonal direction, an odd combination of pixels may appear at the edge of the effective screen. Therefore, dummy pixels or signal processing are required.

上記実施例では、従来の垂直方向２画素を加算したフィ
ールド蓄積モードをＡまたはＢフィールドとし、これに
斜めの画素を加算したＢまたはＡフィールドのそれぞれ
の組合わせで２フイールド。In the above embodiment, the conventional field accumulation mode in which two pixels in the vertical direction are added is set to the A or B field, and each combination of the B or A field in which diagonal pixels are added to the A or B field is two fields.

１フレ一ム方式のサンプリング点が市松配置となる高解
像度固体撮像装置の例である。この方式ではサンプリン
グ点の数は従来のＩＴ−ＣＯＤとは変らず２ＮＸＭ個（
＝５００Ｘ４００個）であり、配置が変るため、水平の
見掛は上の解像度が増加する。This is an example of a high-resolution solid-state imaging device in which the one-frame sampling points are arranged in a checkered pattern. In this method, the number of sampling points is 2NXM (2NXM), which is the same as in conventional IT-COD.
= 500 x 400 pieces), and since the arrangement changes, the apparent horizontal resolution increases.

本発明の固体撮像装置ではサンプリング点が確実に２倍
となる高ｗｉ像度化が達成できるのが特徴である。すな
わち、上記実施例で述べた各フィールドを用いて、４フ
イールド１フレームの撮像を行なう事によりサンプリン
グ点の２倍化が出来る。The solid-state imaging device of the present invention is characterized in that it can achieve high wi image resolution by reliably doubling the number of sampling points. In other words, the number of sampling points can be doubled by capturing one frame of four fields using each field described in the above embodiment.

すなわち、第９図に示すように、Ａフィールドでは同列
の垂直２画素の加算により黒丸印のサンプリング点を形
成する。次の８フイールドはインターレースにて１画素
垂直方向に下方へ組合わせを変え右下がりの斜め画素の
加算により白丸印のサンプリング点を形成する。次のフ
ィールドをＡ′フィールドとするとインターレースにて
１画素垂直方向に上方へ組合わせを戻し、かつ右下がり
の斜め画素の加算により黒三角印のサンプリング点を形
成する。さらに次のフィールドをＢ′フィールドとする
と、再びインターレースにて１画素垂直方向に下方へ組
合わせを変え、垂直２画素の加算により０三角印のサン
プリング点を形成する。That is, as shown in FIG. 9, in field A, a sampling point marked with a black circle is formed by adding two vertical pixels in the same column. In the next 8 fields, the combination is changed downward in the vertical direction by one pixel in interlacing, and sampling points marked with white circles are formed by adding diagonal pixels downward to the right. When the next field is field A', the combination is returned upward by one pixel in the vertical direction in interlacing, and sampling points of black triangles are formed by adding diagonal pixels downward to the right. Furthermore, when the next field is the B' field, the combination is again changed downward by one pixel in the vertical direction by interlacing, and the sampling point of the 0 triangle mark is formed by adding two vertical pixels.

ＡフィールドとＢ′フィールドは水平ＣＯＤシフトレジ
スタで同列の垂直２画素の信号電荷加算を行なう。Ｂフ
ィールドでは先に水平ＣＯＤシフトレジスタに入った信
号電荷を１画素逆送りした上で隣の列の右上がりの斜め
方向の画素の信号電荷と加算する。Ａ′フィールドでは
、水平ＣＯＤシフトレジスタでの１画素順送りの後に隣
の列の左上がりの斜め方向の画素との信号加算となる。In the A field and the B' field, signal charges of two vertical pixels in the same column are added by a horizontal COD shift register. In the B field, the signal charges that have previously entered the horizontal COD shift register are sent backwards by one pixel, and then added to the signal charges of the pixels in the diagonal direction upward to the right in the next column. In the A' field, after one pixel is forwarded in the horizontal COD shift register, the signal is added to the pixel in the diagonal direction upward to the left in the next column.

これらの動作により、サンプリング点は図に示すように
正方格子配列となって確実に２倍となり、高精細の高解
像用固体撮像装置となる。なお、サンプリングの順はＡ
→Ｂ−＋Ａ’→Ｂ′に限らずＡ→Ｂ′→Ａ′→Ｂでも良
い。また、ＮＴＳＣ方式にとられれず、ファクシミリな
どの静止画Ｉｉ像などでは、上記のサンプリングの順序
はＡ−＋８’→Ｂ→Ａ′　、Ａ−Ａ’→Ｂ′→Ｂ、Ａ−
＋８’→Ｂ→Ａ′やＡ→Ｂ→Ｂ′→Ａ′でも良い。いず
れも、サンプリング点を増加する点に意味がある。As a result of these operations, the sampling points are arranged in a square lattice as shown in the figure and are surely doubled, resulting in a high-definition, high-resolution solid-state imaging device. The order of sampling is A.
→B-+A'→B' is not limited to A→B'→A'→B. In addition, for still images such as facsimiles that are not compatible with the NTSC system, the above sampling order is A-+8'→B→A', A-A'→B'→B, A-
It may be +8'→B→A' or A→B→B'→A'. In either case, the point of increasing the number of sampling points is significant.

同列の画素で垂直２画素の加算は水平ＣＯＤジットレジ
スタの動きを止めて行ない隣接した列の画素で゛斜めの
２画素（行が異なる２画素）の加算は１画素分が水平Ｃ
ＯＤシフトレジスタに入った後に１列順送りまたは１列
逆送りした上で残りの画素水平ＣＯＤから見て遠い位置
の画素）の信号電荷を送り込んで加算するのが本発明の
固体撮像装置の特徴である。なお、１画素１段の垂直Ｃ
ＯＤを主体どして述べると、同列の垂直に連続した２段
の信号電荷の加算によるフィールドと、異なった列の斜
めの配置となる２つの段の信号電荷の加算となる。Addition of two vertical pixels in the same column is performed by stopping the movement of the horizontal COD register, and addition of two diagonal pixels (two pixels in different rows) is performed by stopping the movement of the horizontal COD register.
A feature of the solid-state imaging device of the present invention is that after entering the OD shift register, the signal charges are forwarded by one column or backward by one column, and then the signal charges of the remaining pixels (pixels located far from the horizontal COD) are sent and added. be. In addition, vertical C of 1 pixel and 1 stage
OD is mainly described as a field resulting from the addition of two vertically continuous signal charges in the same column, and an addition of two diagonally arranged signal charges in different columns.

前述の実施例では、感光部としてＰＤを用いて光電変換
と信号電荷蓄積を同じ位置で行う通常のＩＴ−ＣＯＤを
用いて説明したが、本発明はこれに限らずＩＴ−ＣＯＤ
を基本とした固体Ｒ像装置により高解！＆度化が可能で
ある。ＩＴ−ＣＯＤを基本としたもので最近注目されて
いるのが、いわゆる２階建固体撮像素子である。この素
子を用いて本発明の他の実施例を図面により説明する。In the above-mentioned embodiment, explanation was given using an ordinary IT-COD that uses a PD as a photosensitive part and performs photoelectric conversion and signal charge accumulation at the same position, but the present invention is not limited to this.
High resolution with solid-state R imaging device based on ! & degree is possible. A device based on IT-COD that has recently attracted attention is a so-called two-story solid-state image sensor. Another embodiment of the present invention using this element will be described with reference to the drawings.

第１０図は本発明の他の実施例の固体撮像素子の断面図
である。Ｐ＋のＳ１基板２１上に例えばエピタキシャル
のＰ層２２を形成し、これに垂直転送用ＣＣＤのｎ１部
２３と従来のＩＴ−ＣＯＤのホト・ダイオード部に似た
蓄積ダイオードのＮ＋部２４がある。垂直転送用ＣＯＤ
は前述したように３層ポリシリコン電極２５により１画
素１段ＣＯＤを構成する。蓄積ダイオード２４からは第
１ＡＪ２電極２６を引き出し、ざらにその上に第２ＡＩ
２電極２７を形成する。画素間の分離用や表面の平滑化
のためポリイミド層２８を用いる。これらの上部に光電
変ＭｋＭとなるａ−８ｉｌｌ！２９を形成し、さらに上
部透明電極３０を形成する。素子の下部が固体走査部３
１となり、上部が光電変換部３２となる。なお、光電変
換部のａ−３ｉ膜は１層のみならず目的によって２層や
３層となる場合もあるが、本発明においては本質ではな
いので省略する。FIG. 10 is a sectional view of a solid-state imaging device according to another embodiment of the present invention. For example, an epitaxial P layer 22 is formed on a P+ S1 substrate 21, and includes an N1 section 23 of a vertical transfer CCD and an N+ section 24 of a storage diode similar to the photodiode section of a conventional IT-COD. COD for vertical transfer
As described above, one pixel and one stage COD is constructed by the three-layer polysilicon electrode 25. The first AJ2 electrode 26 is pulled out from the storage diode 24, and the second AI electrode is roughly placed on top of it.
Two electrodes 27 are formed. A polyimide layer 28 is used for separation between pixels and for smoothing the surface. A-8ill which becomes photoelectric transformer MkM on top of these! 29 is formed, and further an upper transparent electrode 30 is formed. The lower part of the element is the solid-state scanning section 3
1, and the upper part becomes the photoelectric conversion section 32. Note that the a-3i film of the photoelectric conversion section may be not only one layer but also two or three layers depending on the purpose, but this is not essential to the present invention and will therefore be omitted.

第１０図の固体Ｒ像装置には、前述の実施例と同じよう
な水平ＣＯＤシフ１〜レジスタが設けられる。画素の有
効感光部は第２八λ電極２７できまる。The solid-state R image device of FIG. 10 is provided with horizontal COD shift registers 1 to 1 similar to those of the previous embodiment. The effective photosensitive area of the pixel is defined by the second eighth λ electrode 27.

第１１図は第１０図を上部からみた時の画素構成の一部
を示す。１．　Ｉｌ、・・・Ｖは垂直ＣＯＤレジスタを
示し、１　ａ、１　ａ’　、−，５ｂ、５ｂ’　の大き
な矩形は第１０図の第２八λ電極２７によって規定され
る画素を示し、小さな矩形は第１０図の蓄積ダイオード
との接Ｉ！一部を表わす。ａ−８ｉＩＩ！　２９で光電
変換された信号電荷は第２１Ｍ１のＡＩ２電極を通って
蓄積ダイオード２４に蓄積され、その後は通常のＩ　Ｔ
−ＣＯＤと同じように垂直ＣＯＤへ転送される。第１１
図は画素が正方格子配列となっている場合であり、垂直
方向の４Ｎ造は異なるが実効的な平面構造は第３図と同
じであるから、１画素１段構成の垂直ＣＣＤと水平ＣＣ
Ｄレジスタでの加算を行えば、第５図或いは第９図のサ
ンプリング点が形成でき高解像度化が達成できる。FIG. 11 shows a part of the pixel configuration when FIG. 10 is viewed from above. 1. Il, . is the connection I! to the storage diode in Figure 10. Represents a part. a-8iII! The signal charges photoelectrically converted at 29 are accumulated in the storage diode 24 through the 21st M1 AI2 electrode, and then the normal I T
- Transferred to vertical COD in the same way as COD. 11th
The figure shows the case where the pixels are arranged in a square lattice, and although the 4N structure in the vertical direction is different, the effective planar structure is the same as in Figure 3, so the vertical CCD and the horizontal CCD with one pixel and one stage configuration.
If addition is performed in the D register, the sampling points shown in FIG. 5 or 9 can be formed and high resolution can be achieved.

この場合、第５図のサンプリング点のＡフィールドは第
１１図では、例えば１ａと１ａ′の垂直２画素、Ｂフィ
ールドは１ａ−と２ｂの斜めの２画素の加算である。第
９図はこれらに１ａ’１ｂ、の垂直２画素によるＢ′フ
ィールド、１ａ′と２ａの斜め２画素によるＡ′フィー
ルドのサンプリング点が加わる。In this case, the A field of the sampling point in FIG. 5 is the sum of two vertical pixels 1a and 1a' in FIG. 11, and the B field is the sum of two diagonal pixels 1a- and 2b. In FIG. 9, sampling points of a B' field made up of two vertical pixels 1a' and 1b and an A' field made up of two diagonal pixels 1a' and 2a are added to these.

同じ２階建固体撮像素子であるが画素配置そのものが市
松配置にできる素子にも本発明が適用できる。すなわち
、第１２図に示すように、第１０図の第２Ａβ電極の引
き出し方向を１行ごとに反対方向とすると画素配置が市
松状となる。従来のモノリシックのＣＯＤでは市松配置
画素は極めて構造が複雑となるが、ＩＴ−ＣＯＤを基本
とした２１１１ｉ建固体撮像素子では簡単に市松配置が
できる。The present invention can also be applied to a two-story solid-state image sensor, but the pixel arrangement itself can be arranged in a checkered pattern. That is, as shown in FIG. 12, if the direction in which the second Aβ electrode in FIG. 10 is drawn out is reversed for each row, the pixel arrangement becomes checkered. In conventional monolithic COD, the structure of pixels arranged in a checkered pattern is extremely complicated, but in a 2111i solid-state image sensor based on IT-COD, a checkered arrangement can be easily performed.

第１２図において１８〜ｌｂ’の信号電荷は垂直ＣＯＤ
レジスタエに転送され、２ａ〜２ｂ’　は同じく垂直Ｃ
ＯＤレジスタ■に転送される。この素子でＡフィールド
では＜１ａ、１ａ’　）、（１ｂ。In Fig. 12, the signal charge of 18 to lb' is vertical COD
are transferred to the register, and 2a to 2b' are also vertical C
Transferred to OD register ■. In this element, in the A field, <1a, 1a'), (1b.

ｌｂ’　）、　（２ａ、２ａ’　ン　や　（２ｂ、２ｂ
’　）のように信号電荷を合わせて読みだし、Ｂフィー
ルドでは（ｌａ’　、１ｂ）や（ｌｂ’　、１ｃ）。lb' ), (2a, 2a' n ya (2b, 2b
' ), and read out the signal charges together, and in the B field, (la', 1b) and (lb', 1c).

（２ａ’　、３ｂ）や（２ｂ’　、３Ｃ）のように信号
電荷を読み出すと、通常のＩＴ−ＣＯＤと同じ第２図の
粗い正方格子配列のサンプリング点となる。（図ではｃ
、ｃ’行は略しである）本実施例においてはまた、Ａフ
ィールドでは同じ＜（１ａ、１ａ’　）、（ｌｂ、Ｉｂ
’　）、（２８，２ａ’　）や（２ｂ、２ｂ’　）のよ
うに垂直ＣＯＤが同列にある信号電荷を加算し、Ｂフィ
ールドｒは（１ａ’　、２ｂ）、（ｌｂ’　、２ｃ）。When signal charges are read out like (2a', 3b) and (2b', 3C), they become sampling points in the coarse square lattice arrangement of FIG. 2, which is the same as in normal IT-COD. (In the figure, c
, c' line is omitted) In this example, the same <(1a, 1a'), (lb, Ib
), (28, 2a') and (2b, 2b') where the vertical CODs are in the same column, and the B field r is (1a', 2b), (lb', 2c).

（２ａ’　、３ｂ）や（２ｂ’　、３ｃ）（７）Ｊ：う
に転送する垂直ＣＯＤが別の列となる画素の信号電荷を
加算してもよい。Ｂフィールドでは、例えば２ｂの信号
電荷は水平ＣＯＤシフトレジスタに入ると、水平方向に
１段前送りされ、そこで１ａ’の信号電荷を垂直転送に
より送り込み加算する。(2a', 3b) and (2b', 3c) (7) J: Signal charges of pixels whose vertical CODs to be transferred are in different columns may be added. In the B field, for example, the signal charge 2b enters the horizontal COD shift register and is forwarded one stage in the horizontal direction, where the signal charge 1a' is sent and added by vertical transfer.

この動作によって第５図と同じ斜方格子のサンプリング
点となり、水平解像度が良化する。This operation results in the same orthorhombic lattice sampling points as in FIG. 5, improving the horizontal resolution.

さらに４フイールドで１フレームを形成しても良い場合
には前記Ａ、ＢフィールドにＡ’　、Ｂ’フィールドを
加えて、第１４図のような正方格子となるサンプリング
点を形成する。すなわち、黒丸印のＡフィールド、白丸
印のＢフィールドに続いて（２ａ、１ａ’　）、（２ｂ
、Ｉｂ’　）、（３ａ、２ａ’　）や（３ｂ、２ｂ”）
の黒三角印のＡ′フィールドさらに　（１ａ’　、ｌｂ
）、（Ｉｂ’　、　１ｃ）、　（２ａ’　、　２ｂ）や
（２ｂ’。Furthermore, if one frame can be formed by four fields, fields A' and B' are added to the fields A and B to form sampling points forming a square lattice as shown in FIG. 14. That is, following the A field marked with a black circle and the B field marked with a white circle, (2a, 1a'), (2b
, Ib'), (3a, 2a') and (3b, 2b'')
Further, the A' field marked with a black triangle (1a', lb
), (Ib', 1c), (2a', 2b) and (2b'.

２．０）の０三角印のＢ′フィールドを加える。2.0) Add the 0 triangle B' field.

Ａ′フィールドでは加算する画素は別の列の垂直ＣＯＤ
へ信号が転送されるので、ダッシュのついた画素、例え
ば１ａ′信号電荷は水平ＣＯＤシフトレジスタで１段逆
送りした上でダッシュのない画素、例えば２ａの信号電
荷を送り込んで加算する。Ｂフィールドでは各画素から
同列の垂直ＣＯＤへ転送されるので水平ＣＯＤシフトレ
ジスタ部で垂直２画素分の加算を行なえば良い。第１４
図のサンプリング点を形成すると水平方向の解像度は２
倍となり高精細の固体撮像装置を提供できる。In the A' field, the pixels to be added are the vertical COD of another column.
Since the signal is transferred to the pixel with a dash, for example, 1a', the signal charge of the pixel with a dash, for example, 1a' is sent backward by one stage in the horizontal COD shift register, and then the signal charge of the pixel without a dash, for example, 2a is sent and added. In the B field, since each pixel is transferred to the vertical COD in the same column, it is sufficient to perform addition for two vertical pixels in the horizontal COD shift register section. 14th
When forming the sampling points in the figure, the horizontal resolution is 2
This makes it possible to provide a high-definition solid-state imaging device.

以上、説明した通り従来のＩＴ−ＣＯＤの２画素１段の
垂直ＣＯＤを１画素１段ＣＯＤとし、同列の垂直ＣＯＤ
に入った垂直２画素の信号電荷の加算と、異なった列の
垂直ＣＯＤに入り行が異なる斜めの２画素の信号電荷の
加算を水平シフトレジスタの１列順送りまたは逆送り後
に行なう事により高解像度の固体撮像装置が得られる。As explained above, the conventional IT-COD's two-pixel, one-stage vertical COD is defined as one-pixel, one-stage COD, and the vertical COD in the same row is
High resolution is achieved by adding the signal charges of two vertical pixels entering the vertical COD in different columns and adding the signal charges of two diagonal pixels entering the vertical COD in different rows after forwarding or backwards one column of the horizontal shift register. A solid-state imaging device is obtained.

上記の実席例では感光部のみに着目するとすべて水平に
半画素ずれた斜め方向の画素の加算になっている。斜め
方向という点からは、水平に１．５画素ずれた斜め方向
画素の加算でも良い。In the above-mentioned actual seat example, if we focus only on the photosensitive area, all pixels are added in diagonal directions that are shifted by half a pixel horizontally. In terms of the diagonal direction, addition of diagonal pixels shifted horizontally by 1.5 pixels may be sufficient.

例えば、第１２図において（２ａ’　、３ｂ、）のサン
プリング点は（３ａ’　、２ｂ）のサンプリング点と同
じであり、２ｂの信号電荷を水平ＣＯＤシフトレジスタ
で１列逆送りしてから３　ａ　ｌ　とから加算すれば良
い。また（２ａ’　、３ｂ）は水平で２．５画素ずれた
斜め方向の（Ｉａ、’４ｂ＞と同一であり、１ｂの信号
電荷を３列逆送りしてから４ｂ’　の信号と加算する事
になる。これらの画素のはなれた斜め方向の加算は白黒
素子では解像度を落すため使う必要がないが、カラー素
子では同色フィルターの配置が離れている場合があり、
サンプリング点を増加して解像度を上げるように効果が
ある。For example, in FIG. 12, the sampling point (2a', 3b,) is the same as the sampling point (3a', 2b), and the signal charge of 2b is sent backwards by one column in the horizontal COD shift register, and then the signal charge of 3a is Just add it starting with l. Also, (2a', 3b) is the same as (Ia, '4b>' in the diagonal direction shifted by 2.5 pixels horizontally, and the signal charge of 1b is sent backwards by 3 columns and then added to the signal of 4b'. Addition in diagonal directions away from these pixels is not necessary in monochrome devices as it reduces resolution, but in color devices the filters of the same color may be placed far apart.
This has the effect of increasing the number of sampling points and increasing the resolution.

なお、第１２図の市松配置画素においてダッシュのつか
ない１ａ、・・・、５ａや１ｂ、・・・、５ｂの信号電
荷を転送する垂直ＣＯＤは各画素領域の左方の工、・・
・、■としダッシュのついた１ａ′、・・・。In addition, in the checkered pattern pixels of FIG. 12, the vertical CODs that transfer the signal charges of 1a, . . . , 5a, 1b, .
・、■ 1a′ with a dash,...

５　ａ　／や１　ｂ’　、　・、　５　ｂ’は右方のＩ
Ｉ、・、ＶＩとする２階建構成も可能である。この場合
Ａフィールドの（１ａ、Ｉａ’　）の加算は異なった列
の垂直ＣＯＤ間となるので、１ａｌ信号電荷を水平ＣＯ
Ｄシフ１−レジスタで１列順送りしてから１ａの信号電
荷と加算する。またＢフィールドの（１ａ’　、２ｂ）
は同列の垂直ＣＯＤとなるので２ｂの信号電荷を水平Ｃ
Ｄシフト、レジスタで保持して、これに１ａ’の信号電
荷を加える。Ａ′フィールドの（２ａ、１ａ’　）は同
列の垂直ＣＯＤ。5 a /, 1 b', ・, 5 b' is I on the right
A two-story structure with I, . . . and VI is also possible. In this case, the addition of (1a, Ia') in the A field is between the vertical CODs of different columns, so the 1al signal charge is added to the horizontal COD.
The D shift 1-register sequentially advances one column and then adds it to the signal charge of 1a. Also, (1a', 2b) of B field
is the vertical COD in the same column, so the signal charge of 2b is converted to the horizontal C
D shift, hold in a register, and add signal charge 1a' to this. Field A' (2a, 1a') is the vertical COD in the same column.

Ｂ′フィールドの（ｌａ’　、１ｂ）は異った列の垂直
ＣＯＤとなるから、それぞれに水平ＣＯＤシフトレジス
タで前述の加算を行なう。Since (la', 1b) of the B' field are vertical CODs of different columns, the above-mentioned addition is performed for each in the horizontal COD shift register.

本発明においては信号電荷として電子を例にとったが、
正孔を信号電荷とする固体撮像装置にも用いる事ができ
る。In the present invention, electrons are taken as an example of the signal charge, but
It can also be used in solid-state imaging devices that use holes as signal charges.

さらに本発明における信号電荷は、光によって生ずるも
のに限られず、例えば加速電子、Ｘ線等により発生する
ものであってもよい。Further, the signal charges in the present invention are not limited to those generated by light, but may be generated by accelerated electrons, X-rays, etc., for example.

なお、本発明では水平方向の解像度を上げる例を説明し
たが同じように垂直方向の解像度を上げるのにも適用で
きるAlthough the present invention describes an example of increasing the resolution in the horizontal direction, it can also be applied to increasing the resolution in the vertical direction.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来のＩＴ−ＣＯＤの構成を示す図、第２図は
第１図のＩＴ−ＣＯＤによる空間サンプリング点を示ず
図、第３図は本発明の固体撮像装置の一実論例を示す構
成図、第４図は第３図の垂直転送ＣＯＤレジスタの構成
を示す断面図、第５図は第３図の本発明の固体撮像装置
による空間サンプリング点を示す図、第６図〜第８図は
この様なサンプリング点を得るための具体的な動作を説
明するための図、第９図は同じく上記固体撮像装置によ
る別の空間サンプリング点を示す図、第１０図は本発明
の固体撮像装置の他の実施例の画素の断面図、第１１図
は第１０図の画素構成を説明する図、第１２図は第１０
図の他の画素構成を説明する図、第１３図および第１４
図は第１２図の画素構成による空間サンプリング点を示
す図である。 （Ｐｌ、Ｐ２　、・・・、ＰＭ）・・・感光部、（Ｃ１
゜Ｃ２，・・・、ＣＭ）・・・垂直ＣＯＤレジスタ（垂
直電荷転送部）、２・・・出力部、４・・・フィールド
シフトゲート、５・・・水平ＣＯＤシフトレジスタ（水
平電荷転送部）、１０・・・Ｐ形シリコン基板、１１・
・・ｎ＋層、１２・・・第１グー１〜ＩＩ化膜、１３・
・・第２ゲート酸化膜、１４・・・第３ゲート酸化躾、
１５（１５−１，・・・、１５−ｉ、・・・）・・・第
１層目の転送電極、１６（１６−１，・・・、１６−ｉ
、・・・）・・・第２層目の転送電極、１７・・・第３
層目の転送電極、Ａｐ・・・１画素領域、Ａｏ・・・重
なり部、２１・・・Ｐ＋シリコン基板、２２・・・Ｐ層
、２３．２４・・・ｎ＋部、２５・・・３層ポリシリコ
ン電極、２６・・・第１Ａ℃電極、２７・・・第２Ａ℃
電極、２８・・・ポリイミド層、２９・・・ａ−３ｉ膜
（光電変換膜）、３０・・・上部透明電極、３１・・・
固体走査部、３２・・・光電変換部、（１ａ、２ａ、　
・、５ａ、　・・・・−，１ｂ’　、２ｂ’　。 ・・・、５ｂ’）・・・画素、（１，Ｉｌ、・・・、Ｖ
）・・・１画素１段垂直ＣＯＤレジスタ。 出願人代理人　弁理士　鈴江武彦 Ｍ４　＋−１−１１ 第５　図 壬　エ　エ　エ ８　つ、　９・０− 第８ｍ 第９　ｎ 第１０図 ｚｌ 第１１６ 第１２；」FIG. 1 is a diagram showing the configuration of a conventional IT-COD, FIG. 2 is a diagram without the spatial sampling points of the IT-COD in FIG. 1, and FIG. 3 is a practical example of the solid-state imaging device of the present invention. FIG. 4 is a sectional view showing the configuration of the vertical transfer COD register in FIG. 3, FIG. 5 is a diagram showing spatial sampling points by the solid-state imaging device of the present invention in FIG. 3, and FIGS. FIG. 8 is a diagram for explaining the specific operation for obtaining such sampling points, FIG. 9 is a diagram showing another spatial sampling point by the solid-state imaging device, and FIG. 10 is a diagram for explaining the specific operation for obtaining such sampling points. A cross-sectional view of a pixel of another embodiment of the solid-state imaging device, FIG. 11 is a diagram explaining the pixel configuration of FIG. 10, and FIG.
Figures 13 and 14 explaining other pixel configurations in the figure.
The figure is a diagram showing spatial sampling points according to the pixel configuration of FIG. 12. (Pl, P2,..., PM)...Photosensitive part, (C1
゜C2,...,CM)...Vertical COD register (vertical charge transfer section), 2...Output section, 4...Field shift gate, 5...Horizontal COD shift register (horizontal charge transfer section) ), 10... P-type silicon substrate, 11.
...n+ layer, 12...first goo 1 to II film, 13.
...Second gate oxide film, 14...Third gate oxide film,
15 (15-1,..., 15-i,...)...first layer transfer electrode, 16 (16-1,..., 16-i
,...)...Second layer transfer electrode, 17...Third layer
Layer transfer electrode, Ap...1 pixel area, Ao...overlapping part, 21...P+ silicon substrate, 22...P layer, 23.24...n+ part, 25...3 Layer polysilicon electrode, 26... 1st A°C electrode, 27... 2nd A°C
Electrode, 28... Polyimide layer, 29... a-3i film (photoelectric conversion film), 30... Upper transparent electrode, 31...
Solid-state scanning unit, 32... Photoelectric conversion unit, (1a, 2a,
・, 5a, ...-, 1b', 2b'. ..., 5b') ... pixel, (1, Il, ..., V
)...1 pixel 1 stage vertical COD register. Applicant's representative Patent attorney Takehiko Suzue M4

Claims (6)

【特許請求の範囲】[Claims] （１）　半導体基板に、光、電子、Ｘ線等の照射により
発生した信号電荷を蓄積、する、二次元配列された画素
を構成する信号電荷蓄積部と、この信号電荷蓄積部の垂
直方向配列に沿って各列間に設けられた前記信号電荷を
読み出す垂直電荷転送部と、この垂直電荷転送部を転送
された信号電荷を受けて出力部へ送る水平電荷転送部と
を有する固体撮像装置において、前記垂直電荷転送部は
垂直方向に配列された画素ごとに一段の電荷転送段が形
成された１画素１段構成とし、前記水平電荷転送部は、
前記垂直電荷転送部の垂直に連続した２両系分の信号電
荷を同じ位置で加算する第１の動作モードと、前記垂直
電荷転送部の行２列の異なる２画素分の信号電荷を加算
する第２の動作モードとをもつことを特徴とする高解像
度固体撮像装置。(1) A signal charge storage section constituting a two-dimensionally arranged pixel that stores signal charges generated by irradiation with light, electrons, X-rays, etc. on a semiconductor substrate, and a vertical arrangement of the signal charge storage section. In a solid-state imaging device, the solid-state imaging device has a vertical charge transfer section that reads out the signal charges provided between each column along the vertical charge transfer section, and a horizontal charge transfer section that receives the signal charges transferred from the vertical charge transfer section and sends them to an output section. , the vertical charge transfer section has a one-stage configuration for each pixel in which one charge transfer stage is formed for each pixel arranged in the vertical direction, and the horizontal charge transfer section includes:
A first operation mode in which signal charges for two vertically continuous systems of the vertical charge transfer section are added at the same position, and a first operation mode in which signal charges for two different pixels in two rows and two columns of the vertical charge transfer section are added. A high-resolution solid-state imaging device characterized by having a second operation mode. （２）　前記１画素１段構成の垂直電荷転送部は３層２
転送電極からなる事を特徴とする特許請求の範囲第１項
記載の高解像度固体搬像装置。(2) The vertical charge transfer section with one stage per pixel structure has three layers 2
A high-resolution solid-state image carrier according to claim 1, characterized in that the high-resolution solid-state image carrier comprises a transfer electrode. （３）　前記水平電荷転送部の第２の動作モードは、加
算すべき２画素分の信号電荷の内最初に水平電荷転送部
に入った信号電荷を順送りまたは逆送りして他の列の信
号電荷を重ねて受取るようにしたことを特徴とする特許
請求の範囲第１項記載の高解像度固体撮像装置。(3) In the second operation mode of the horizontal charge transfer section, the signal charges that first enter the horizontal charge transfer section among the signal charges for two pixels to be added are forwarded or reversed and transferred to the signals of other columns. 2. A high-resolution solid-state imaging device according to claim 1, wherein the high-resolution solid-state imaging device receives charges in an overlapping manner. （４）　前記水平電荷転送部は３相または４相駆動によ
り順方向および逆方向への転送が可能であることを特徴
とする特許請求の範囲第１項記載の高解像度固体撮像装
置。(4) The high-resolution solid-state imaging device according to claim 1, wherein the horizontal charge transfer section is capable of forward and reverse transfer by three-phase or four-phase drive. （５）　Ａフィールドを前記第１の動作モード。 Ｂフィールドを前記第２の動作モードとして２フイール
ド／１フレームの撮像動作を行うことを特徴とする特許
請求の範囲第１項記載の高解像度固体撮像装置。(5) A field in the first operation mode. 2. The high-resolution solid-state imaging device according to claim 1, wherein an imaging operation of 2 fields/1 frame is performed with B field as the second operation mode. （６）光電変換部が前記信号電荷蓄積部と別に信号電荷
蓄積部の上に重ねられた２階建て構造を有することを特
徴とする特許請求の範囲第１項記載の高解像度固体撮像
装置。(6) The high-resolution solid-state imaging device according to claim 1, wherein the photoelectric conversion section has a two-story structure superimposed on the signal charge storage section separately from the signal charge storage section.