JPS6021590A - 回路板の製造方法 - Google Patents

回路板の製造方法

Info

Publication number
JPS6021590A
JPS6021590A JP59028812A JP2881284A JPS6021590A JP S6021590 A JPS6021590 A JP S6021590A JP 59028812 A JP59028812 A JP 59028812A JP 2881284 A JP2881284 A JP 2881284A JP S6021590 A JPS6021590 A JP S6021590A
Authority
JP
Japan
Prior art keywords
conductive
layer
sheet
holes
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59028812A
Other languages
English (en)
Other versions
JPS6367357B2 (ja
Inventor
ウイリ−・ゴフ・ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6021590A publication Critical patent/JPS6021590A/ja
Publication of JPS6367357B2 publication Critical patent/JPS6367357B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/08Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by electric discharge, e.g. by spark erosion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、放電破壊ヘッドの電極の付勢を制御すること
によって、作り出されるべき導電路(線)に隣接した領
域を焼尽する放電破壊技術を使用して回路板を製造する
方法に関する。
従来、1つ、2つ、又はそれより多くの層を有する印刷
回路版上にパッケージングされるべき回路を作り出すに
は、電子計算機を利用してワイヤ・リストを確立し、ど
のコネクタ・ビンが線すなわちワイヤのよって接続きれ
るべきかを示すこのリストを印刷し、例えばワイヤ・ラ
ッピング技術を使用してこれらの接続を物理的に実現す
るというやっかいな方法を採用している。この方法では
、回路板のためのワイヤリング・リストを有する印刷出
力を得てから回路板を完成できるまでかなりの時間を要
する。また、相互接続パターンを偏向するには、全く別
個のワイヤリング・リストを用意して新たな製造サイク
ルを作り出し全く新たなワイヤリングを行うか又は少な
くとも別個のワイヤリングをイ」加しなければならず、
かなりの時間を要することは避けられない。
回路板を製造するために自動トラフティング・テーブル
を使用した放電破壊技術か、IBMTechmical
 Disclosure bulletin、Vol、
1 5 、N o 。
2、July1976の第575頁及び第576頁に開
示されている。自動トラフティグ・テーブルは、インク
・ペンのかわりに放電破壊ヘットを具備している。この
ヘッドの電極は、発生されるべき線のまわりの領域を放
電破壊するように付勢される。トラフティング・テーブ
ルの駆動装置がヘッドを動かすとき放電破壊ヘッドの電
極か回路板から銅を蒸発きせる。線の幅は隣接した非付
勢電極の数に依存する。線の厚ざば磨き上げられた銅線
パターンに材料を付加することに、J:って増大させる
ことかできる。この方法は、回路板のアートワークを得
るのに必要なサイクルを短縮することはできるが、回路
開発の設計サイクルを短縮するものではない。
本発明の主目的は、回路開発の設計サイクルを短縮する
ことにある。
本発明の他の目的は、原形回路の相互接続を容易にし、
ブレッド・ボードに取って代わることができ、ワイヤ・
ラッピング実験ボードを不要にする方法を提供すること
にある。
これらの目的を達成するために本発明は、例えばアルミ
が被着された多数の非導電性基体層上に複数の絶縁され
た導電領域を形成するのに放電破壊技術を使用する。各
導電領域は少なくとも2つの孔を含む。放電破壊ステッ
プに入る前に、通常格子状に配列きれているすべての孔
は電気的に接続されている。放電破壊ステップの後、選
択きれた特定の孔のみの電気的接続が維持される。この
ようにして形成きれた層は、格層対の間に導電性スペー
サが挿入されるようにして積み重ねられる。積み重ねら
れた眉間の電気的連続性が路孔を通して得られるように
スペーサは各層の格子パターンに一致した格子パターン
て配列された導電ピンを有する。層に導電領域を選択的
に形成することにより、最も外側の2つの層の格子パタ
ーンの孔を相互接続することができる。そして、基体層
及び相互接続手段は終端ブロックに一体的に押圧される
。然る後に、回路要素が装着きれる。
従って、本発明によれば、新しく設計きれた層を放電破
壊し該層を古い層の代わりに使用することにより接続の
変更を容易に行うことができる。
これは短時間で行うことができる。このようにターンア
ラウンド時間が短かくなるので、回路開発の原形サイク
ルをかなり短縮できる。本発明は、通常のブレッドボー
ド手法の代わりに変更及び改良を行える点で非常に有益
な回路板構成を使用できるようにする手段を提供するも
のである。
本発明の好ましい実施例では、印刷回路において通常使
用される銅層の導電度に非常に近い導電度を有するアル
ミニウム/黒鉛組み合わせ層が非導電性基体に被着され
る。
基体は標準的な回路要素に適合するように格子パターン
状に離間した複数の孔を含むことが好ましい。
以下、添付図面を参照して本発明の実施例について説明
する。
第1図にはシート1の一部が示されている。
シート1には所定のパターンに従って配列されるように
孔2が形成されている。図示されたパターンでは、孔2
は1辺が約2 、54−um (0、1インチ)の正方
形のかどに配置される。孔2の直径は約0.762+o
m (0,03インチ)テアル。孔2はシート1全体に
わたって格子パターン状に配列されている。
シート1は非導電性担体を全体的に被覆する放電破壊可
能な導電層を含む。選択的放電破壊の後、導電層3は後
に詳細に説明するように選択された孔のみを接続する。
導電層3はアルミニウムと黒鉛の組合せから作られるの
が好ましく、バインダ材が添加きれる。アルミニウム/
黒鉛組み合わせ層3は印刷回路板に広く使用される銅層
の導電度とほぼ等しい導電度を有する。シートI(は、
最終製品を人か見る通常の場合のようにインク月を含む
必要はない。そのかわり、本発明では、導電度が重要な
ファクタとなる。
次に、第1図の孔2Aと2Bの間の導電路の形成につい
て説明する。この導電路にL」参照番号5が付きねてお
り、またわかりやすくするl二めに矢印6が付されてい
る。周囲の導電層3から線を絶縁するために、積み重ね
られる他のシー1−1と接触する孔2の周囲において両
側の導電4イが放電破壊される。第1図において、放電
破壊さオ9非導電性とざねた領域は実線で輪郭か描かれ
ている。電気的接触領域のダ側直径は破線の円7で示さ
れている。領域8は孔2の周囲において正方形状に完全
に放電破壊された領域を示す。このよろな領域が形成さ
れることに」:す、孔2は導電層3の残りの部分から完
全に電気的に絶縁きれる。領域9は右」−の部分が導電
路中に残されるように孔2Aの周囲で放電破壊された3
/4正方形領域を示す。
領域10は右下の部分が導電路に残されるように孔2B
の周囲で放電破壊された別の3/4正方形領域を示す。
領域11は導電体5から孔を電気的に絶縁するように左
上の部分が放電破壊された1/4正方形領域を示す。領
域12は放電破壊きれた正方形の左下の部分であり、領
域13は放電破壊きれた正方形の右上の部である。領域
14及び15はそれぞれ放電破壊きれた正方形の左半分
及び右半分を示す。領域16及び17はそれぞわ放電破
壊された正方形の下半分及び上半分を示す。
4つの異なった向きをそれぞれ有する1/4.1/2及
び3/4正方形部分は1つの完全な正方形とともに孔2
を囲むすべての放電破壊領域の形態を示す。上述の態様
で選択された放電破壊は、孔2A及び2Bを接続する導
電体から残りの孔2を絶縁するために使用きれる。
正方形及び正方形の一部を選んだのは、放電破壊ととも
に使用するのに最も簡単な形状だからである。他の形状
を使用できるのはもちろんである。また、第1図には小
ざなストライブ状の放電破壊領域が参照番号18及び1
9によって示されている。ストライプ18及び19は導
電路5を導電体の非孔領域中の層3の残りの部分から分
離する。従って、放電破壊されたストライプ18及び1
9は導電路5を形成するために導電路内に含まれるべき
でない孔の周囲の放電破壊領域を接続する。
異なった形状及び向きの領域8.9.10111.12
.13.14.15.16.17.18及び19の放電
破壊すなわち焼尽は放電破壊技術によって前述のように
行なわれる。このため、シート]は放電破壊ヘッド20
を通るように矢印21の方向に給送される。ヘッド20
は、位置合わせの問題を無くすためにシート1の幅全体
にわたって延びている。従って、シート1の幅全体にわ
たる領域のうち放電破壊されるべきすべての領域が、ヘ
ッド20の適当な電極(詳細は図示しない)reシー)
1を横切るヘッド20の軸に沿って適当な形態で月つ適
当な時間長の間付勢することによって焼尽される。この
目的のために使用できるページ幅放電破壊ヘッドの一例
が、特願昭58−137889号に開示されている。電
極を選択的に付勢することは周知であり、本発明の一部
を構成するものではない。
上述の領域を焼尽することによって綿5が絶縁されると
、孔2Aに関連した接点領域22と孔2Bに関連した接
点領域23が残る。これらの接点領域は、後に詳述する
ように、異なった面に重ねられる他のシート1と孔2A
及び2Bを通して電気的に接触できる。
重ね合わされたシートの電気的接触を実現するために、
面間スペーサ・コネクタ層24が設けられる。これは第
2図に平面図の形でまた第3図に第2図の線3−3に沿
う断面図の形で示きれている。層24は、適当な剛性及
び弾性を有するプラスチック材を型に入れて造った構造
体であることが好ましい本体コア部25を含む。コア部
25の一方の側には、シート1の孔2の配列パターンと
同じパター〉でスタッド26が設けられる。円形スタッ
ド26の直径は、これらのスタッド26が0 孔2に嵌合しシート1内に入り込むことかできるように
孔2の直径よりわずかに小きくされている。層24の主
面に平行なスタット26の外面は、小きな接点領域27
を形成するために例えば銅や金のような導電度の高い月
V、:]で被覆される。
スタッド26の小さな接点領域27とちょうど反対側に
あたる層24の他の側にはより大きな接点領域28が設
けられる。これらの接点領域28もまたシート1の孔2
の配列と同じパターンで配列される。接点領域28も領
域27と同様に銅及び/又は金の薄い層で作られる。面
間電気接続を行うために、これらの接点領域27と28
は電気的に接続きれる。これは、スタット26を中空に
形成し内壁を銅及び/又は金で被覆するか又はこのよう
な中空スタッドを銅のような導電材で完全に満たしこれ
を領域27及び28の両溝電層に接続することによって
行なわれる。
面間スペーサ・コネクタ24のコア部25の一方の側の
スタット26の間にはエラストマー29が設けられる。
これらのエラストマー29は、非1 圧縮状態ではスタット26の接点領域27の面を越えて
突出しスタッド26のまわりの線30で終わる。シート
1及び他の面間スペーν・コネクタ層24が積み重ねら
れて圧縮状態となると、他の手段と同様に、これらのエ
ラストマー29はシート1に必要な剛性を与えるととも
にシート1の接点領域3と接点領域28との間に必要な
接触力を与える。第2図においてスタッド26の外周と
円7との間の陰影が付されたリング31によって示され
ているように、大きな接点領域28はシート1の導電層
3と接触できる。リング31の中心において、面間スペ
ーサ・コネクタ層24の小ざな接点領域27はシート】
を貫通して他の面間スペーサ・コネクタ層24の大きな
領域28と接触できる。
第4図は終端ブロック32の上であって且つ圧力付与ガ
イド・ブロック33の下に配置された2つの面間スペー
サφコネクタ層24が介挿された2つのシート1を側方
から見た断面図である。終端ブロック32及びガイド・
ブロック33は図示】2 しない手段によってこの位置に保持される。終端ブロッ
ク32は、シート1の孔2の配列と同じパターンで配列
きれた接触パッド34を含む。終端ブロック32は、受
は口35を含むことができる。これらの受け口35もま
た孔2の配列と同しパターンで配列される。各受は口3
51才1つの接触パッド34に連結される。図示しない
回路要素の端子が受け口35内に挿入され適当な位置に
保持される。ガイド・ブロック33は、シート1の孔2
の配列と同じパターンで配列されたピストン状ビン36
を含む。各ビン36はブロック33内で移動可能であり
、ビン36をブロック33から矢印38の方向に押し出
す傾向にあるばね37によって個別的にバイアスされる
。ビン36は導電材36から作ることができ、ガイド・
ブロック33の頂部から外に延びる。従って、これらの
端部36Eは別のワイヤリング手段として使用できる。
次に、第4図を参照して型押し回路板の構築について説
明する。終端ブロック32の頂部には大3 きな接触領域28が終端ブロック32の領域28と同寸
法の接触パッド34上に載置きれるように第1の面間ス
ペーサ・コネクタ層24が配置される。この第1の面間
スペーサ・コネクタ層24の頂部には非導電性基体4が
下のスペーサ・コネクタ層24と対向するように第1の
シート1が配置される。小ざな接点領域27を有するス
タッド26はシート1の孔2に入り込む。次ぎに、第1
の面間スペーサ・コネクタ層24と終端ブロック32と
の関係と同様に第2のスペーサ・コネクタ24が第1の
シート1の頂部に配置される。第2載面間スペーサ・コ
ネクタ層24の大きな接点領域28と第1の面間スペー
サ・コネクタ層24の小きな接点領域27が接触する。
これら2つの層の間には、導電領域と放電破壊領域を有
する第1のシート1が介挿される。第2の面間スペーサ
・コネクタ層24の頂部には、非導電性基体4が下の面
間スペーサ・コネクタ層24と対向するように第2のシ
ート1が配置される。この第2の面間スペーサ・コネク
タ層24のスタッド26は第2の4 シート1の孔2に入り込むことができる。
異なった面間の接触すなわち主面に垂直な方向の接触を
行うために、ガイド・ブロック33及び終端ブロック3
2ばばね37のパイアスカの下にビン36がすべてのエ
ラストマー29を第4図に示された位置に押すように配
置される3、この位置において、大きな接点領域接触2
8はパッド34に接触し、小きな接点領域27及び大き
な接点領域28は互に接触し、大きな接点領域28はシ
ート1の導電材3の非放電破壊領域に接触し、ガイド・
ブロック33のビン36はシート1の導電材3だけてな
(上部の面間スペーサ・コネクタ層24の小さな接触領
域27に接触する。小ざな接点領域2?と大きな接点領
域28との間又は大きな接点領域28と等しい圧力領域
を有するビン36と小きな接点領域27どの間にクラン
プされたシート1は、これらのシートか配置される面間
の電気的連続性の形成に寄与することもあわばしないこ
ともある。これはクランプきれた領1或にシート1の導
電層3が存在するか否かに依存す5 る。
開発中の回路のためのいわゆるワイヤリング・リストが
開発者によって設計され、どのビンとどのビンを接続し
なければならないかを示す適当な値が示されれば、シー
ト1に所要の導電路を作り出すために該導電路に隣接し
た領域を選択的に放電破壊するようにヘッド20の適当
な電極を付勢するとともにヘッド20の下のシート1を
給送する制御は、容易に変更でき、新たに別の異なった
層を容易に作りだすことができる。従って、回路要素間
の接続の変更は、1枚のシート、数枚のシート又はシー
トの組全体を再印刷しこれらを終端ブロック32とガイ
ド・ブロック33との間で再組立することにより簡単に
行うことができる。
従って、最初の回路設計と最後の回路設計の間のターン
アラウンド時がより短かくなる。
ガイド・ブロック33、面間スペーサ・コネクタ24は
1回だけ組立ればよく再使用可能である。異なった回路
接続に従って異なった綿形態を示すシート1は変更でき
、各変更毎に置換され6 る。しかし、前述のように、これらの変更は新たなシー
トをプリントすなわち放電破壊することに」;って容易
に行うことかできる。シー1−1中の孔2の配列パター
ンは通常使用される印刷回路板の孔の配列パターンであ
ることが好ましい。このことは、通常の回路要素の端子
がこのパターンに一致することを意味する。面間スペー
サ・コネクタ層中のコネクタ、ガイド・ブロック33中
のビン36、終端ブロック32中のコネクタ・パッド3
4及び受け口35は同じパターンで配列される。
シート1の孔2は、その直径が0.76’2mm(0,
03インチ)で2 、5’4mm (0、1インチ)#
隔される。スタッド26及び小ざな接点領域27の直径
は、孔2の直径よりわずかに小ざい。大きな接触領域2
8の直径は1 、27111111(0,0’5インチ
)に選択され、正方形状の焼尽領域8の1辺の長きは約
1.78m5 (0,0フインチ)であり、ストライプ
18及び19め幅は0、M4mm、(0,0,1インチ
)に選択される。
これらはいずれも−例であり、本発明はこれに限7 定されるわけではない。
例えば、終端ブロック32は面間スペーサ・コネクタ層
24のスタッド26を担持する側と同じである回路要素
の反対側に構成を有することができるので、第1のシー
ト1を終端ブロック32上に直接配置することができる
【図面の簡単な説明】
第1図は格子パターン状に配列された孔、及び2つの孔
の間の導電体を形成する絶縁領域を形成するように焼尽
される導電層部分を含む本発明により作り出きれ使用さ
れるシートの例の一部を示す平面図、第3図は第1図と
同様の格子パターンで配列きれたコネクタとその間の弾
性エラストマー領域を有する面間スペーサ・コネクタ層
を示す平面図、第3図はコネクタの異なった寸法の接点
領域、面間スペーサ・コネクタ層の担持体及びこれに取
り付けられたエラストマーを示す第2図の* 3 =3
に沿ろ断面図、第4図は導電層が2つの面間スペーサ・
コネクタ層と組み合わされる絶縁領域を担持する2つの
シートの積層体が接触バ8 ラド及び受け口を有する終端ブロックと個別的にバイア
スされたビンを有する圧力ブロックとの間に保持されて
いるところを示す断面図である。 1・・・シート、2・・孔、3・・・導電層、5・・導
電路、20・・・放電破壊ヘット、22.23・・・・
接点領域、24・・・面間スペーν・コネクタ層、25
 ・本体コア部、26−・−スタッド、27・・・・小
接点領域、28 ・−大接点領域。 出N 人 インターナシジナル・ピジンス・マシーンズ
・コーポレーション代理人 弁理士 山 本 仁 朗 (外1名) 9 FIG、3 FIG、4

Claims (1)

  1. 【特許請求の範囲】 非導電性基体上に形成きれた放電破壊可能な導電層と、
    前記非導電性基体及び導電層の双方を貫通する孔とをそ
    れぞれ有する1枚又はそれより多くのシートから回路板
    を製造する方法において、前記各シートの少なくとも2
    つの孔の間を結ぶ他から絶縁きれた導電領域を形成する
    ために該導電領域に隣接し且つ面間接続には使用されな
    い前記孔の演舞に隣接した所定領域の前記導電層を焼尽
    させる第1過程と、 前記シートの孔内に入り込むことができるように突出し
    たコネクタを有するスペーサ・コネクタ層が前記第1過
    程により焼尽されたシート間に介挿されるように前記焼
    尽されたシートを積み重ねる第2過程と、 を含み、 前記コネクタは、前記第2過程による積み重ねが行なわ
    れたときに、関連するシートの前記導電層のうち前記孔
    に隣接した領域及び隣接した前記スペーサ・コネクタ層
    のコネクタに接触するように且つ前記孔の演舞に隣接し
    て焼尽きせられる所定領域よりも小きく構成きれている
    ことを特徴とする回路板の製造方法。
JP59028812A 1983-07-05 1984-02-20 回路板の製造方法 Granted JPS6021590A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US510540 1983-07-05
US06/510,540 US4587727A (en) 1983-07-05 1983-07-05 System for generating circuit boards using electroeroded sheet layers

Publications (2)

Publication Number Publication Date
JPS6021590A true JPS6021590A (ja) 1985-02-02
JPS6367357B2 JPS6367357B2 (ja) 1988-12-26

Family

ID=24031168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59028812A Granted JPS6021590A (ja) 1983-07-05 1984-02-20 回路板の製造方法

Country Status (4)

Country Link
US (1) US4587727A (ja)
EP (1) EP0130430B1 (ja)
JP (1) JPS6021590A (ja)
DE (1) DE3469982D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195018A (ja) * 2018-05-01 2019-11-07 億奇生物科技責任有限公司Aidmics Biotechnology(Hk) Co., Limited 手作りの回路基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050273999A1 (en) * 2004-06-09 2005-12-15 General Electric Company Method and system for fabricating components
CN101795531A (zh) * 2010-03-11 2010-08-04 深圳和而泰智能控制股份有限公司 邮票孔连接结构、电路板及电路板分割方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026021A (ja) * 1973-07-06 1975-03-18
JPS5529597A (en) * 1975-04-14 1980-03-01 Solvay Manufacture of solid catalyst combined body
JPS56101672U (ja) * 1979-12-28 1981-08-10
JPS5780793A (en) * 1980-11-07 1982-05-20 Mitsubishi Electric Corp Method of producing printed circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484935A (en) * 1965-07-28 1969-12-23 Western Electric Co Method of producing electrical circuit assemblies having through connectors
US3470612A (en) * 1966-11-14 1969-10-07 Texas Instruments Inc Method of making multilayer circuit boards
FR1541719A (fr) * 1967-07-17 1968-10-11 Csf éléments magnétiques intégrés à structure feuilletée
DE2553385A1 (de) * 1975-11-27 1977-06-08 Siemens Ag Verfahren zum herstellen von praezisen mustern in duennen metallisierungen auf kunststoffolien
US4056773A (en) * 1976-08-25 1977-11-01 Sullivan Donald F Printed circuit board open circuit tester
JPS55138291A (en) * 1979-04-11 1980-10-28 Alps Electric Co Ltd Substrate for mounting electric parts
FR2512315A1 (fr) * 1981-09-02 1983-03-04 Rouge Francois Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026021A (ja) * 1973-07-06 1975-03-18
JPS5529597A (en) * 1975-04-14 1980-03-01 Solvay Manufacture of solid catalyst combined body
JPS56101672U (ja) * 1979-12-28 1981-08-10
JPS5780793A (en) * 1980-11-07 1982-05-20 Mitsubishi Electric Corp Method of producing printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195018A (ja) * 2018-05-01 2019-11-07 億奇生物科技責任有限公司Aidmics Biotechnology(Hk) Co., Limited 手作りの回路基板

Also Published As

Publication number Publication date
JPS6367357B2 (ja) 1988-12-26
EP0130430B1 (en) 1988-03-16
EP0130430A3 (en) 1986-04-30
EP0130430A2 (en) 1985-01-09
US4587727A (en) 1986-05-13
DE3469982D1 (en) 1988-04-21

Similar Documents

Publication Publication Date Title
US3903594A (en) Method of making electrographic recording heads employing printed circuit techniques
US4199209A (en) Electrical interconnecting device
JP2000100512A (ja) 電気コネクタ
JPH06283839A (ja) 支持された突出した構造の電気相互接続
US4099046A (en) Thermal printing device
US6220875B1 (en) Electrical connection box
US3267485A (en) Electrode printing assembly
US3975741A (en) Charge electrode for ink jet
US4598166A (en) High density multi-layer circuit arrangement
US3235942A (en) Electrode assemblies and methods of making same
JPS6021590A (ja) 回路板の製造方法
US4151535A (en) Electro-erosion head and manufacturing method
GB2045009A (en) Circuit assemblies
CA1089919A (en) Electrographic recording head
GB1559416A (en) Electrographic recording head head
JP4031185B2 (ja) プリント回路基板検査器
JP3167262B2 (ja) ライン型サーマルプリントヘッド
CA1080297A (en) Thermal printing device
US4502062A (en) Apparatus for recording data on a recording carrier
JP2580167Y2 (ja) 接続ピン
CA1229179A (en) High density multi-layer printed circuit arrangement
JPS59215874A (ja) 感熱記録用ヘツド
US3370202A (en) Component arrangement having corrugated rings for applying electrical potential to detachable units
JP2001124815A5 (ja)
JPS59230765A (ja) 静電プリントヘツド及びその製造方法