JPS60214319A - Automatic focus adjusting mechanism - Google Patents

Abstract

PURPOSE:To adjust securely an automatic focus even if there is disturbing light or if a subject is relatively distant by providing a means which expands a focusing range when a focusing state is detected. CONSTITUTION:Photodiodes DA and DB generates outputs corresponding to their quantities of photodetection and only light emission frequency components of a light source I are extracted by filters 2A and 2B from the output signals and sent to integrators 4A and 4B through normally closed switches 3A and 3B. Output voltages of the integrators increase with the quantities of photodetection from the start of measurement. An integrated voltage VA attains to the threshold value VH of a comparator 5AH at time T, the output of the comparator 5AH is inverted, and a high level signal is outputted from an OR gate 61 to trigger flip-flops 91 and 92. When the flip-flops 91 and 92 are both set, both inputs to an AND gate 81 both go up to a high level, so a switch 3C is placed at the right side in a figure and the lower threshold value of the comparators 5AL and 5BL is varied to further lower VL'. Namely, the criteria of the focusing state are widened.

Description

【発明の詳細な説明】 ［技術分野］ 本発明は自動焦点調節装置に係り、さらに詳細には光学
系の焦点位置のずれ量を２系統の受光手段の出力信号の
差として検出し、検出された焦点の位置ずれに応じて光
学系の移動を行ない、前記信号の差が所定の合焦範囲に
ある際光学系の移動を停止する自動焦点調節装置に関す
る。Detailed Description of the Invention [Technical Field] The present invention relates to an automatic focus adjustment device, and more specifically, the present invention relates to an automatic focus adjustment device, and more specifically, an automatic focus adjustment device that detects the amount of shift in the focal position of an optical system as a difference between output signals of two systems of light receiving means. The present invention relates to an automatic focusing device that moves an optical system according to a positional shift of a focal point, and stops moving the optical system when the difference between the signals is within a predetermined focusing range.

［従来技術］ 近年、様々な撮影装置において操作の自動化が進んでお
り、特に自動焦点調節装置には種々の方式が提案されて
いる。従来のアクティブ方式の自動焦点調節機構の１つ
として第１図に示すような方式が知られている。[Prior Art] In recent years, automation of operations in various photographic devices has progressed, and in particular, various systems have been proposed for automatic focus adjustment devices. A system as shown in FIG. 1 is known as one of the conventional active automatic focusing mechanisms.

第１図において符号ＬＯで示されているものはカメラの
撮影用の鏡胴で、光軸０−０°に沿ってモータなどの駆
動手段により移動される。鏡胴ＬＯの両側には２つのレ
ンズＬ１およびＬ２が配置されており、これらの後部に
は光源ＩとフォトダイオードＤＡおよびフォトダイオー
ドＤＢがそれぞれ設けられている。フォトダイオードＤ
Ａ、ＤＢは鏡胴ＬＯの移動と連動して光軸Ｏ−０′とほ
ぼ直角方向に移動されるようになっている。In FIG. 1, the reference numeral LO indicates a photographing lens barrel of a camera, which is moved along the optical axis 0-0° by a driving means such as a motor. Two lenses L1 and L2 are arranged on both sides of the lens barrel LO, and a light source I, a photodiode DA, and a photodiode DB are provided at the rear of these lenses, respectively. Photodiode D
A and DB are moved in a direction substantially perpendicular to the optical axis O-0' in conjunction with the movement of the lens barrel LO.

以上のような構成において、自動焦点調節は次のように
行なわれる。In the above configuration, automatic focus adjustment is performed as follows.

光源工のからの光は光軸０−０゛上の被写体Ｚにレンズ
Ｌ１を介して照射され、その反射光はレンズＬ２を介し
て２つのフォトダイオードＤＡ、ＤＢ上に導かれる。光
源工の光は一定の照射角度により照射されるので、被写
体Ｚからの反射光のフォトダイオードの位置における光
軸０−０゛と直角方向の位置は被写体Ｚの距離に応じて
変化する。したがって、鏡胴ＬＯが被写体に合焦した際
に２個のフォトダイオードＤＡ、ＤＢ上に等しい光量の
反射光が戻ってくるように鏡胴ＬＯおよび２つのフォト
ダイオードの連動を調整しておけば、フォトダイオード
ＤＡ、ＤＢの出力を調べることにより自動的に焦点調節
を行なうことができる。Light from the light source is irradiated onto a subject Z on the optical axis 0-0' through a lens L1, and its reflected light is guided onto two photodiodes DA and DB through a lens L2. Since the light from the light source is emitted at a constant irradiation angle, the position of the reflected light from the subject Z in the direction perpendicular to the optical axis 0-0' at the photodiode position changes depending on the distance to the subject Z. Therefore, if you adjust the interlocking of the lens barrel LO and the two photodiodes so that when the lens barrel LO focuses on the subject, the same amount of reflected light will return onto the two photodiodes DA and DB. By checking the outputs of the photodiodes DA and DB, the focus can be automatically adjusted.

以上のような従来のアクティブ自動焦点調節機構は、被
写体が遠方にあったり、光源Ｉの信号光を乱すような光
源がカメラの前方にあったりするとフォトダイオードに
より検出される反射光量のＳＮ比が悪くなり正常な焦点
調節を行なえなくなるという欠点がある。With the conventional active automatic focus adjustment mechanism described above, if the subject is far away or if there is a light source in front of the camera that disturbs the signal light of light source I, the S/N ratio of the amount of reflected light detected by the photodiode will decrease. This has the disadvantage that the focus gets worse and normal focus adjustment cannot be performed.

ＳＮ比が悪い場合には、合焦状態が形成されカメラもし
くは被写体が位置を変えていないのにもかかわらす外乱
光により鏡胴が動いてしまい、ピントがボケたり、像の
大きさが変化したりして見苦しいことがあった。If the signal-to-noise ratio is poor, the lens barrel may move due to ambient light even though the focus has been established and the camera or subject has not changed position, causing the lens barrel to move out of focus or change the size of the image. Sometimes it was unsightly.

［目　的１ 本発明は以上の点に鑑みてなされたもので、外乱光があ
る場合、あるいは被写体が比較的遠方にある場合でも確
実に自動焦点調節を行なえる自動焦点調節装置を提供す
ることを目的とする。[Objective 1] The present invention has been made in view of the above points, and it is an object of the present invention to provide an automatic focus adjustment device that can reliably perform automatic focus adjustment even when there is ambient light or when the subject is relatively far away. With the goal.

［実施例］ 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。ただし、以下に説明する構成のうちカメラの鏡胴
ＬＯおよび反射光検出用のフォトダイオードＤＡ、ＤＢ
の連動機構については第１図の従来例に示したものと同
様の構成とする。[Example] Hereinafter, the present invention will be described in detail based on the example shown in the drawings. However, among the configurations described below, the lens barrel LO of the camera and the photodiodes DA and DB for detecting reflected light
The interlocking mechanism has the same structure as that shown in the conventional example shown in FIG.

第２図は本発明の自動焦点調節装置における回路構成を
示しており、同図において符号ＤＡ、Ｉ）Ｂで示されて
いるものは並列に配置された反射光検出用のフォトダイ
オードである。フォトダイオードＤＡ、ＤＢの出力はそ
れぞれ増幅器ＩＡ、ＩＢにより増幅されフィルタ２Ａ、
２Ｂにそれぞれ送られる。FIG. 2 shows the circuit configuration of the automatic focus adjustment device of the present invention, and in the same figure, reference numerals DA, I) and B indicate photodiodes arranged in parallel for detecting reflected light. The outputs of photodiodes DA and DB are amplified by amplifiers IA and IB, respectively, and filtered by filters 2A and 2A.
Each is sent to 2B.

一方、光源工は基準発振器１３の発振周波数によりドラ
イバを含む発光制御部１４を介して駆動される。この周
波数は、外乱を防止するために室内の光源を点灯させる
商用電源の周波数などと異なった周波数を選ぶ。On the other hand, the light source is driven by the oscillation frequency of the reference oscillator 13 via the light emission control section 14 including a driver. This frequency is selected to be different from the frequency of the commercial power supply that turns on indoor light sources to prevent disturbances.

したがって、フィルタ２Ａおよび２Ｂは光源■の発光周
波数領域のみの信号を通過させるように設定される。フ
ィルタ２Ａ、２Ｂの出力はそれぞれ電子的に開閉制御さ
れるスイッチ３Ａ、３Ｂを介して積分器４Ａ、４Ｂに入
力される。Therefore, the filters 2A and 2B are set to pass only the signal in the emission frequency range of the light source (2). The outputs of the filters 2A, 2B are input to integrators 4A, 4B via electronically controlled switches 3A, 3B, respectively.

積分器４Ａの出力電圧ＶＡはコンパレータ５ＡＨおよび
５ＡＬの十端子に入力される。また、積分器４Ｂの出力
電圧ＶＢはコンパレータ５ＢＨおよび５ＢＬの十端子に
入力される。The output voltage VA of the integrator 4A is input to the terminals of the comparators 5AH and 5AL. Further, the output voltage VB of the integrator 4B is input to the ten terminals of the comparators 5BH and 5BL.

一方各コンパレータの一端子には電源電圧を直列接続さ
れた抵抗Ｒ１−Ｒ４により分圧したしきい値電圧が供給
されている。コンパレータ５ＡＨおよび５ＢＨには抵抗
Ｒ１およびＲ２の接続点の電圧ＶＨがしきい値電圧とし
て供給される。コンパレータ５ＡＬおよび５ＢＬには抵
抗Ｒ２〜Ｒ３ないし抵抗Ｒ３〜Ｒ４の接続点の電圧ＶＬ
、ＶＬ’のいずれかが供給される。この選択は後述する
ようにスイッチ３Ｃにより切り換えられる。On the other hand, one terminal of each comparator is supplied with a threshold voltage obtained by dividing the power supply voltage by resistors R1 to R4 connected in series. Comparators 5AH and 5BH are supplied with voltage VH at the connection point of resistors R1 and R2 as a threshold voltage. Comparators 5AL and 5BL have a voltage VL at the connection point of resistors R2 to R3 or resistors R3 to R4.
, VL' are supplied. This selection is made by switch 3C as described later.

これらの電圧ＶＨ１ＶＬ、■Ｌ°は後述するように、要
求される合焦精度に応じて定められる。These voltages VH1VL and ■L° are determined according to the required focusing accuracy, as will be described later.

以上の抵抗Ｒ１−Ｒ４、スイッチ３Ｃは破線で示された
ブロック２０内にあり、電圧ＶＨは接続点りを、電圧Ｖ
ＬないしＶＬ’は接続点Ｃを介して供給される。またス
イッチ３Ｃは接続点Ａを介して制御される。The above resistors R1-R4 and switch 3C are in the block 20 indicated by the broken line, and the voltage VH is connected to the connection point, and the voltage V
L to VL' are supplied via connection point C. Switch 3C is also controlled via connection point A.

コンパレータ５ＡＨ１５ＢＨの出力はオアゲー）６１の
入力に接続されている。オアゲート６１の出力はインバ
ータ７１、モノマルチバイブレータなどから成る遅延回
路ＤＬ１、フリップフロップ９１．９２のトリガー端子
、およびブロック２０の接続点Ｂに入力されている。す
なわちコンパレータ５ＡＨ１５ＢＨのどちらかがハイレ
ベルになった際にハイレベルのパルスが出力され、この
パルスによりフリップフロップ９１．９２がトリガされ
る。The output of the comparator 5AH15BH is connected to the input of the OR game) 61. The output of the OR gate 61 is input to an inverter 71, a delay circuit DL1 consisting of a mono-multivibrator, etc., trigger terminals of flip-flops 91 and 92, and connection point B of the block 20. That is, when either of the comparators 5AH15BH becomes high level, a high level pulse is output, and this pulse triggers the flip-flops 91 and 92.

フリップフロップ９１．９２のデータ入力にはそれぞれ
コンパレータ５ＡＬ、５ＢＬの出力が印加される。一方
、フリップフロップ９１の非反転出力およびブリップフ
ロップ９２の反転出力はアンドゲート８２の入力に、ま
たフリップフロップ９１の反転出力はアンドゲート８３
に入力されている。アンドゲート８２の３つ目の入力端
子およびアンドゲート８３のもう一方の入力端子は抵抗
Ｒ５、Ｒ６を介して電源電圧に接続されており、この両
入力端子の電位は常閉のスイッチ３Ｐおよび３Ｑにより
制御される。このスイッチ３Ｐおよび３Ｑは鏡胴の移動
範囲の両端部にそれぞれ取り伺けられており、鏡胴が無
限遠ないし最近接位置まで移動した際に各アンドゲート
を制御してモータ１１による鏡胴の移動を停止させるた
めのものである。The outputs of comparators 5AL and 5BL are applied to data inputs of flip-flops 91 and 92, respectively. On the other hand, the non-inverted output of the flip-flop 91 and the inverted output of the flip-flop 92 are input to the AND gate 82, and the inverted output of the flip-flop 91 is input to the AND gate 83.
has been entered. The third input terminal of the AND gate 82 and the other input terminal of the AND gate 83 are connected to the power supply voltage via resistors R5 and R6, and the potentials of these two input terminals are connected to the normally closed switches 3P and 3Q. controlled by These switches 3P and 3Q are located at both ends of the lens barrel's movement range, and control each AND gate when the lens barrel moves to infinity or the closest position. This is to stop movement.

モータ制御回路１０は上記のアンドゲート８２．８３の
出力に応じて鏡胴ＬＯを駆動するモータ１１を異なった
２方向に移動させる。この両回転方向はフォトダイオー
ドＤＡ、ＤＢへの入力光量の多寡に応じてそれらが等し
くなる方向に予め整合しである。The motor control circuit 10 moves the motor 11 that drives the lens barrel LO in two different directions in accordance with the outputs of the AND gates 82 and 83. These two rotational directions are aligned in advance in a direction in which they are equal, depending on the amount of light input to the photodiodes DA and DB.

またフリップフロップ９１．９２の両弁反転出力は２人
力のアンドゲート８１に接続されており、アンドゲート
８１の出力はブロック２０の接続点Ａを介してスイッチ
３Ｃの制御入力と接続されている。スイッチ３Ｃは常時
図の左側に接続されており、アントゲ−）８１の出力が
ハイレベルの場合に図の右側の端子に切り換えられる。Further, the double-valve reversing outputs of the flip-flops 91 and 92 are connected to a two-manual AND gate 81, and the output of the AND gate 81 is connected to the control input of the switch 3C via the connection point A of the block 20. The switch 3C is always connected to the left side of the figure, and is switched to the right side terminal of the figure when the output of the analogue game 81 is at a high level.

一方ブロック２０の接続点Ｂはオアゲート６３の片側に
接続されており、オアゲート６３の出力はカウンタ１２
のクリア端子に接続されている。On the other hand, the connection point B of the block 20 is connected to one side of the OR gate 63, and the output of the OR gate 63 is connected to the counter 12.
is connected to the clear terminal of the

このカウンタ１２は前記の基準発振器１３により歩進す
るようになっており、基準発振器１３の出力するクロッ
クパルスはアンドゲート８４の一方の入力端子に接続さ
れている。このアンドゲート８４の出力はオアゲート６
３の残りの入力に接続されている。アンドゲート８４の
他方の入力に１１カウンタ１２の出力が接続されてｌ、
％る。This counter 12 is incremented by the reference oscillator 13, and a clock pulse output from the reference oscillator 13 is connected to one input terminal of an AND gate 84. The output of this AND gate 84 is the OR gate 6
Connected to the remaining inputs of 3. The output of the 11 counter 12 is connected to the other input of the AND gate 84.
%ru.

カウンタ１２の出力Ｑｎはフリップフロップ９１．９２
をリセットするとともにオアゲート６２のもう一方の入
力に接続されてＩ／）る。オアゲート６２の出力は積分
器４Ａ、４Ｂをリセットし、インバータ７１の出力はス
イッチ３Ａ、３Ｂを開放するように働く。The output Qn of the counter 12 is a flip-flop 91.92
and is connected to the other input of the OR gate 62 (I/). The output of OR gate 62 resets integrators 4A and 4B, and the output of inverter 71 acts to open switches 3A and 3B.

次に以上の構成における動作につき詳細に説明する。Next, the operation of the above configuration will be explained in detail.

フォトダイオードＤＡ、ＤＢは受光量に応じた出力を行
ない、この出力信号のうち光源Ｉの発光周波数成分のみ
がフィルタ２Ａ、２Ｂでそれぞれ取り出され、常閉のス
イッチ３Ａ、３Ｂを介して積分器４Ａ、４Ｂに送られる
。各積分器の出力電圧は第３図に示すように測定開始か
ら受光量に応じて増大する。The photodiodes DA and DB output according to the amount of light received, and of this output signal, only the emission frequency component of the light source I is extracted by filters 2A and 2B, respectively, and sent to an integrator 4A via normally closed switches 3A and 3B. , sent to 4B. As shown in FIG. 3, the output voltage of each integrator increases from the start of measurement according to the amount of received light.

ここでは積分器４Ａ、４Ｂの出力電圧が時間ｔに応じて
符号ＶＡ、ＶＢ’で示されるよう番と増力口した場合に
つき考える。Here, we will consider the case where the output voltages of the integrators 4A and 4B increase as indicated by symbols VA and VB' according to time t.

この場合フォトダイオードＤＡ側の受光量が多いので、
まず時刻Ｔにおいて積分電圧ＶＡがコンパレータ５ＡＨ
のしきい値ＶＨに到達する。これによりコンパレータ５
ＡＨが反転し、オアゲート６１からハイレベルが出力さ
れ、ブリップフロップ９１．９２がトリガされる。この
ときフリップフロップ９１のデータ入力は第３図に見る
ように電圧ＶＡがすでにコンパレータ５ＡＬのしきい値
ＶＬを越えているので、ハイレベルである。また、フリ
ップフロップ９２のデータ入力は電圧ＶＢ’がこの時点
ではまだ電圧ＶＬに達していないのでローレベルである
。In this case, since the amount of light received on the photodiode DA side is large,
First, at time T, the integrated voltage VA is applied to the comparator 5AH.
reaches the threshold value VH. This causes comparator 5
AH is inverted, a high level is output from the OR gate 61, and the flip-flops 91 and 92 are triggered. At this time, the data input of the flip-flop 91 is at a high level because the voltage VA has already exceeded the threshold value VL of the comparator 5AL as shown in FIG. Further, the data input of the flip-flop 92 is at a low level because the voltage VB' has not yet reached the voltage VL at this point.

したがって、各フリップフロップのトリガによりフリッ
プフロップ９１はハイレベルを、フリップフロップ９２
はローレベルを出力する。いうまでもなくそれぞれの反
転出力はこの逆の電圧を出力するので、この結果アンド
ゲート８２の入力は全てハイレベル、アンドゲート８３
の入力は／＼イレベルおよびローレベルになる。したが
って、アンドゲート８２はハイレベルを出力し、アンド
ゲート８３はローレベルを出力する。Therefore, depending on the trigger of each flip-flop, the flip-flop 91 goes high level, and the flip-flop 92 goes high level.
outputs low level. Needless to say, each inverted output outputs the opposite voltage, and as a result, all the inputs of the AND gate 82 are at a high level, and the AND gate 83 is at a high level.
The input becomes /\I level and low level. Therefore, AND gate 82 outputs a high level, and AND gate 83 outputs a low level.

これによりモータ制御回路ｌＯはフォトダイオードＤＢ
の受光量が多くな条ようにモータ１１を駆動して鏡胴お
よび各フォトダイオードを移動させる。受光量の大小が
逆であった場合も全く同様の動作により鏡胴が上記と反
対の方向に移動される。As a result, the motor control circuit IO is connected to the photodiode DB.
The motor 11 is driven to move the lens barrel and each photodiode in a row in which the amount of light received is large. Even when the amount of received light is reversed, the lens barrel is moved in the opposite direction by the same operation.

また、フリップフロップ９１．９２のトリガと同時にイ
ンバータ７１を介して積分器４Ａ、４Ｂが切り離され、
遅延回路ＤＬ１に設定された遅延時間経過後オアゲート
６２を介して各積分器の値が初期化される。また、ブロ
ック２０内のカウンタ１２もオアゲート６３を介してリ
セットされる。Furthermore, at the same time as the flip-flops 91 and 92 are triggered, the integrators 4A and 4B are disconnected via the inverter 71.
After the delay time set in the delay circuit DL1 has elapsed, the value of each integrator is initialized via the OR gate 62. Further, the counter 12 in the block 20 is also reset via the OR gate 63.

このカウンタ１２は最長積分時間を設定するもので、上
記のように測定期間の終了時にリセットされた後、一定
数の基準発振器１３のクロ・ンクノくルスを計数した際
にまだリセットされていなければ十分な測定光量が受光
できなかったものとし短パルスを発生してフリップフロ
ップ９１．９２および積分器４Ａ、４Ｂをリセットする
。同時にアンドゲート８４を介してクロックパルスと同
期して自身の計数値をリセットする。This counter 12 sets the maximum integration time, and after being reset at the end of the measurement period as described above, if it has not been reset yet when a certain number of clock pulses of the reference oscillator 13 are counted. Assuming that a sufficient amount of measurement light cannot be received, a short pulse is generated to reset the flip-flops 91 and 92 and the integrators 4A and 4B. At the same time, it resets its own count value via the AND gate 84 in synchronization with the clock pulse.

一方、各積分値が符号ＶＡ、ＶＢのように増加した場合
には電圧ＶＡが電圧ＶＨに達したときすでにコンパレー
タ５ＡＬ、５ＢＬがともに反転しているので、フリップ
フロップ９１．９２の出力はともにハイレベルになる。On the other hand, when each integral value increases with signs VA and VB, both comparators 5AL and 5BL have already been inverted when voltage VA reaches voltage VH, so the outputs of flip-flops 91 and 92 are both high. become the level.

したがってアンドゲート８２．８３がともに遮断され、
モータ１１が停止されて鏡胴の移動が止められる。した
がって、フォトダイオードＤＡ、ＤＢのいずれかの出力
積分値が電圧ＶＨに達した際にもう一方の積分値が電圧
ＶＬ以上にあった場合には合焦したと判定するわけであ
る。Therefore, AND gates 82 and 83 are both blocked,
The motor 11 is stopped and movement of the lens barrel is stopped. Therefore, when the output integral value of either photodiode DA or DB reaches the voltage VH and the other integral value is equal to or higher than the voltage VL, it is determined that the image is in focus.

このとき、被写体が遠方にあったり、被写体の反射率が
悪かったり、あるいは信号光を乱すような光源があった
場合、フォトダイオード　に入力される信号のＳＮ比が
悪くなり、その結集積分電圧に含まれる誤差分が大きく
なる。そして、合焦状態が形成されているにもかかわら
ず、一方の積分値が第３図の符号ＶＢ’の場合のように
しきい値電圧ＶＬ以下になる場合も考えられる。このよ
うな場合、従来では非合焦状態と判定され、鏡胴が移動
されてしまうので、ビデオカメラあるいは一眼レフのよ
うなカメラでは一旦焦点が合ったにもかかわらずピント
がボケたり像の大きさが変化したりして非常に見苦しい
ものであった。At this time, if the subject is far away, the reflectance of the subject is poor, or there is a light source that disturbs the signal light, the signal-to-noise ratio of the signal input to the photodiode will deteriorate, and the integrated voltage will change. The amount of error included becomes larger. There may also be a case where one of the integrated values becomes equal to or less than the threshold voltage VL, as in the case of symbol VB' in FIG. 3, even though the in-focus state is formed. In such a case, conventionally it would be determined that the focus was out of focus and the lens barrel would be moved, resulting in cameras such as video cameras or single-lens reflex cameras being out of focus or having a large image even though they were once in focus. It was very unsightly as the color changed.

しかし、本発明においては、フリップフロップ９１．９
２がともにセットされると、アンドゲート８１の両人力
がハイレベルになるのでスイッチ３Ｃが第２図の右側に
切り換えられ、コンパレータ５ＡＬ、５ＢＬの低い方の
しきい値がさらに低いＶＬ’に変更される。すなわち合
焦状態のクライテリアが広げられるわけである。したが
って、本発明においては一旦焦点が合った場合には外乱
光がある場合、あるいは被写体が遠方にある場合でもノ
イズにより鏡胴が移動してしまうことなく、合焦状態を
保持できる。もちろん第３図の符号ＶＢ”のようにクリ
ップフロップのトリガー時に一方の積分値がＶＬ’より
も小さくなった場合には前記と同様の動作により鏡胴の
移動が行なわれ、この際にアンドゲート８１の出力がロ
ーレベルになるので、スイッチ３Ｃは第２図左側に接続
される。However, in the present invention, the flip-flop 91.9
2 are both set, the AND gate 81's power is at a high level, so the switch 3C is switched to the right side in FIG. 2, and the lower threshold of the comparators 5AL and 5BL is changed to the even lower VL'. be done. In other words, the criteria for the in-focus state are expanded. Therefore, in the present invention, once the object is in focus, it is possible to maintain the in-focus state without causing the lens barrel to move due to noise even when there is ambient light or when the subject is far away. Of course, if one of the integral values becomes smaller than VL' when the clip-flop is triggered, as shown by symbol VB'' in Figure 3, the lens barrel is moved by the same operation as described above, and at this time, the AND gate Since the output of 81 becomes low level, switch 3C is connected to the left side in FIG.

以上のようにして、合焦時には合焦判定のためのクライ
テリアが広げられ、ノイズによる誤動作を防止し奮正確
な自動焦点調節を行なうとともに外乱に対する安定性も
確保することができる。As described above, when focusing, the criteria for determining focus is expanded, malfunctions due to noise are prevented, automatic focusing is performed with great precision, and stability against disturbances can be ensured.

以上では説明を容易にするため積分値が上昇するような
測定回路における実施例を示したが、逆に受光量に応じ
て積分値が漸減する、すなわち負の電圧により積分が行
なわれるような測定回路では高い方のしきい値を変更す
ればよい。For ease of explanation, we have shown an example of a measurement circuit in which the integral value increases, but conversely, the integral value gradually decreases depending on the amount of received light, that is, the measurement circuit in which the integral is performed by a negative voltage. In the circuit, it is sufficient to change the higher threshold value.

また、以上では２種類のしきい値を切り換えて用いるよ
うにしているが、もっと多くの値を切り換えて用いるよ
うにしてもよい。そしてたとえば、フォトタイオードの
受光量に応じて自動的に変更するようにするとよい。す
なわち、受光量が小さければＳＮ比が悪化するので、そ
の分ノイズマージンを広げるように制御を行なうわけで
ある。Further, in the above description, two types of threshold values are switched and used, but more values may be switched and used. For example, it is preferable to automatically change the amount of light according to the amount of light received by the photodiode. That is, if the amount of received light is small, the SN ratio deteriorates, so control is performed to widen the noise margin accordingly.

第４図にこのように構成した一実施例を示す。FIG. 4 shows an embodiment configured in this manner.

第４図は第２図のブロック２ｏ内の構成を変更した例を
示しており、同図においてＡ−Ｆの端子は第２図の接続
点Ａ−Ｆにそれぞれ接続される。同図の第２図と同一符
号の箇所は前記と同様の構成であるので、詳細な説明は
以下では省略する。FIG. 4 shows an example in which the configuration in block 2o in FIG. 2 is changed, and in the same figure, terminals A to F are connected to connection points A to F in FIG. 2, respectively. Portions with the same reference numerals as those in FIG. 2 have the same configurations as described above, so detailed explanations will be omitted below.

ここではカウンタ１２は遅延回路ＤＬ２により所定時間
遅れてクリアされるようになっている。Here, the counter 12 is cleared after a predetermined time delay by a delay circuit DL2.

そして端子Ｂを介してフリップフロップ９１．９２のト
リガと同時にフリップフロップ９３．９４がカウンタ１
２の出力Ｑｎ−２および。ｎ−１の状態を読み取るよう
になっている。この２ビツトの情報はＢＣＤ〜１ｏ進の
デコーダ９５を介して１〜４の１０進数に変換される。Then, at the same time as the flip-flops 91 and 92 are triggered via terminal B, the flip-flops 93 and 94 are set to the counter 1.
2 output Qn-2 and. The state of n-1 is read. This 2-bit information is converted into a decimal number of 1 to 4 via a BCD to 1o decimal decoder 95.

すなわち、デコーダ４に入力される２ビツトの信号に応
じてその出力１〜４のいずれかにハイレベルの出方が現
われる。That is, depending on the 2-bit signal input to the decoder 4, a high level appears at any of its outputs 1-4.

一方、コンパレータに与えられるしきい値はここでは抵
抗ＲＯ−Ｒ５の分圧により形成される。On the other hand, the threshold value applied to the comparator is here formed by the voltage division of the resistor RO-R5.

特にコンパレータ５ＡＬ、５ＢＬに与えられる電圧はス
イッチＳｗ１〜ＳＷ４の４個のスイッチによりＶＬ、Ｖ
Ｌ’、ＶＬ”、Ｖ　Ｌ　”　’　（７）　’／’ずレカ
が選択されて与えられる。このうちスイッチＳＷ２〜Ｓ
Ｗ４はアンドゲート８５〜８７により制御される。スイ
ッチｓｗｌはオアゲート６４により制御される。In particular, the voltages applied to the comparators 5AL and 5BL are set to VL and VL by four switches Sw1 to SW4.
L', VL", VL"' (7) '/' Zureka is selected and given. Among these, switches SW2 to S
W4 is controlled by AND gates 85-87. Switch swl is controlled by OR gate 64.

アンドゲート８５〜８７の入力の片側は端子Ａに接続さ
れており、ここがら合焦信号が入力される。また合焦信
号はインバータ７２を介して反転され、オアゲート６４
の一方の入力に入力されている。オアゲート６４、アン
ドゲート８５〜８７のそれぞれの残りの入力はデコーダ
９５の出力ｌ〜４にそれぞれ接続されている。One side of the inputs of the AND gates 85 to 87 is connected to a terminal A, and a focusing signal is input thereto. Further, the focus signal is inverted via an inverter 72, and an OR gate 64
input to one of the inputs. The remaining inputs of OR gate 64 and AND gates 85-87 are connected to outputs l-4 of decoder 95, respectively.

以上（７）ｍ成ニおいて、端子Ｂからコンパレータのト
リガ信号が入力されると、フリップフロップ９３．９４
によりカウンタ１２の計数値、すなわち要した積分時間
が読み取られる。そして読み取りに要する時間だけ遅延
回路ＤＬ２により遅延されたパルスにょリカウンタ１２
かリセットされる。そしてこの積分時間に応じてデコー
ダ９５がその４個の出力端子のいずれかからハイレベル
の出力を行ない、スイッチ５ＷＩ−３Ｗ４を制御してし
きい値が選択される。ただし、端子Ａに合焦信号が入力
されていない場合にはインバータ７２およびオアゲート
６４の作用により常にＳＷｌが選択されるようになって
いる。In the above (7) m, when the trigger signal of the comparator is input from the terminal B, the flip-flop 93.94
The counted value of the counter 12, that is, the required integration time is read out. Then, the pulse counter 12 is delayed by the delay circuit DL2 by the time required for reading.
or will be reset. Then, in accordance with this integration time, the decoder 95 outputs a high level from one of its four output terminals, controls the switches 5WI-3W4, and selects a threshold value. However, when no focusing signal is input to terminal A, SW1 is always selected by the action of inverter 72 and OR gate 64.

積分時間の長さは受光量に比例しており、積分時間が短
いということはＳＮ比が良いわけだから、合焦信号が出
力された場合には積分時間の長さに応じて４個のスイッ
チ５ｗｔ−３Ｗ４の選択動作が可能になる。積分時間が
短い場合、すなわちＳＮ比が良い場合にはスイッチＳＷ
Ｉにより一番条件の厳しいしきい値ＶＬが選択される。The length of the integration time is proportional to the amount of light received, and a short integration time means a good signal-to-noise ratio, so when a focus signal is output, four switches are activated depending on the length of the integration time. 5wt-3W4 selection operation becomes possible. When the integration time is short, that is, when the S/N ratio is good, switch SW
The threshold value VL with the strictest conditions is selected by I.

積分時間が長い場合、すなわちＳＮ比が悪い場合にはそ
の積分時間に応じてスイッチＳＷ２〜ＳＷ４により対応
シタシきい値ＶＬ’、ＶＬ”、ＶＬ”’のいずれかが選
択され、ノイズマージンが信号レベルに応じて選択され
る。When the integration time is long, that is, when the S/N ratio is poor, one of the corresponding thresholds VL', VL", and VL"' is selected by switches SW2 to SW4 according to the integration time, and the noise margin is set to the signal level. selected according to

以上のようにしてフォトダイオードの受光量すなわちＳ
Ｎ比に応じて合焦時の条件を制御することができる。し
たがって、一旦合焦した後は被写体の距離などに応じて
外乱光のレベルに見合ったしきい値制御を行なうことが
できる。As described above, the amount of light received by the photodiode, that is, S
Focusing conditions can be controlled according to the N ratio. Therefore, once the camera is in focus, it is possible to perform threshold control in accordance with the level of ambient light depending on the distance to the subject and the like.

第４図の回路において、カウンタ１２の設定時間はカウ
ンタの出力端子を選定することにより容易に変更できる
。積分時間とスイッチ制御の関係は、たとえば第５図に
示すように最長積分時間をｔ　Ｏ−ｔ　１．　ｔ　１−
ｔ　２、ｔ２〜ｔ３、ｔ３〜ｔ４に４等分してこれらの
４つの領域でスイッチ５ｗｔ−３Ｗ４がオンになるよう
にしておくとよい。この積分時間の分割方法は当業者に
おいて適宜定めることができる。In the circuit of FIG. 4, the set time of the counter 12 can be easily changed by selecting the output terminal of the counter. The relationship between integration time and switch control is, for example, as shown in FIG. 5, where the longest integration time is t O-t 1. t 1-
It is preferable to divide the range into four areas: t2, t2-t3, and t3-t4, so that the switches 5wt-3W4 are turned on in these four areas. A method for dividing this integration time can be determined as appropriate by those skilled in the art.

［効　果］ 以上の説明から明らかなように、本発明によれば、光学
系の焦点位置のずれ量を２系統の受光手段の出力信号の
差として測定し、測定された焦点の＆置ずれに応じて光
学系の移動を行ない、前記信号の差が所定の合焦範囲に
ある際光学系の移動を停止する自動焦点調節装置におい
て、合焦状態を検出した際に前記合焦範囲を拡大する手
段を設けた構成を採用しているため、測定信号とノイズ
とのＳＮ比が悪い場合にも正確な焦点調節と安定した焦
点位置の保持を行なえる優れた自動焦点調節装置を提供
することができる。[Effect] As is clear from the above description, according to the present invention, the amount of deviation of the focal position of the optical system is measured as the difference between the output signals of the two systems of light receiving means, and the amount of deviation of the focal position of the optical system is measured as the difference between the output signals of the two systems of light receiving means, In an automatic focusing device that moves an optical system according to the signal and stops moving the optical system when the difference in the signals is within a predetermined focusing range, the focusing range is expanded when a focused state is detected. To provide an excellent automatic focus adjustment device that can perform accurate focus adjustment and maintain a stable focus position even when the SN ratio between a measurement signal and noise is poor because it adopts a configuration with a means for Can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はアクティブ方式の自動焦点調節装置の原理を示
す説明図、第２図は本発明の自動焦点調節回路の構成を
示す回路図、第３図は第２図の回路の動作を説明する線
図、第４図は第２図の一部の変形例を示す回路図、第５
図は第４図の回路による時間設定を示す説明図である。 ＩＡ、ＩＢ・・・増幅器　２Ａ、２Ｂ・・・フィルタ４
Ａ、４Ｂ・・・積分器 ５ＡＨ１５ＢＨ１５ＡＬ、５ＢＬ・・・コンパレータ１
０・・・モータ制御回路　１１・・・モータ１２・・・
カウンタ　１３・・・基準発振器１４・・・発光制御部
　工・・・光源 ＤＡ、ＤＢ・・・フォトダイオード ６１〜６４・・・オアゲート ８１〜８５・・・アンドゲート ９１〜９４・・・フリップフロップFig. 1 is an explanatory diagram showing the principle of an active type automatic focus adjustment device, Fig. 2 is a circuit diagram showing the configuration of an automatic focus adjustment circuit of the present invention, and Fig. 3 explains the operation of the circuit in Fig. 2. Fig. 4 is a circuit diagram showing a partial modification of Fig. 2;
The figure is an explanatory diagram showing time setting by the circuit of FIG. 4. IA, IB...Amplifier 2A, 2B...Filter 4
A, 4B... Integrator 5AH15BH15AL, 5BL... Comparator 1
0...Motor control circuit 11...Motor 12...
Counter 13... Reference oscillator 14... Light emission control section Engineering... Light sources DA, DB... Photodiodes 61-64... OR gates 81-85... AND gates 91-94... Flip-flop

Claims (2)

【特許請求の範囲】[Claims] （１）光学系の焦点位置のずれ量を２系統の受光手段の
出力信号の差として測定し、測定され−た焦点の位置ず
れに応じて光学系の移動を行ない、前記信号の差が所定
の合焦範囲にある際光学系の移動を停止する自動焦点調
節装置において、合焦状態を検出した際に前記合焦範囲
を拡大する手段を設けたことを特徴とする自動焦点調節
装置。(1) The amount of deviation in the focal position of the optical system is measured as the difference between the output signals of the two systems of light receiving means, and the optical system is moved according to the measured deviation in the focal position. 1. An automatic focus adjustment device that stops movement of an optical system when the focus range is within the focus range, characterized in that the automatic focus adjustment device is provided with means for expanding the focus range when a focus state is detected. （２）前記合焦範囲が前記受光手段の出力信号のレベル
に応じて異なった広さに拡大されることを特徴とする特
許請求の範囲第１項記載の自動焦点調節装置。(2) The automatic focus adjustment device according to claim 1, wherein the focusing range is expanded to different widths depending on the level of the output signal of the light receiving means.