JPS60212027A - Overvoltage protecting circuit of transistor - Google Patents

Abstract

PURPOSE:To attain simple circuit constitution, less power loss and resistance to high frequency switching by connecting an electrostatic induction transistor (TR) in parallel with a bipolar TR as a TR to be protected. CONSTITUTION:The electrostatic induction type TR(SIT) has a characteristic that a drain-source voltage VDS is hardly changed even when a drain current IDS is changed when a gate-source voltage VSG is constant. That is, the SIT acts as a constant voltage possible for changing the conduction start voltage by changing the gate-source voltage VSG. Thus, the collector-emitter voltage VCE of a TR1 is suppressed to a value below a breakdown voltage of the said TR at all times by setting the TR1 to the conduction start voltage possible for protecting the TR1, and since the conduction start voltage of the SIT is changed continuously, the optimum protection voltage suited to the rating and circuit constant of the TR1 is selected.

Description

【発明の詳細な説明】 （発明の技術分野） 本発明ハ、トランジスタの過電圧保護回路１％に電力変
換器において、スイッチング素子として用いた電力用バ
イポーラトランジスタ（以下単にトランジスタと略す）
ヲ、過渡的な過電圧から保′護するためのトランジスタ
の過電圧保護回路に関するものである。Detailed Description of the Invention (Technical Field of the Invention) The present invention c. A power bipolar transistor (hereinafter simply referred to as a transistor) used as a switching element in a power converter in a transistor overvoltage protection circuit 1%.
The present invention relates to a transistor overvoltage protection circuit for protecting against transient overvoltage.

（従来技術〉 第１Ｅは簡単なトランジスタのスイッチング回路を示す
。第１１において、１はトランジスタ。(Prior art) No. 1E shows a simple transistor switching circuit. In No. 11, 1 is a transistor.

２はトランジスタ１０ペース、エミッタ間に接続したベ
ースドライブ回路、３，４はトランジスタ１のコレクタ
、エミッタ間ＶＣ直列に接続さｎた直流電源負荷である
。５は上記のトランジスタ１と電源３および負荷４によ
って形成さｎる回路のインダクタンスな示している。2 is a base drive circuit connected between the emitter and the transistor 10, and 3 and 4 are DC power loads connected in series with the VC between the collector and emitter of the transistor 1. 5 represents the inductance of the circuit formed by the transistor 1, the power supply 3, and the load 4.

上記のように構成さｎたスイッチング回路は。The switching circuit configured as described above is as follows.

ベース電流が光分に供給さｎていると、トランジスタ１
のコレクタ、エミッタ間電圧ＶＯＩｎは＃１とんど零ボ
ルトとなって、トランジスタ１はオン状態であシ、直流
電源３により供給さｎる電流Ｉｃが。When the base current is supplied to the optical component, transistor 1
The collector-emitter voltage VOIn of #1 is almost zero volts, the transistor 1 is in the on state, and the current Ic supplied by the DC power supply 3 is n.

負荷４．インダクタンス５およびトランジスタ１を通し
て流ｎる。このオン状態からトランジスタをオフさせる
には、ベース電流Ｉｎな零にすればよい。トランジスタ
１はベースを流ｘＢｔ’零にしてから一般にターンオフ
時間と呼ばれる時間後にオフし、コレクタ電流ＩＱは零
になる。特に、高速なスイッチングな行おうとする場合
は、ベース電流を逆方向に流してターンオフ時間を短か
くすることも行なわれる・ 第２図は、前記第１図のスイッチング回路のトランジス
タが、オン状態からオフ状態に移るときの動作な示す波
形図である。第２図において１時刻ｔ□でベース電流Ｉ
Ｂ？１１−反転させたとすると。Load 4. flows through the inductance 5 and the transistor 1. To turn off the transistor from this on state, the base current In can be reduced to zero. The transistor 1 turns off after a time generally called a turn-off time after the base current xBt' becomes zero, and the collector current IQ becomes zero. In particular, when high-speed switching is desired, the base current is passed in the opposite direction to shorten the turn-off time. Figure 2 shows that the transistor in the switching circuit in Figure 1 changes from the on state FIG. 4 is a waveform diagram showing an operation when shifting to an off state. In Fig. 2, at time t□, the base current I
B? 11 - Suppose we invert the... Ch.

一般に蓄積時間と呼ばｎる時間（数１０μＳ）後の時刻
ｔ２Ｊ：Ｊ）、コレクタ電流ＩＯが減少しはじめ１時刻
ｔ３でコレクタ電流ＩＯは零になる。このトキ、ベース
を流ＩＢもコレクタ電眞工。が減少するにつｎて零へ近
づいて行く。At time t2J:J) after n time (several tens of microseconds) generally called accumulation time, the collector current IO begins to decrease and becomes zero at one time t3. This Toki, based on IB, is also collector Denshinko. As n decreases, it approaches zero.

また、コレクタ、エミッタ間電圧ｖＨｕコレクタ１１！
［ＩＱが減少しはじめる時点ｔ２から上昇しはじめ１時
刻ｔ５を経て最終的には電源電圧■。In addition, the collector-emitter voltage vHu collector 11!
[IQ starts to rise from time t2 when it starts to decrease, and finally reaches power supply voltage ■ after passing time t5.

へおちつくが１時刻ｔ２とｔ３の間では急激にコレクタ
を流ＩＯが減少するために１回路のインダクタンス５の
影響によって過渡的に過電圧が発生する。仁の過電圧が
トランジスタ１の耐圧よシ大きいと、トランジスタは破
壊することになるので。Although the voltage has settled down, between times t2 and t3, the collector current IO rapidly decreases, so that an overvoltage occurs transiently due to the influence of the inductance 5 of one circuit. If the overvoltage at the terminal is greater than the withstand voltage of transistor 1, the transistor will be destroyed.

従来Ｌカ種々の過電圧抑制手段が実施されている。Conventionally, various overvoltage suppression means have been implemented.

第３−は従来の過電圧抑制手段な示す。第３図ａは、過
電圧吸収用のコンデンサ１１．このコンデンサ１１から
の放電電流をある値以下に抑制するための抵抗１２を直
列にトランジスタ１のコレクタ、エミッタ間に接続した
構成であり、これらコンデンサ１１．抵抗１２ｔ’適当
な値な選ぶことにより、過電圧を抑制することが可能で
ある。しかし、この回路構成では、トランジスタ１のス
イッチングのたびにコンデンサ１１への光放電す伴うの
で、抵抗１２によって電力損失な生じる。このため、特
に、高い周波数でトランジスタ１のスイッチングな行う
には、電力損失が大きくなりすぎて要用的でなくなると
いう問題があった。The third figure shows a conventional overvoltage suppression means. FIG. 3a shows the overvoltage absorbing capacitor 11. A resistor 12 is connected in series between the collector and emitter of the transistor 1 to suppress the discharge current from the capacitor 11 to a certain value or less. By selecting an appropriate value for the resistor 12t', it is possible to suppress overvoltage. However, in this circuit configuration, each time the transistor 1 is switched, a photodischarge is caused to the capacitor 11, so that power loss occurs due to the resistor 12. For this reason, there is a problem in that especially when switching the transistor 1 at a high frequency, the power loss becomes too large and it becomes unnecessary.

第３図すは、トランジスタ１のコレクタ、エミッタ間に
非直線性の顕著な酸化亜鉛バリスタ１３を接続し、トラ
ンジスタ１に加わる電圧な制限するものである。しかし
、酸化亜鉛バリスタ１３は放電の度にわずかずつではあ
るが劣化な伴う。従って、効果的にトランジスタ１への
過電圧を抑えるような足載な選ぶと、多頻度のトランジ
スタ１のスイッチングに耐えられないという問題があっ
た。In FIG. 3, a zinc oxide varistor 13 with significant nonlinearity is connected between the collector and emitter of the transistor 1 to limit the voltage applied to the transistor 1. However, the zinc oxide varistor 13 deteriorates, albeit slightly, each time it is discharged. Therefore, if a suitable structure is selected to effectively suppress the overvoltage applied to the transistor 1, there is a problem in that it cannot withstand frequent switching of the transistor 1.

第３図Ｃは、トランジスタ１のコレクタ、エミッタ間に
足電圧効果のあるツェナーダイオードあるいはアバラン
シェダイオード１４を接続し、過電圧を抑制するもので
ある。この回路構成ではトランジスタ１のスイッチング
に伴う電力損失も小さく、多頻度のスイッチングにも耐
え得るが、電力用のトランジスタの保護に挿当な電圧定
格、を泥足格を持ったダイオードが得にくいという問題
があった◎ （発明の概要］ 本発明は、上記のような従来のものの欠点？除去するた
めになさｆ’Ｌ７ｔもので、トランジスタの保護に静電
誘導形トランジスタ（以下、ＢＩＴと略記する）を用い
ることにより、ＢＩＴの足電圧効果を利用して、電力損
失が少なく、かつ、高周波のスイッチングに耐えられる
トランジスタの過電圧保護回路な提供することを目的と
している。In FIG. 3C, a Zener diode or avalanche diode 14 having a foot voltage effect is connected between the collector and emitter of the transistor 1 to suppress overvoltage. In this circuit configuration, the power loss associated with switching of transistor 1 is small and it can withstand frequent switching, but the problem is that it is difficult to obtain a diode with an adequate voltage rating to protect the power transistor. ◎ (Summary of the invention) The present invention was created to eliminate the drawbacks of the conventional ones as described above, and uses a static induction transistor (hereinafter abbreviated as BIT) to protect the transistor. The present invention aims to provide an overvoltage protection circuit for transistors that has low power loss and can withstand high-frequency switching by utilizing the foot voltage effect of BIT.

（発明の実施例〕 以下１本発明の１実施例を囚について説明する。(Embodiments of the invention) An embodiment of the present invention will be described below regarding a prisoner.

第４１は前記第１囚と同一部分に同一符号な付した本発
明の実施例な示す回路図である。第４因において、２０
はＳＩＴであり、保護さｎるべきトランジスタのコレク
タおよびエミッタにドレインおよびソースがそｎぞｎ接
続さｎている。このＳＩＴのゲート、ソース間には、ゲ
ートバイアス電圧Ｖ、Ｇな与えるための直置電圧源２１
が接続さｎている。41 is a circuit diagram showing an embodiment of the present invention in which the same parts as in the first embodiment are given the same reference numerals. In the fourth cause, 20
is an SIT in which the drain and source are respectively connected to the collector and emitter of the transistor to be protected. A direct voltage source 21 is connected between the gate and source of this SIT to provide gate bias voltages V and G.
is connected.

第５１は上記ＳＩＴの概略特性図な示す。第５図におい
て、横軸はＳＩＴのドレイン・ソース間電圧値な示し、
縦軸はＳＩＴな流れるドレイン電流値な示している。こ
の特性図から明らかなように、ＳＩＴはゲート、ソース
間電圧Ｖ、Ｇが一足値ならば、ドレインを流ＩＤＢが変
化しても、ドレイン・ソース間電圧ＶＤ、はあ１り変化
しない特性な８　Ｉ　Ｔ框有している。すなわち、ゲー
ト、ソース間電圧ｖ、０１に：変化させることにより、
導通開始電圧な変えることが可能な足電圧ダイオードと
みなすことができる。No. 51 shows a schematic characteristic diagram of the above-mentioned SIT. In FIG. 5, the horizontal axis indicates the drain-source voltage value of SIT,
The vertical axis indicates the value of the drain current flowing through the SIT. As is clear from this characteristic diagram, SIT has the characteristic that if the voltage between the gate and the source, V, G is a certain value, even if the flow through the drain, IDB, changes, the voltage between the drain and source, VD, will not change at all. 8 It has an IT frame. That is, by changing the gate-source voltage v to 01,
It can be thought of as a foot voltage diode whose conduction start voltage can be varied.

よって、ゲート、ソース間電圧Ｖ、Ｇ？ｌ−適当な直流
電圧に設足して、トランジスタ１を保護できる導通開始
電圧に設足することにより、トランジスタ１のコレクタ
、エミッタ間電圧Ｖｏカを常に該トランジスタの破壊電
圧以下に抑えておくことができ、かつ、ＳＩＴの導通開
始電圧は連続的に変化しつるので、トランジスタ１０足
格１回路足数に適合した最適な保護電圧な選ぶことがで
きる。Therefore, the gate-source voltage V, G? l- By setting an appropriate DC voltage to a conduction start voltage that can protect transistor 1, it is possible to keep the voltage Vo between the collector and emitter of transistor 1 always below the breakdown voltage of the transistor. Moreover, since the conduction start voltage of the SIT changes continuously, it is possible to select the optimum protection voltage suitable for 10 transistors and 1 circuit.

すなわち、上記第４図の回路構成によｎは、従来の過電
圧抑制回路のようにスイッチング等の電力損失の増加、
あるいは、過電圧抑制素子の劣化などの問題がなく、ま
た最適な保護電圧２選ぶことができる。このため１回路
全体の効率な損なうことなく、トランジスタの能力を十
分に引き出すことが可能となる。In other words, the circuit configuration shown in FIG.
Alternatively, there is no problem such as deterioration of the overvoltage suppressing element, and the optimum protection voltage 2 can be selected. Therefore, it is possible to fully utilize the capability of the transistor without impairing the efficiency of the entire circuit.

なお、実施例は簡単なトランジスタのスイッチング回路
のみを示したが、これのみに限定されるものではなく、
電力用トランジスタな用いたすべての電気装置に適用で
きることはいう！でもない。Although the embodiment shows only a simple transistor switching circuit, the present invention is not limited to this.
This can be applied to all electrical devices that use power transistors! not.

（発明の効果］ 以上のように、この発明によｎば、保諭すべきトランジ
スタとしてのバイポーラトランジスタに静電誘導形トラ
ンジスタな並列接続したので１回路構成が簡単で、！力
損失が少なく、高周波のスイッチングに耐えられ、被保
護トランジスタの能力な十分に引き出せるようなトラン
ジスタの過電圧保護回路が得らｎる効果がある。(Effects of the Invention) As described above, according to the present invention, since a bipolar transistor as a transistor to be protected is connected in parallel with a static induction transistor, one circuit configuration is simple, power loss is small, and high frequency This has the effect of providing a transistor overvoltage protection circuit that can withstand the switching of 200 kHz and fully utilizes the capability of the transistor to be protected.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はトランジスタのスイッチング回路囚。 第２図は第１図回路の信号波形図、絽３図は従来の過電
圧抑制回路囚、第４図はこの発明の過電圧保護回路な備
えたトランジスタのスイッチング回路−，第５図は静電
紡導形トランジスタの特性−である。 １・・・トランジスタ、２・・・ベースドライブ回路。 ３・・・直流電源、４・・・負荷、５・・・回路インダ
クタンス、１１・・・電圧吸収用コンデンサ、１２・・
・抵抗。 １３・・・酸化亜鉛バリスタ、１４・・・足電圧ダイオ
ード、２０・・・静’ａｉｄｓ導トランジスタ、２１・
・・ゲートバイアス電源。 なお、各図中同一符号は同一またに相当部分を示す。 特許出願人　三菱′ｒ１１ａ１１株式会社第１図 第３図 （ａ）　（ｂ）　（ｃ） 第４図 第５図 ｖＤｓ（ｖ） 特開昭Ｇｏ−２１２０２７（４） 手続補正書（自発） 特許庁長官殿 １、事件の表示　特願昭５９−６７４３０号２、発明の
名称 トランジスタの過電圧保護回路 ３、補正をする者 代表者片山仁へ部 ４、代　理　人　郵便番号　１０５ 住　所　東京都港区西新橋１丁目４番１０号５、補正の
対象 図　面 ６、補正の内容 第４図を別紙のとおり補正する。 ７、添付書類の目録 補正後の第４図を記載した書面　１通 以上 第４図Figure 1 shows a transistor switching circuit. Fig. 2 is a signal waveform diagram of the circuit shown in Fig. 1, Fig. 3 is a conventional overvoltage suppression circuit, Fig. 4 is a transistor switching circuit equipped with the overvoltage protection circuit of the present invention, and Fig. 5 is an electrostatic spinning circuit. Characteristics of conductive transistors. 1...Transistor, 2...Base drive circuit. 3... DC power supply, 4... Load, 5... Circuit inductance, 11... Voltage absorption capacitor, 12...
·resistance. 13... Zinc oxide varistor, 14... Foot voltage diode, 20... Static 'aids conductive transistor, 21...
...Gate bias power supply. Note that the same reference numerals in each figure indicate the same or corresponding parts. Patent Applicant Mitsubishi'r11a11 Co., Ltd. Figure 1 Figure 3 (a) (b) (c) Figure 4 Figure 5 vDs (v) JP-A-Sho Go-212027 (4) Procedural amendment (spontaneous) Patent Office Mr. Commissioner 1. Indication of the case: Patent Application No. 59-67430 2. Name of the invention: Transistor overvoltage protection circuit 3. Person making the amendment Representative: Hitoshi Katayama Department 4: Agent Postal code: 105 Address: Minato-ku, Tokyo Nishi-Shinbashi 1-4-10-5, drawing subject to amendment 6, and content of amendment Figure 4 will be corrected as shown in the attached sheet. 7. A document containing Figure 4 after the revised list of attached documents: 1 or more copies of Figure 4

Claims (1)

【特許請求の範囲】[Claims] ベース、エミッタ間にベースドライブ回路を接続し、コ
レクタ回路にインダクタ／スｌｆ！：有する保護すべき
バイポーラトランジスタと、前記バイポーラトランジス
タのコレクタおよびエミッタにドレインおよびソースな
接続した静電誘導形トランジスタと、前記静電誘導形ト
ランジスタにゲートバイアス電圧な与えるための直流電
圧源とを備えたトランジスタの過電圧保護回路。Connect the base drive circuit between the base and emitter, and connect the inductor/slf! to the collector circuit. : a bipolar transistor to be protected, a static induction transistor whose drain and source are connected to the collector and emitter of the bipolar transistor, and a DC voltage source for applying a gate bias voltage to the static induction transistor. Overvoltage protection circuit for transistors.