JPS60204032A

JPS60204032A - 擬似乱数発生回路

Info

Publication number: JPS60204032A
Application number: JP59059749A
Authority: JP
Inventors: Hiroya Sano; 佐野　博也; Takaharu Koga; 古賀　隆治
Original assignee: Research Development Corp of Japan; Shingijutsu Kaihatsu Jigyodan
Current assignee: Japan Science and Technology Agency; Shingijutsu Kaihatsu Jigyodan
Priority date: 1984-03-28
Filing date: 1984-03-28
Publication date: 1985-10-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、計測制御やデータ処理において使用される擬
似乱数信号の発止回路に関し、特に簡単な回路構成によ
る高速の擬似乱数発生回路に関する。

〔技術の背景〕

分光光度計を用いて行われるガス等の物質の吸収分析で
は、電気的に波長を連続変化できる光源を用いて物質の
吸収スペクトルを掃引して、これを計算機で処理して特
定の物質の成分濃度を算出することが行われる。この場
合、−回の掃引を行うには、最低、装置内の種々の物理
的制約により定まる一定の時間が必要とされるため、そ
の間に計測対象の物質に成分濃度の急激な変化が生じた
場合には、掃引の始めと終りとで実質的な整時性が保証
できなくなり、計算結果として得られる濃度値に、極め
て大きな誤差が含まれるおそれがある。第１図はそのよ
うな吸収スペクトルの１例を示したもので、ａが正常な
場合、ｂが掃引中に急激な変化があった場合を示してい
る。図示のようにスペクトルの形が歪み、濃度値も異常
なものとなる。

このため従来は、予定したスペクトル領域内で波長の掃
引を端から端へ一方向に掃引するのではなく、ランダム
な順序で所定のスペクトル領域をうめつくすように掃引
する方法がとられている。

この場合、順次の掃引位置は乱数を用いて決定されてい
るのが普通である。この結果、所定のスペクトル領域内
において一定の時間幅内で整時性をもった掃引を統計的
に実現することができる。

上述した例の場合、その他乱数処理を必要とする計測や
データ処理システムにおいては、通常、乱数を擬似乱数
によって発生する方法がとられている。たとえばその主
なものに、ダイオードなどのアナログ的な白色雑音源を
用い、これから取り出したアナログ電気信号をＡ／Ｄ変
換する方法、２進信号を自乗して中間のビットを抽出す
る方法、Ｍ−系列信号を用いる方法などがある。しかし
、最初の方法は回路構成が複雑になり、２番目の方法は
乗算や中間ビット抽出のためのプログラム処理が必要で
オーバーヘッドが大きくなり、そして最後の方法は直列
信号形式で乱数信号が得られるため、これを並列信号形
式に直並列変換する必要があり、速度が遅くなるという
ように、それぞれ大きな欠点をもっていた。

〔発明の゛目的および要点〕

本発明の目的は、簡単な回路構成で高速に擬似乱数を発
生できる手段を提供することにあり、そのため、入力２
進信号中の所定のビット位置を入れ替える回路を設け、
一定の方向へ順次的に変化する入力２進信号系列を、同
一のデータ幅内で上下に大きくスイング変化する出力２
進信号系列に変換することにより、擬似乱数信号を得る
ものである。

〔発明の実施例〕

以下に、本発明の詳細を実施例にしたがって説明する。

第２図は、本発明の１実施例回路であって、分光光度計
に用いられる可変波長光源の波長制御回路を示したもの
である。図中、ｌはクロック発振器、２ばｎビットカウ
ンタ、３は擬似乱数発生回路、４はラッチ回路、５はＤ
／Ａ変換回路を表す。

ｎビットカウンタ２はクロック発振器ｌによって連続的
に駆動され、ｎビットのデータ幅内で順次的に変化する
並列２進信号、すなわち並列ディジタル信号を発生ずる
。

擬似乱数発生回路３は、並列２進信号中のビット配列を
一定の規則で入れ替える回路である。ビ・７ト配列の入
れ替えは、入力と出力との間はビット線を交差接続する
ことによって行われ、人力された２進信号系列は、擬似
乱数化された２進信号系列となって出力される。ビット
配列の入れ替えの方法については後述される。

ランチ回路４は、擬似乱数発生回路３から出力されたｎ
ピッ１−の擬似乱数化２進信号を１クロック期間だり保
持する。Ｄ／Ａ変換回路５はランチ回路４内の擬似乱数
化２進信号をアナログ信号に変換し、図示されない可変
波長光源に供給される。

第３図は、擬似乱数発生回路３の構成例を示す説明図で
ある。本例は入力２進数のビットを上下２分割した場合
を示したもので、図（ａ）はｎビットの入力２進数であ
り、最下位ビットをす、、最上位ビットをす、、、ｎ／
２−ｍとして、〔ｂ８．・・・＋　ｂｍ　＋　ｂｌ１１
＋＋　＋・・・、ｂ７〕　・・・（１）で表される。図
（ｂ）は、図（ａ）の人力２進数を２分割し、その（ｂ
＋　、・・・、ｂＬＩ）と（ｂ、＋＋、・・・、ｂ７〕
を上下入れ替えたものであり、（ｂｓ＋＋＋・・・、ｂ
、、ｂ、、・・・、ｂ１〕　・・・（２）で表される。

図（ｃ）は、図（ｂ）の下半分（ｂ。

＋１．・・・、ｂｎ）のピントを上下逆転したもので、
（ｂｆｉ、・・・＋　ｂｍ　＋＋　＋　ｂ＋　＋　・・
・、ｂ、〕・・・（３）で表される。図（ｄ）は、さら
に図（Ｃ）の上半分〔ｂ５．・・・、ｂ８〕のビットを
上下逆転したもので〔ｂｌｌ、・・・＋　ｂｍ　＋＋　＋　ｂ１１＋　・・
・、ｂ、〕・・・（４）で表される。

以上において、入力２進数（１）のビット配列を入れ替
えた（２）、（３）、（４）の２進数は、いずれも擬似
乱数として使用できるものである。

このように本例によれば、入力２進数は上下半数のビッ
トを入れ替えられることによって、入力２進数における
下位ビットの本来の順次的な小さな変化は、入れ替えら
れた上位ビットにおいて拡大された大きな変化となって
現れる。

第４図は、ｎ＝４の場合についての上記した（１）乃至
（４）の各２進数構成を示したものであリ、第５図は、
その中で特に（１）と（４）をグラフで示したものであ
る。図示のように、（１）の入力２進数が０から１５の
レベルまで連続的に単位変化していくのに対して、（４
）の出力２進数はＯと１５の間を大きくスイングしなが
ら変化する。

なお、第３図乃至第５図に示されている例は、人力２進
数のピントを上下２分割して入れ替えあるいはさらに上
下でビットを反転させたものであるが、本質的には、一
定数の下位ビットと上位ビットとを変換して、近接する
２進数間士の距離が大きくなればよく、そのためには、
さらに分割数を増やしてその間で種々の直接的あるいは
循環的な交差接続を行うことも可能である。第６図はそ
の１例を示したものであり、比較的ランダムな交差接続
を行ったものである。

このようにして、第２図に示されている可変波長光源の
波長制御回路において、予定されたスペクトル領域の全
体を時間的に均一に掃引することができ、整時性が改善
される。

〔発明の効果〕

以上のように、本発明によればきわめて簡単な回路構成
により擬像乱数信号を生成することができ、かつそのた
めの時間遅れがほとんどないため、高速制御が可能とな
る。

【図面の簡単な説明】

第１図は掃引時間が吸収スペクトルに与える影響を示す
説明図、第２図は本発明の１実施例回路図、第３図は擬
似乱数発生回路の構成例を示す説明図、第４図は第３図
に示された例を４ビツトの２進数に適用した場合に得ら
れる２進数系列の説明図、第５図は第４図中の（１）お
よび（４）をグラフで示したもの、第６図は擬似乱数発
生回路の他の構成例を示す説明図である。図中、１はクロック発振器、２はｎビットカウンタ、３
は擬似乱数発生回路、４はラッチ回路、５はＤ／Ａ変換
回路を示す。特許出願人　新技術開発事業団代理人弁理士　長谷用　文　廣才Ｚ肥才３ｍ ″ｊ′今図

Claims

【特許請求の範囲】

順次的に大きさが変化する並列２進数を発生する手段と
、該発生された並列２進数の下位の所定のビットを上位
の所定のビット位置へ移動するビット配列変更を行う手
段と、該ビット配列変更された並列２進数を出力する手
段とからなる擬似乱数発生回路。