JPS60201795A - Mos digital space switch circuit - Google Patents

Abstract

PURPOSE:To reduce the power of a buffer by actuating only a necessary buffer in a selector. CONSTITUTION:Assuming that (0,0,0) is inputted as a control signal (a0, a1, a2), only a transfer gate of a gate I7 for inputting (0,0,0) is turned on because the outputs of three input NORs out of eight of transfer gates for inputting I0-I7 are connected to gates. As a result, buffers being operated in accordance with a signal of the gate I7 are only buffers A3, A5 and A6, whereas other buffers A0, A1, A2 and A4 are fixed to a high impedance output, that is, fixed to the value set by the operation at prestage because the prestage transfer gate is turned off. Accordingly useless electric power will not be consumed.

Description

【発明の詳細な説明】 （技術分野） 本発明は高速で消費電力の少ないＭＯＳディジタル空間
スイッチＬＳＩに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a MOS digital space switch LSI that is high speed and consumes little power.

（背景技術） 入線ｍ本、出線ｎ本の空間スイッチは、１つのスイッチ
素子をマトリックス状に配置する方式とｍ本の入線のう
ちから１本を選択するセレクタ（ｍ−１セレクタと呼ぶ
こととする）をｎ回路分配置する方式とが考えられる。(Background Art) A space switch with m incoming lines and n outgoing lines has two methods: one in which one switch element is arranged in a matrix, and the other in which a selector (referred to as an m-1 selector) selects one of m incoming lines. A method of arranging n circuits of the same circuits is conceivable.

前者のスイッチマトリックス方式を第１図（４）に、後
者のセレクタ方式を（８）にそれぞれ示す。上記、空間
スイッチの方式の中でセレクタ方式では２本の入線のう
ちから１本を選択する２−１セレクタを複数個使用する
場合が一般的である。第２図に８−１セレクタを２−１
セレクタ７回路で構成した例を示す。８−１セレクタは
３本の制御信号ａ。、ａｌ、α２を用いて、入線Ｉ０〜
Ｉ７のうちの１つのデータをＯｊに転送するものである
。即ち、まずα。の値により、（Ｉｏ。The former switch matrix method is shown in FIG. 1 (4), and the latter selector method is shown in FIG. 1 (8). Among the space switch systems mentioned above, the selector system generally uses a plurality of 2-1 selectors that select one of two incoming lines. 8-1 selector 2-1 in Figure 2
An example configured with seven selector circuits is shown. 8-1 selector receives three control signals a. , al, α2, input line I0~
One data of I7 is transferred to Oj. That is, first α. By the value of (Io.

１、、、Ｉ４．Ｉ６）か（Ｉｌ、Ｉ３．Ｉ５．Ｉ７）の
どちらか、の組が選択される。選択されたのが（Ｉｏ、
Ｉ２．Ｉ４．Ｉ６）の組とすると、次°にα、によって
、（Ｉｏ、Ｉ４）か（Ｉ２．Ｉ６）のどちらかの組が選
択される。1,,,I4. I6) or (Il, I3.I5.I7) is selected. The selected one is (Io,
I2. I4. I6), then either the set (Io, I4) or (I2.I6) is selected depending on α.

これを引き続き、ＣＬ２の値によっても２つのうち１方
を選択して、最終的に１つのデータのみが辿択される。Subsequently, one of the two is selected depending on the value of CL2, and finally only one data is traced.

次に、第３図に第２図で示した２−１セレクタの回路を
示す。（Ａ〜０は、２−１セレクタ回路としてトランス
ファゲートとバッファを用いた場合である。このバッフ
ァとしては通常インバータが用いられる。なお、トラン
スファゲート単体でも２−１セレクタの役目を果すが、
トランスファゲート単体を数段接続した場合入力信号の
遅延、歪みが大きいので、通常はバッファを挿入し波形
整形を施す。（４）〜（０のバッファとしてＣＭＯＳイ
ンバータ、Ｅ／ＤＭＯＳインバータが考えられるが、低
消費電力の観１点から（４）、（８）のＣＭＯＳインバ
ータタイプが望ましい。また（ハ）は２−１セレクタを
ＡＮＤとＮＯＨの組合せで構成したものであるが、（４
）〜０に比較して構成トランジスタ数が多く、動作速度
の点で（イ）、（υに劣る。このような背景よシ、２−
１セレクタ回路（４）を用いた場合で従来ディジタル空
間スイッチＬＳＩとして使用されている回路の構成は第
４図に示されるようになる。第４図では入線８本出線８
本のディジタル空間スイッチ回路を示している。第４図
において、ＳＥｏ〜ＳＥ７の８−１セレクタに８組の制
御信号の（α０．α１．α２）〜（ｈｏ、ｈ２．ｈ２）
が設定され不。（α０．α１．α２）〜（ｈｏ。Next, FIG. 3 shows a circuit of the 2-1 selector shown in FIG. 2. (A to 0 are cases where a transfer gate and a buffer are used as a 2-1 selector circuit. An inverter is usually used as this buffer. Note that a transfer gate alone can also serve as a 2-1 selector, but
If multiple transfer gates are connected in multiple stages, the delay and distortion of the input signal will be large, so a buffer is usually inserted to shape the waveform. CMOS inverters and E/DMOS inverters can be considered as buffers for (4) to (0), but from the viewpoint of low power consumption, CMOS inverter types (4) and (8) are preferable. One selector is composed of a combination of AND and NOH, but (4
) ~ 0, the number of constituent transistors is larger, and in terms of operating speed it is inferior to (a) and (υ. Against this background, 2-
When the 1 selector circuit (4) is used, the configuration of a circuit conventionally used as a digital space switch LSI is shown in FIG. In Figure 4, there are 8 incoming lines and 8 outgoing lines.
The book shows a digital space switch circuit. In Fig. 4, 8 sets of control signals (α0.α1.α2) to (ho, h2.h2) are sent to the 8-1 selectors SEo to SE7.
is not set. (α0.α1.α2) ~ (ho.

ｈ、　、　ｈ２）のうち、同じ１″′、゛０”の組合せ
が８−１セレクタに対し割当てられても良い。この場合
は１本の入線に対し、複数の出線が選択されたことにな
９、これは回報通信に他ならない。h, , h2), the same combination of 1'', ``0'' may be assigned to the 8-1 selector. In this case, multiple outgoing lines are selected for one incoming line9, and this is nothing but a broadcast communication.

今後多様な情報サービスに対してディジタル空間スイッ
チＬＳＩを使用する場合、数１０Ｍｂ／８もの高速ディ
ジタル信号を処理する能力がＬＳＩに要求される。その
とき問題と々ることはＣＭＯＳ構成であるが故に、低速
ディジタル信号を取扱う場合には顕著にならなかった消
費電力の増加である。それは、第４図の従来例では、本
来動作しなくても済むバッファが動作するため、多数の
バッファでダイナミックパワーを消費するためである。When digital space switch LSIs are used for various information services in the future, the LSIs will be required to have the ability to process high-speed digital signals of several tens of Mb/8. The major problem in this case is that because of the CMOS configuration, the power consumption increases, which would not be noticeable when handling low-speed digital signals. This is because, in the conventional example shown in FIG. 4, buffers that normally do not need to operate operate, and dynamic power is consumed by a large number of buffers.

即ち８−１セレクタＳＥｏにはＡ。−Ａ６の７個のバッ
ファが存在する。今制御信号（α。、α１．α２）が（
０、０、０）の場合、Ｉ７が選択されてＯ８に出力され
る。このときバッファＡ３．　Ａ５．　Ａ６はＩ７のデ
ータに従って動作しなければいけないが、Ａｏ、Ａ、　
！Ａ２１Ａ　のバッフｙ’７．　ｌ　Ｉ３　ｒ　Ｉｓの
データに従って動作する。入線及び出線の数が増加した
場合、空間スイッチＬＳＩ中の無駄な動作をするバッフ
ァの数も増加し、入線１６出線１６の場合で１７６回路
、入線３２出線３２の場合で９１２回路が余分に電力を
消費していることになる。この電力は入線３２出線３２
のＬＳＩの場合、２００〜３００ｆｎＷもの値となｌ）
ＣＭＯ８゜の低消費電力性が損われているといった問題
かあつだ０ （発明の課題） 本発明はこれらの欠点を除去するため、セレクタの中に
おいて、必要なバッファのみ動作するようにして消費電
力の削減を図ったもので、以下図面について詳細に説明
する。That is, 8-1 selector SEo has A. - There are 7 buffers of A6. Now the control signal (α., α1.α2) is (
0, 0, 0), I7 is selected and output to O8. At this time, buffer A3. A5. A6 must operate according to the data of I7, but Ao, A,
! A21A's buffer y'7. l I3 r Operates according to the data of Is. When the number of incoming and outgoing lines increases, the number of buffers that operate in vain in the space switch LSI also increases, with 176 circuits in the case of 16 incoming lines and 16 outgoing lines, and 912 circuits in the case of 32 incoming lines and 32 outgoing lines. This means that extra power is being consumed. This power is incoming line 32 outgoing line 32
In the case of LSI, the value is as high as 200 to 300 fnW.
There is a problem that the low power consumption characteristic of CMO8° is impaired.0 (Problems to be solved by the invention) In order to eliminate these drawbacks, the present invention reduces power consumption by operating only necessary buffers in the selector. The drawings will be explained in detail below.

（発明の構成および作用） 第５図は本発明の実施例であって、第４図と同様に入線
８出線８のディジタル空間スイッチＬ、ＳＩのスイッチ
部分を示している。図中、Ｉｏ−Ｉ７　は入線を、Ｏｏ
〜０□は出線を、ＳＥｏ〜ＳＥ７は８−１セレクタを、
（αＱｌａｌｌα２）〜（ｌＬｏ、ｈｌ、Ａ２）は、各
ＳＥ。(Structure and operation of the invention) FIG. 5 shows an embodiment of the present invention, and similarly to FIG. 4, it shows the switch portions of the digital space switches L and SI of the incoming line 8 and the outgoing line 8. In the figure, Io-I7 is the incoming line, Oo
~0□ is the outgoing line, SEo~SE7 is the 8-1 selector,
(αQlallα2) to (lLo, hl, A2) are each SE.

〜ＳＥのセレクタへの制御信号である。第４図との違い
は入線が入力するトランスファゲートのゲート入力に（
（１，ｏ、Ｇ、、、Ｃｌ３）の制御信号を入力とする３
人力ＮＯＲを設けた点である。This is a control signal to the selector of ~SE. The difference from Figure 4 is that the incoming line is connected to the gate input of the transfer gate (
3 with the control signal of (1, o, G, , Cl3) as input.
The point is that a human-powered NOR was established.

第５図の回路の動作をＳＥｏを例にとって説明する。ま
ず、制御信号（αｏ、　ａ、　、　Ａ２）として（ｏ、
ｏ、ｏ）が入力したとする。このとき、Ｉ７がＯ６に出
力されなければならない。Ｉｏ−Ｉ７を入力とするトラ
ンスファゲートは、８個の３人力ＮＯＲの出力がゲート
に接続されており、この中で（０，０，０）を入力とす
るＩ７のトランスファゲートしかオンとならない。従っ
て、Ｉ７の信号に従って動作するバッファはＡ３．Ａ５
．Ａ６のみで他のＡ。＋　ＡＩ　ｒ　１２　＋　Ａ−４
のバッファは前段のトランスファゲートがオフであるだ
め、高インピーダンス出力、即ち前回の動作で決った値
に同定されておシ、第４図で問題となった無１駄な電力
を消費することがなくなるのである。The operation of the circuit shown in FIG. 5 will be explained using SEo as an example. First, as a control signal (αo, a, , A2) (o,
Suppose that o, o) is input. At this time, I7 must be output to O6. The transfer gate that receives Io-I7 as an input has the outputs of eight three-way NORs connected to the gate, and among these, only the transfer gate that receives (0, 0, 0) as input is turned on. Therefore, the buffer that operates according to the signal on I7 is A3. A5
．． Only A6 and other A. + AI r 12 + A-4
Since the transfer gate in the previous stage is off, the buffer has a high impedance output, that is, it is identified to the value determined by the previous operation, and the wasted power consumption that was the problem in Figure 4 is avoided. It will disappear.

ＳＥ、〜ＳＥ７も同様のことが言える。The same can be said of SE, to SE7.

第６図は、本発明の他の実施例で、やはり第４図と同様
入線８出線８のディジタル空間スイッチＬＳＩ　のスイ
ッチ部分を示しており、記号は第４図、第５図と同様で
あるので省略する。第４図との違いは最も前段となる２
−１セレクタのバッファをＰチャネルトランジスタ１個
とＮチャネルトランジスタ２個とで構成し、新たに追加
したＮチャネルトランジスタの入力として、８−１セレ
クタに入力する３本の制御線のうち２本を入力とする２
人力ＮＯＲの出力を取シ入れる（１へ成としだ点である
。第６図の回路の動作をＳＥｏを例にとって説明しよう
。FIG. 6 shows another embodiment of the present invention, and similarly to FIG. 4, it shows the switch portion of a digital space switch LSI with 8 incoming lines and 8 outgoing lines, and the symbols are the same as in FIGS. 4 and 5. Since there is, I will omit it. The difference from Figure 4 is the first stage 2.
The buffer of the -1 selector is configured with one P-channel transistor and two N-channel transistors, and two of the three control lines input to the 8-1 selector are used as inputs for the newly added N-channel transistor. Input 2
The output of the human-powered NOR is input (this is the point where it reaches 1).The operation of the circuit shown in FIG. 6 will be explained using SEo as an example.

まず、制御信号（αｏ、ａ、、α２）として（ｏ、ｏ、
ｏ）が入力とする。このときＩ７がＯ８に出力されなけ
ればならない。４回路の２人力ＮＯＲの出力のうち、′
１”が出力されるのはＡ３に入力する回路だけで他はす
べてｔｔ　Ｏ＋＋が出力される。従って、Ａｏ〜Ａ３の
出力のうち、Ａ３のみが入線のデータの変化に追随でき
、他のＡ。＋　Ａ、　＋　Ａ、、のバッファの出力は一
度”　１　”になって後放電経路が断たれてしまうため
、“′ｌ″を保つ。First, as control signals (αo, a, , α2) (o, o,
o) is input. At this time, I7 must be output to O8. Of the outputs of the 2-person NOR of 4 circuits,'
1" is output only from the circuit that inputs to A3, and all others output tt O++. Therefore, among the outputs from Ao to A3, only A3 can follow the change in data on the input line, and the other A3 outputs tt O++. The outputs of the buffers .+A, +A, . once become "1" and the post-discharge path is cut off, so they remain "'l".

このように、７回路のバッファのうちＡ３　＋　Ａ５　
＋Ａ６のみＩ７のデータに従って動作し、他のバッファ
は入力データに従った動作はしない。このため、第４図
で問題となったバッファの無駄な電力消費がなくなシ、
スイッチ回路の低消費電力化が図れる。In this way, A3 + A5 of the seven circuit buffers
Only +A6 operates according to the data of I7, and the other buffers do not operate according to the input data. This eliminates the unnecessary power consumption of the buffer, which was the problem in Figure 4.
The power consumption of the switch circuit can be reduced.

なお、第５図、第６図において制御系の回路の増加があ
るが、（α。、α１．α２　）　〜（ｈＯ’　ｈｌ　’
　Ａ２　）の制御信号を取扱う制御１系の動作速度は数
ｌＯＭｂ／８のディジタル信号に応じて変化する必要の
あるスイッチ回路に比べて低速でよく、回路数の増加に
よる動作速度の低下はディジタル空間スイッチＬＳＩで
は問題とならない。Although there is an increase in the number of control system circuits in FIGS. 5 and 6, (α., α1.α2 ) ~ (hO' hl '
A2) The operation speed of the control system 1 that handles the control signal can be lower than that of the switch circuit that needs to change according to the digital signal of several 1OMb/8, and the decrease in operation speed due to the increase in the number of circuits is due to the digital space. This is not a problem with switch LSIs.

べてきたことが言える。また、同じく図面の簡略化のた
め、図では入線８出ａ８の構成で説明してきだが、入線
数、出線数が多くなればさらに本発明の効果が顕著にな
ることは言うまでもない。I can tell you what I have learned. Further, in order to simplify the drawings, the configuration in the figure has eight incoming lines and eight outgoing lines a8, but it goes without saying that the effect of the present invention becomes even more pronounced as the number of incoming lines and the number of outgoing lines increases.

（発明の効果） 以上説明したように、セレクタ方式のディジタル空間ス
イッチに対し、本発明のスイッチ回路を適用することで
、不必要なバッファの電力削減を図れることから、大規
模なディジタル空間スイッチＬＳＩの実現に際し、その
動作速度、消費電力の面で大きな利点がある。(Effects of the Invention) As explained above, by applying the switch circuit of the present invention to a selector type digital space switch, it is possible to reduce unnecessary buffer power. When realizing this, there are significant advantages in terms of operating speed and power consumption.

【図面の簡単な説明】[Brief explanation of drawings]

第１図（２）及び■は従来のディジタル空間スイッチの
構成を示す図、第２図は２本のうち１本を選択する２−
１セレクタを複数個使用して構成したセレクタ方式空間
スイッチを示す図、第３図（４）〜（υは２−１セレク
タの回路を示す図、第４図は従来のセレクタ方式空間ス
イッチ回路、第５図は本発明のセレクタ方式空間スイッ
チのスイッチ回路、第６図は本発明の別のセレクタ方式
空間スイッチのスイッチ回路である。 ＩＱ”’ｍ、−１・・・入線、　Ｑｏ−Ｑｎ−、・・・
出線、ＳＭ−・・スイッチマトリックス、Ｓ　・・・ス
イッチ要素。 す ＳＥｏ〜ＳＥ？ｌ−１・・・ｍ本の入線のうち１本を選
択するｍ−１セレクタ＋　Ｓｏｙ〜Ｓ６ｊ・２−１セレ
クタ。 （ｃＬｏ、ａｌ、ａ、２）〜（ｈｏ、ＩＬ３．ｈ２）・
・・ＳＥｏ〜ＳＥ７に入力する制御信号、　Ｑ、、Ｑ２
．Ｑ４・・・Ｎチャネルトランジスタ（エンハンスメン
ト形’）　、　Ｑ３．Ｑ５．Ｑ６・・・Ｐチャネルトラ
ンジスタ（エンハンスメント形）、Ｑ７・・・Ｎチャネ
ルトランジスタ（ディブレジョン形）。 Ｄｏ・・・２−１セレクタ回路の出力。 Ａｏ〜Ａ６・・・２−１セレクタ回路で用いられている
バッファ０ （Ｂ） 一３図（，４） （Ｄ）Figure 1 (2) and ■ are diagrams showing the configuration of a conventional digital space switch, and Figure 2 is a diagram showing the configuration of a conventional digital space switch.
A diagram showing a selector type space switch configured using a plurality of 1 selectors, Figures 3 (4) to (υ are diagrams showing 2-1 selector circuits, Figure 4 shows a conventional selector type space switch circuit, FIG. 5 shows a switch circuit of a selector-type space switch of the present invention, and FIG. 6 shows a switch circuit of another selector-type space switch of the present invention. IQ"'m, -1...Incoming line, Qo-Qn- ,...
Outgoing line, SM-... switch matrix, S... switch element. SuSEo~SE? l-1... m-1 selector + Soy~S6j/2-1 selector that selects one of m incoming lines. (cLo, al, a, 2) ~ (ho, IL3.h2)・
・・Control signals input to SEo to SE7, Q, , Q2
．． Q4...N-channel transistor (enhancement type'), Q3. Q5. Q6...P channel transistor (enhancement type), Q7...N channel transistor (depression type). Do...2-1 selector circuit output. Ao to A6...Buffer 0 used in the 2-1 selector circuit (B) Figure 13 (,4) (D)

Claims (2)

【特許請求の範囲】[Claims] （１）　２Ｍ（Ｍ’：２１の自然数）本の入線とｎ（ｎ
≧１の自然数）本の出線をもち、２Ｍ本の入線とＭ本の
制御線を入力とし、２本の入力のうち１本を選択する第
１のセレクタ回路を（２Ｍ−１）個使用して２Ｍ本の入
力のうち１本を選択する第２のセレクタ回路を構成し、
上記第２のセレクタ回路をｎ個使用して上記２Ｍ本の入
線とｎ本の出線との接続を行い、上記第１のセレクタ回
路をＭ本の制御線の１本とその反転信号とによシ制御さ
れる２つのトランスファゲートとそのトランスファゲー
トの出力を入力とする１つのＣＭＯＳバッファとから構
成するＭＯＳディジタル空間スイッチ回路において、 第２のセレクタ回路の２Ｍ本の入線に接続され６２Ｍ個
ノドランスファゲートのうち、Ｍ本の制御信号で決まる
１つのトランスファゲートのみ導通状態で他の（２Ｍ−
１）個のトランスファゲートを非導通状態とする論理回
路がトランスファゲートを制御するごとくもうけられる
ことを特徴とするＭ’ＯＳディジタル空間スイッチ回路
。(1) 2M (M': natural number 21) input lines and n (n
Uses (2M-1) first selector circuits that have (a natural number of ≧1) outgoing lines, take 2M incoming lines and M control lines as inputs, and select one of the two inputs. and configure a second selector circuit that selects one of the 2M inputs,
The n second selector circuits are used to connect the 2M incoming lines and the n outgoing lines, and the first selector circuit is connected to one of the M control lines and its inverted signal. In the MOS digital space switch circuit, which consists of two transfer gates that are controlled by CMOS and one CMOS buffer that receives the outputs of the transfer gates, there are 62M nodes connected to 2M input lines of the second selector circuit. Among the transfer gates, only one transfer gate determined by M control signals is in a conductive state, and the other (2M-
1) An M'OS digital space switch circuit characterized in that a logic circuit that makes each transfer gate non-conductive is provided to control the transfer gate. （２）　２Ｍ本の入線とｎ本の出線を持ち、２Ｍ本の入
線とＭ本の制御線を入力とし２本の入力のうち１本を選
択する第１のセレクタ回路を（２Ｍ−１）個使用して２
Ｍ本の入力のうち１本を選択する第２のセレクタ回路を
構成し、上記第２のセレクタ回路をｎ個使用して上記２
Ｍ本の入線とｎ本の出線との接続を行い、上記第１のセ
レクタ回路をＭ本の制御ａｌｌ　ａ＋の１本とその反転
信号とによシ制御される２つのトランスファゲートとそ
のトランスファゲートの出力を入力とする１つのＣＭＯ
Ｓバッファとから構成するＭＯＳディジタル壁間スイッ
チ回路において、２Ｍ本の入線のうち２Ｍ−１本を選択
する２Ｍ−１個の第１のセレクタ回路のバッファを（Ｍ
−１）本の制御信号とその反転信号で制御する前記バッ
ファと直列接続のＭＯＳ　トランジスタ及び該トランジ
スタを制御する論理回路がもうけられ、２（Ｍ−１）本
の制御信号で決まる１つのバッファのみバッファへの入
力信号に応じて増幅動作を可能とし、他の＜　２Ｍ−１
１）個のバッファはバッファへの入力信号に無関係にバ
ッファの出力が一定値をとることを特徴とするＭＯＳデ
ィジタル空間スイッチ回路。(2) A first selector circuit that has 2M incoming lines and n outgoing lines, takes the 2M incoming lines and M control lines as input, and selects one of the two inputs is configured as (2M-1 ) using 2
A second selector circuit that selects one of the M inputs is configured, and n pieces of the second selector circuit are used to select one of the M inputs.
M incoming lines and n outgoing lines are connected, and the first selector circuit is connected to two transfer gates controlled by one of M all a+ and its inverted signal, and its transfer gate. One CMO with gate output as input
In a MOS digital wall-to-wall switch circuit consisting of a
-1) A MOS transistor connected in series with the buffer controlled by one control signal and its inverted signal and a logic circuit for controlling the transistor are provided, and only one buffer is determined by two (M-1) control signals. Enables amplification operation depending on the input signal to the buffer, and other < 2M-1
1) A MOS digital space switch circuit characterized in that each buffer has a constant output value regardless of an input signal to the buffer.