JPS60200371A - Graphic generator - Google Patents
Graphic generatorInfo
- Publication number
- JPS60200371A JPS60200371A JP5527984A JP5527984A JPS60200371A JP S60200371 A JPS60200371 A JP S60200371A JP 5527984 A JP5527984 A JP 5527984A JP 5527984 A JP5527984 A JP 5527984A JP S60200371 A JPS60200371 A JP S60200371A
- Authority
- JP
- Japan
- Prior art keywords
- value
- err
- error
- increase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Generation (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はグラフィックディスプレイ等に表示される図形
を発生する図形発生装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a figure generation device that generates figures to be displayed on a graphic display or the like.
従来グラフィックディスプレイ等に円、放物線等の2次
曲線を表示するだめには、2次曲線の方程式の特徴によ
り乗算を含んだソフトウェアにより描画する必要があっ
た。これを通常のハードウェアを用いて行うと乗算の計
算を含むために処理に時間がかかるという欠点があった
。Conventionally, in order to display quadratic curves such as circles and parabolas on graphic displays, it has been necessary to draw them using software that includes multiplication due to the characteristics of quadratic curve equations. If this was done using ordinary hardware, there would be a drawback that the processing would take a long time because it would involve multiplication calculations.
又、乗算の計算を高速で行なうことの可能なハードウェ
アも市販されているが、これらは非常に高価なものであ
る。Additionally, hardware that can perform multiplication calculations at high speed is commercially available, but these are extremely expensive.
これらの欠点を除くものとして、情報処理学会第27口
金国大会で高木幹雄他が著述した「高速円発生アルゴリ
ズム」が知られている。As a method for eliminating these drawbacks, a ``high-speed yen generation algorithm'' written by Mikio Takagi et al. at the 27th National Convention of the Information Processing Society of Japan is known.
これは円の縁をたどるように格子点を選んでいくもので
、円関数fcx、y)の値をその都度引算せずに増分を
加えてやるものである。この為にアルゴリズムは加算の
みを含んだものとなり処理時間が短縮化されるという利
点があった○しかし、このアルゴリズムでは1/8円の
み描くことがaf能であり、放物線、双曲線、だ円等の
2次曲線は描くことが出来なかったために色々な2次曲
線を描画したい場合には適用出来ず、非常に不便なもの
であった。In this method, grid points are selected as if tracing the edge of a circle, and the value of the circular function fcx, y) is incremented instead of subtracted each time. For this reason, the algorithm included only addition, which had the advantage of shortening the processing time.However, this algorithm only draws 1/8 circle, and can draw parabolas, hyperbolas, ellipses, etc. Since it was not possible to draw quadratic curves, it could not be applied to cases where one wanted to draw various quadratic curves, which was very inconvenient.
本発明の目的は、直線1円ばかりでなく、だ円、放物線
、双曲線等の2次曲線を乗算を含まないアルゴリズムに
より高速に発生出来る装置を提供することにある。An object of the present invention is to provide an apparatus that can generate not only a straight circle but also quadratic curves such as an ellipse, a parabola, and a hyperbola at high speed using an algorithm that does not involve multiplication.
本発明は表示部上に表示すべき図形のX方向及びY方向
の座標値、X方向及びY方向の座標値を増加又は減少さ
せる歩進値、図形の真の値と表示部上の座標値による図
形の値との誤差、誤差を増加又は減少させるX方向及び
Y方向の第1の増減値、第1の増減値を増加又は減少さ
せるX方向及びY方向の第2の増減値を初期設定する設
定手段と、誤差が正であるか負であるか“0”であるか
を比較する比較手段と、この比較手段により誤差が負で
あると判定された場合、X又はYの一方向において、座
標値に予め設定された歩進値を加算し、第1の増減値に
第2の増減値を加算し、この加算された第1の増減値を
誤差に加算し、前記比較手段により加算された誤差が正
又は“0”であると判定された場合、或いは前記設定手
段に設定された誤差が正又はパ0″であると判定された
場合X又はYの他方向において、座標値に予め設定され
九歩進値を加算し、第1の増減値に第2の増減値を加算
し、この加算された第1の増減値を前記比較手段により
正又は0”であると判定された誤差に加算する加算手段
とを備え、加稗手段より出力された誤差、X方向及びY
方向の座標値、歩進値、第1の増減値、M2の増減値が
前記設定手段に改めて初期設定されるとともにX方向及
びY方向の座標値が出力されるものである。The present invention provides coordinate values in the X direction and Y direction of a figure to be displayed on the display section, an increment value that increases or decreases the coordinate values in the X direction and Y direction, the true value of the figure, and the coordinate value on the display section. Initializes the error with the value of the figure, the first increase/decrease value in the X and Y directions that increases or decreases the error, and the second increase/decrease value in the X and Y directions that increases or decreases the first increase/decrease value. a setting means for comparing whether the error is positive, negative, or "0"; and a comparing means for comparing whether the error is positive, negative, or "0"; , add a preset step value to the coordinate value, add a second increase/decrease value to the first increase/decrease value, add the added first increase/decrease value to the error, and add it by the comparison means. If the error set in the setting means is determined to be positive or "0", or if the error set in the setting means is determined to be positive or "0", the coordinate value is changed in the other direction of X or Y. A preset nine-step value is added, a second increase/decrease value is added to the first increase/decrease value, and the added first increase/decrease value is determined to be positive or 0'' by the comparison means. an addition means for adding to the error, the error output from the addition means, the X direction and the Y direction;
The coordinate values in the direction, the step value, the first increase/decrease value, and the increase/decrease value of M2 are initialized again in the setting means, and the coordinate values in the X direction and the Y direction are output.
本発明によれば、2次曲線を加算を用いたアルゴリズム
により高速に発生することが可能となるだめ実用性に富
んだものとなり且つ効率が向上する。According to the present invention, it is possible to generate a quadratic curve at high speed by an algorithm using addition, which makes it highly practical and improves efficiency.
以下、本発明の一実施例を図面を参照して説明する。第
1図は本発明の一実施例によるアルゴリズムのフロー図
である。本発明では、ディスプレイ上にドツトパターン
で表示されるディジタル2次曲線がいずれにしろ誤差を
含むものであることを考慮し、実用上差支えない範囲内
の誤差を許して高速化をはかったものである。Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a flow diagram of an algorithm according to one embodiment of the invention. In the present invention, taking into account that the digital quadratic curve displayed as a dot pattern on the display contains errors in any case, high speed is achieved by allowing errors within a range that does not cause any practical problems.
つまり、2次曲線をf(xty)=Oの形で与えたとき
、表示部上の座標値(XtY)によるf(X、Y)の値
を誤差(ERR)と定義し、ERR<Oであれば点(X
IY)は曲線f(x、y)=00内側に存在し、ERR
)Q であれば点(xty)は曲線f (”t y)=
00外側に存在することが判る。そこで、曲線f (”
e y ) = oをたどるように格子点を選んでゆ
けはこの曲線に近似したディジタル曲線が得られる。こ
の場合に本発明のアルゴリズムにおいては、ERR(Q
とERR≧0 の2つの判断ステップを含んでおり、
この判断結果に基いてX方向あるいはY方向の座標値を
歩進させる為にx>yの場合とx<yの場合の座標(x
、y)を連続して描画テるものである。又、このアルゴ
リズムにおいては、ERRが常に00近傍の値管とりな
からX、Yの値を歩進ぢぜるためにERRを0に近接さ
せるためのバタメ−タとしてDX 、DY 、DDX、
DDY を用いている。DX、DYは各々X方向、Y方
向の値が歩進された際にERRに加えるべき値であり、
第1図のアルゴリズムでは、ERR(0の場合にX座標
がDLX分歩進されるが、この時ERRにDXが加えら
れてERRの値がよりOに接近する(DX>0)。ER
R≧0 の場合にはX座標がDLY分歩進されるが、こ
の時にはERRにDYが加えられてERRO値がより0
に接近する(DY(0)。このDX、DYの値は一定で
なく、上述の計算と並行して各々DDX、DDYが加え
られる。つまりERRの増分値、減分値も常に増加、減
少しているのでERRO値は常に加速的にOの近傍値を
取りながら、X座標値。In other words, when a quadratic curve is given in the form f(xty)=O, the value of f(X, Y) due to the coordinate values (XtY) on the display is defined as the error (ERR), and if ERR<O If so, dot (X
IY) exists inside the curve f(x,y)=00 and ERR
)Q, then the point (xty) is the curve f (”t y)=
It can be seen that it exists outside of 00. Therefore, the curve f (”
By selecting grid points so as to follow e y ) = o, a digital curve that approximates this curve can be obtained. In this case, in the algorithm of the present invention, ERR(Q
It includes two judgment steps: and ERR≧0.
Based on this judgment result, in order to advance the coordinate value in the X direction or Y direction, the coordinate (x
, y) are drawn continuously. In addition, in this algorithm, ERR is always close to 00, so in order to increase the values of X and Y by steps, DX, DY, DDX,
I am using DDY. DX and DY are values to be added to ERR when the values in the X direction and Y direction are incremented, respectively.
In the algorithm shown in Fig. 1, when ERR (0), the X coordinate is incremented by DLX, but at this time, DX is added to ERR, and the value of ERR approaches O (DX>0).
When R≧0, the X coordinate is incremented by DLY, but in this case, DY is added to ERR and the ERRO value becomes 0.
approaches (DY (0). The values of DX and DY are not constant, and DDX and DDY are added to each in parallel with the above calculation. In other words, the increment and decrement values of ERR are always increasing and decreasing. Therefore, the ERRO value always takes a value near O at an accelerating rate, and the X coordinate value.
X座標値を歩進できる。この為に後述する様にディスプ
レイ上に描画したい2次曲線の方程式に適合するように
DX 、DY 、DDX、DDY の値を設定すること
により、この2次曲線に極めて近似したディジタル曲線
が得られるので−ある。The X coordinate value can be incremented. For this reason, by setting the values of DX, DY, DDX, and DDY to match the equation of the quadratic curve that you want to draw on the display, as described later, you can obtain a digital curve that closely approximates this quadratic curve. Therefore, there is.
次に第1図のフロー図の各ステップに関して説明する。Next, each step in the flow diagram of FIG. 1 will be explained.
先ず、始点(xo 、yo ) 、終点(xe ye)
及びERR、DXo 、 DY6 、 DDX 。First, start point (xo, yo), end point (xe ye)
and ERR, DXo, DY6, DDX.
DDY、DLX、DLY の初期値として後述する様に
所望の値を与える。DX、、DY、はERRが負又は正
の場合に加えるべき値であり、ERRのDX、+DY。As the initial values of DDY, DLX, and DLY, desired values are given as will be described later. DX,,DY, are values to be added when ERR is negative or positive, and are DX, +DY of ERR.
初期値としては□ 程度の値を設定す
る。ステップ1ではERRが正か負か0かを判定し、負
であればステップ2の計算を行い正か0であればステッ
プ4の計算を行う。ここでERRが負であれば初期値(
Xo + Yo )が真の曲線の内側に存在しており、
ステップ2で示されるようにX座標が歩進され(X =
Xo + D L X ) vERRに加えるべき加減
値DX、に加算が施され(DX=DX0+DDX)、こ
の加算結果のDXがERRにカロえられる(ERR=E
RR十DX)oこの結果ERRの値は初期値よりも0に
接近したものとなるが、このERRが正又は0となった
場合、もしくはステップ1において正又はOと判定され
た場合には、(xeyo )が真の曲線の外側に存在し
ており、ステップ4で示されるようにX座標が歩進され
(Y=Y、+DLY)、ERRに加えるべき加減値DY
、に加算が施され(DY=DY、+DDY)、この加算
結果のDYがERRに加えられる( ERR=ERR+
DY)。ステップ3においてERRが負であると判定さ
れた場合はステップ4の計算は行われない。こうして歩
進された座1(XIY)がステップ5に示されるように
図示しないディスプレイ等ヘブロットされる。Set the initial value to approximately □. In step 1, it is determined whether the ERR is positive or negative, and if it is negative, the calculation in step 2 is performed, and if it is positive or 0, the calculation in step 4 is performed. Here, if ERR is negative, the initial value (
Xo + Yo ) exists inside the true curve,
The X coordinate is incremented as shown in step 2 (X =
Xo + D L
RR1DX) o As a result, the value of ERR becomes closer to 0 than the initial value, but if this ERR is positive or 0, or if it is determined to be positive or O in step 1, (xeyo) exists outside the true curve, the X coordinate is incremented (Y=Y, +DLY) as shown in step 4, and the addition/subtraction value DY to be added to ERR
, is added to (DY=DY, +DDY), and the addition result DY is added to ERR (ERR=ERR+
DY). If it is determined in step 3 that ERR is negative, the calculation in step 4 is not performed. The seat 1 (XIY) thus advanced is plotted on a display (not shown) as shown in step 5.
ここで後述する第2図(b)に示されるようにh円を描
く場合にはステップト5の繰り返しにより可能である。In order to draw an h circle as shown in FIG. 2(b), which will be described later, this is possible by repeating Step 5.
しかじ全円を描く場合には、y軸又はy軸に平行な4つ
の極(第2図(C)のP*qyr*’)で数個のパラメ
ータの符号を反転する必要がある。つまり第2図(c)
に示されるように、第1象限と第■象限において連結し
た%円を1#、 /為には、第■象限と第バ象限の円の
対称性により点pを境にしてDX及びDYが対称的な値
をとる必要がある。又、点pを境にしてX座標の歩進方
向を逆向きにする必要がある〇ここで第1〜■象限の全
てにおいて、ERRを0に接近させるためには常にDX
が正、DYが負でなければならないが、前述した様に2
次曲線のパラメータであるためにDXKDDX、DYに
DDY が加えられる。この為にDX≦0゜DY≧0と
なる点が生じる。第2図(C)ではDYがp、l’、D
Xがq+”である。つまり、第2図(a) I (b)
に示される様に矢印の座標まで歩進された場合には、D
Yの符号が正となるのでこれに伴ってDLX、DDX、
DDY の符号を反転させてDYを負に戻し、且つDX
、DYを減少させる必要がある。この為に第1図のフロ
ーにおいてはステップ8,9が設けられている。つまり
ステップ8においてDYが正又はOであると判定された
場合には、DDX、DDY が異符号となるので例えば
第2図(a) 、 (b)の%円の描画において同じ割
合で増加され九DX、DYに対し矢印ドツト以後の図示
しない%円の描画においては同じ割合でDX、DYが減
少していく。又、DLXも異符号となるためにX座標は
負の方向へ歩道されるが、Y座標はそのまま正の方向へ
歩進されるために第2図(b)のに円に連結させて、こ
れと合同なX円を描画することが出来る。フロー図のス
テップ9が行なわれるのは第2図(C)のp+r の2
箇所であり、この点においてDYの符号が正となりこれ
を負に保つ為にステップ9の処理が必要となる。同枳に
DXに関しては、第1.IV象限のDXと第11.I象
限のDXは点q、8 を境にして対称的な値をとる必要
がある0第2図(c)のq、S の2点においてDXの
符号が負となるが、このDXを正に戻し、且つ対称値を
とらせるためにステップ6.7が設けられている。ステ
ップ6でDXが負又はOであると判定された場合はステ
ップ7においてDX、DYが異符号となり、DLY も
異符号となるためYの歩進方向が逆向きとなり、且つD
Xも正に戻される為に描画が続行できる。こうしてステ
ップ10において予め設定された終点(xe・〜e)と
歩進された座標(x s y )が比較され一致すれば
フロー処理が終了し、一致しなければ再びステップ1か
ら処理が繰り返される。In order to draw a complete circle, it is necessary to invert the signs of several parameters at the y-axis or four poles parallel to the y-axis (P*qyr*' in FIG. 2(C)). In other words, Fig. 2(c)
As shown in , the % circle connected in the 1st and 2nd quadrants is 1#, so that DX and DY are It is necessary to take symmetrical values. Also, it is necessary to reverse the advancing direction of the
must be positive and DY must be negative, but as mentioned above, 2
DDY is added to DXKDDX, DY because it is a parameter of the next curve. For this reason, a point where DX≦0°DY≧0 occurs. In Figure 2 (C), DY is p, l', D
X is q+''. That is, Figure 2 (a) I (b)
When it is stepped to the coordinates of the arrow as shown in
Since the sign of Y becomes positive, DLX, DDX,
Invert the sign of DDY to return DY to negative, and DX
, it is necessary to reduce DY. For this reason, steps 8 and 9 are provided in the flow shown in FIG. In other words, if DY is determined to be positive or O in step 8, DDX and DDY will have different signs, so they will be increased at the same rate when drawing the % circles in Figures 2 (a) and (b), for example. When drawing a percentage circle (not shown) after the arrow dot, DX and DY decrease at the same rate. Also, since DLX also has a different sign, the X coordinate moves in the negative direction, but the Y coordinate moves in the positive direction, so it is connected to the circle shown in Fig. 2 (b), An X circle congruent with this can be drawn. Step 9 of the flow diagram is performed at p+r 2 in Figure 2 (C).
At this point, the sign of DY becomes positive, and the process of step 9 is required to keep it negative. Regarding DX, the first point. DX of IV quadrant and 11th. DX in the I quadrant must take a symmetrical value with points q and 8 as the boundary.The sign of DX is negative at the two points q and S in Figure 2 (c), but if this DX is Step 6.7 is provided in order to restore the value and take a symmetrical value. If it is determined in step 6 that DX is negative or O, then in step 7 DX and DY have different signs, and DLY also has different signs, so the advancing direction of Y is reversed, and D
Since X is also returned to positive, drawing can be continued. In this way, in step 10, the preset end point (xe・~e) and the stepped coordinates (x s y ) are compared, and if they match, the flow process ends, and if they do not match, the process is repeated from step 1. .
今、初期設定されたパラメータを座標値(xo =yo
)、便宜上ERR=0 、第1の増減値DX6 、D
Y6 、第2の増減値DDX、DDY とし、適当な回
数だけ歩進された後のパラメータを座標値(X、Y)、
ERR(キO)、第1の増減値DX、DYとすると
DX=DXo+(X−Xo)*DDX ・・・・・・(
A)DY−DYo + (Y Y6 )* DD Y
・・・・・・(B)が成立する。ここで、(C)式に(
A) 、 (B)式を代入して展開すると
ス千ケ白
E RR= (X−Xo )*DXo+ 栗*(X X
o) * (X X6 + 1 )+ (Y Yo)*
D Yo十里* (Y−Yo) * (Y Yo +
1 )DDX DDX
= −(x−x、 )t + (DXO+ ]) (X
−xo)+ 里(y−yo)2+(Dy0+粘見X)(
y−yo)2
・・・・・・(D)
となる。ここで、ERRは常にOの近くであると考えら
れるのでERR=0とおくと、(D)式は任意の2次曲
線を表わす方程式
%式%
に相当している。つまり、描くべき2次曲線の方程式を
(D)式と適合出来るように変形してパラメータDXo
、DYo、DDX、DDY を決めればよい。Now, change the initialized parameters to coordinate values (xo = yo
), for convenience, ERR=0, first increase/decrease value DX6, D
Y6, second increase/decrease values DDX, DDY, and the parameters after being stepped an appropriate number of times are coordinate values (X, Y),
ERR (kio), first increase/decrease value DX, DY, then DX=DXo+(X-Xo)*DDX ・・・・・・(
A) DY-DYo + (Y Y6 ) * DD Y
...(B) holds true. Here, in equation (C), (
Substituting and expanding formulas A) and (B), we get Skewaku E RR= (X-Xo)*DXo+ Chestnut*(X
o) * (X X6 + 1) + (Y Yo) *
D Yo ten ri* (Y-Yo) * (Y Yo +
1) DDX DDX = −(x−x, )t + (DXO+ ]) (X
-xo) + Sato (y-yo) 2 + (Dy0 + Kumi X) (
y-yo)2...(D) Here, since ERR is always considered to be close to O, if ERR=0, then equation (D) corresponds to an equation representing an arbitrary quadratic curve. In other words, the equation of the quadratic curve to be drawn is modified so that it can be matched with equation (D), and the parameter DXo is
, DYo, DDX, and DDY.
例えば DDX=DDY=0とすると(D)式はDXo
(X−Xo) 十DYo(Y−Yo) = 0となり、
点(XO,YO)を通る直線を表わす。For example, if DDX=DDY=0, equation (D) becomes DXo
(X-Xo) 10DYo(Y-Yo) = 0,
Represents a straight line passing through the point (XO, YO).
DDX=DDY=2 、 DXo=−1、DYo=−2
01とすると(4)式は
(X−Xo)” + (Y−Y、 −100)” =
(100)”となり中心(x、 、Yo+100 )
、半径100の円を表わす。DDX=DDY=2, DXo=-1, DYo=-2
01, equation (4) is (X-Xo)" + (Y-Y, -100)" =
(100)” and the center (x, , Yo+100)
, represents a circle with radius 100.
DDX=2.DDY=0.DX、=−1,DYO=−1
00とすると(D)式は
(X Xo)” too(y−yo)=。DDX=2. DDY=0. DX,=-1, DYO=-1
00, formula (D) is (X Xo)'' too(y-yo)=.
となり頂点(xotyo)の放物線を表わす。It represents a parabola with a vertex (xotyo).
D D X=2 e D D Y−2* D Xo ”
1 、D Yo ” 199とすると(D)式は
−(X−Xo)” + (Y Yo 100 )” =
100”となり、頂点(Xo 、 Ya +100 )
の双曲線を表わす。D D X=2 e D D Y-2* D Xo”
1, D Yo ” 199, equation (D) is −(X−Xo)” + (Y Yo 100 )” =
100” and the vertex (Xo, Ya +100)
represents the hyperbola of
DDX=5000 、 DDY=20000 、 DX
0=−2500。DDX=5000, DDY=20000, DX
0=-2500.
DY0=−1010000とすると(D)式はとなり、
中心(X、 、 y、 +50) 、長軸100.短軸
50の楕円を表わす。If DY0=-1010000, equation (D) becomes,
Center (X, , y, +50), major axis 100. It represents an ellipse with a minor axis 50.
第2図(a) 、 (b)は上述した様に円X2+ (
Y−10)”= 10’ を描画する際に本アルゴリズ
ムを用いて計算した座標値の表とそれに対応するドツト
で示されたディジタル曲線である。初期値として(X、
Y)=(0,0)。Figures 2(a) and (b) show the circle X2+ (
This is a table of coordinate values calculated using this algorithm when drawing ``Y-10)'' = 10', and a digital curve shown by the corresponding dots.As an initial value, (X,
Y)=(0,0).
DDX=2.DDY=2.DXo= 1 、DY6=
21゜DLX=1 、 DLY=1 及び
ERR−工NT(DX0+DY0)=−11を設定する
。DDX=2. DDY=2. DXo=1, DY6=
21° Set DLX=1, DLY=1 and ERR-NT(DX0+DY0)=-11.
何故ならば、ERRはDX、DYを加算することにより
常に0の近傍値をとりながら変化してゆくものであり、
初期値としてはDX、とDY。This is because ERR changes while always taking a value near 0 by adding DX and DY.
The initial values are DX and DY.
の中間値が適尚であると思われる為で弗る0この第2図
(b)に示されるように本アルゴリズムを用いることに
より、中心点(0,10)、半径100円に近似したデ
ィジモル円が得られる。This is because the intermediate value of Yen is obtained.
尚、必ずしもこの例の様に(0,0)から歩進を始める
必要は無く、例えば第2図(b)の矢印ドツトから歩進
を逆方向にして描画したい場合にはDLX=−1,DL
Y=−1とし、矢印ドツトの座標におけるDX、DY、
ERRを計算して初期設定すればよい。又、第2図(a
) 、 (b)では円を描画する例を示したが、第1図
のフローにより放物線、双曲線、だ円も描画出来る。こ
の場合ステップト5により放物線、双曲線では頂点を境
にした%部分が、楕円では%円が描かれ、ステップ6〜
9を用いれば所望の全部分が描画出来る。Note that it is not always necessary to start the step from (0, 0) as in this example; for example, if you want to draw the step in the opposite direction from the arrow dot in FIG. 2(b), set DLX=-1, DL
Assuming Y=-1, DX, DY at the coordinates of the arrow dot,
The ERR can be calculated and initialized. Also, Figure 2 (a
), (b) shows an example of drawing a circle, but a parabola, hyperbola, and ellipse can also be drawn using the flow shown in Figure 1. In this case, step 5 draws a parabola, a hyperbola draws a % part bordering the vertex, and an ellipse draws a % circle, and steps 6 to
9, all desired parts can be drawn.
第3図、第4図は本発明によるアルゴリズムフローを処
理するだめのハードフェアの構成図である。第3図のハ
ードはデイスプレイに接続された画像データ出力装置に
内蔵されており、11はDDX、13はDDY を保持
するレジスタであり、J2はDXo、14はDYo を
保持するレジスタである。15.16は各々1ノと12
゜13と14の内容の加算を行なう加算器である。3 and 4 are configuration diagrams of hardware for processing the algorithm flow according to the present invention. The hardware shown in FIG. 3 is built into an image data output device connected to a display, and 11 is a register that holds DDX, 13 is a register that holds DDY, J2 is a register that holds DXo, and 14 is a register that holds DYo. 15.16 are 1 no and 12 respectively
This is an adder that adds the contents of 13 and 14.
17はERRO値を保持するレジスタであり1このER
II を後述する加算器18、セレクタ19へ出力する
とともにレジスタ内の符号ピットが1である場合、つま
りgun<0 である場合に信号(1、#を信号線23
へ出力する。18は加算器15の出力内容と誤差レジス
タ17の内容の加算を行なう加算器、19はレジスタ1
7に保持されたE RRが正か負かによりレジスタ17
の内容と加算器18の出力内容とを切換えて出力するセ
レクタである02oは加算器16の出力内容とセレクタ
19の出力内容とを加算する加算器、21はセレクタ1
9の出力内容が正か負かによりセレクタ19の出力内容
と加算器20の出力内容を切換えて出力するセレクタ、
22は正の信号が入力された時に信号Lr I I+を
出力する正信号検出回路、23,24゜25は信号線、
26.27はアンド回路、28゜29は予め+1ずつ歩
進されるようにセットされ、(DLX=1.DLY=1
)アンド回路26.27からの出力を入力する毎にカウ
ントアツプされるXカウンタ、Yカウンタである。17 is a register that holds the ERRO value;
II is output to the adder 18 and selector 19, which will be described later, and when the code pit in the register is 1, that is, when gun<0, the signal (1, # is sent to the signal line 23).
Output to. 18 is an adder that adds the output contents of adder 15 and the contents of error register 17; 19 is register 1;
Register 17 depending on whether ERR held in 7 is positive or negative.
02o is a selector that switches and outputs the content of the adder 16 and the output content of the adder 18. 02o is an adder that adds the output content of the adder 16 and the output content of the selector 19. 21 is the selector 1
a selector that switches and outputs the output content of the selector 19 and the output content of the adder 20 depending on whether the output content of the selector 9 is positive or negative;
22 is a positive signal detection circuit that outputs a signal Lr I I+ when a positive signal is input; 23, 24°; 25 is a signal line;
26.27 is an AND circuit, 28.29 is set in advance to be incremented by +1, (DLX=1.DLY=1
) An X counter and a Y counter which are incremented each time the output from the AND circuits 26 and 27 is input.
次にこの構成図における動作を説明する。図示しないC
PU がレジスタ11.12,13゜14に各k Dr
)X、DX、DDY、DYをセラ) L、誤差レジスタ
17にはERRの初期値をセットし、x、Xカウンタ2
8.29に(は(x、y)の初期値をセットする。(誤
差レジスタ17にセットされたERRは負であるとする
)。Next, the operation in this configuration diagram will be explained. C not shown
PU is stored in registers 11, 12, 13 and 14.
) Set X, DX, DDY, and DY) Set the initial value of ERR in L and error register 17, and set x and X counter 2.
8.29 (sets the initial value of (x, y). (Assume that the ERR set in the error register 17 is negative).
この第3図に示される回路は第1図のフローにおけるス
テップト5までの動作を行うものであり、円を描く際に
は%円二りでか描ける。つまりクロック信号が入力され
る侮にXカウンタ28、Yカウンタ29に格納されてい
るX座標。The circuit shown in FIG. 3 performs the operations up to step 5 in the flowchart of FIG. 1, and when drawing a circle, it can be drawn with two % circles. That is, the X coordinate stored in the X counter 28 and Y counter 29 when the clock signal is input.
Y座標が歩進されるものであるが、全円を描く際には、
レジスタ12.14に格納されたDX。The Y coordinate is incremented, but when drawing a complete circle,
DX stored in register 12.14.
DYの符号に応じて図示しないCPU がレジスタ11
.13に格納されだDDX、DDY の符号、Xカウン
タ28にセットさ九ている歩進数(DLX)又id Y
カウンタ29にセットされている歩進数(DLY)の符
号を反転させることにょり可能となるものである。さて
、第3図においてクロック信号は、Xカウンタ28.Y
カウンタ29内の座標(x、y)を歩進し、誤差レジス
タ17に誤差を格納し、DXレジスタ12゜DYレジス
タ14へDX、DYを格納するために入力されるもので
あり、クロック信号の入力間隔において以下の動作が行
われる。加算器15ではレジスタ1ノより出力されてい
るDDXとレジスタ12より出力されているDXが加算
され、この加算結果(DX)が加算器18へ出力される
。誤差レジスタ17からはERR(0である為に信号″
1”が信号線23を通してセレクタ19.アンド回路2
6へ入力される。加算器18では加算器15より出力さ
れたDXと誤差レジスタ17より出力されたERRが加
算されて出力されるが、セレクタ19は信号“1”を入
力している為に加算器18より出力されたERRを取り
込んで出力する。The CPU (not shown) selects register 11 according to the sign of DY.
.. The signs of DDX and DDY stored in 13, the step number (DLX) set in the X counter 28, and the id Y
This is possible by inverting the sign of the step number (DLY) set in the counter 29. Now, in FIG. 3, the clock signal is sent to the X counter 28. Y
This is input to increment the coordinates (x, y) in the counter 29, store the error in the error register 17, and store DX and DY in the DX register 12 and DY register 14. The following operations are performed during the input interval. The adder 15 adds the DDX output from the register 1 and the DX output from the register 12, and outputs the addition result (DX) to the adder 18. From the error register 17, ERR (signal "
1” passes through the signal line 23 to the selector 19.AND circuit 2
6. The adder 18 adds the DX output from the adder 15 and the ERR output from the error register 17 and outputs the result. However, since the selector 19 inputs the signal "1", the adder 18 outputs the resultant DX. It takes in the ERR and outputs it.
ここで、誤差レジスタ17内の符号ビットが0である場
合、つまり誤差レジスタ17より出力されているERR
が正又は0である場合には、このレジスタより信号“1
”が出力されない為にセレクタ19は誤差レジスタ17
より出力されたERRをそのまま入力する。次にセレク
タ19より出力されたERRは信号線24を通して加算
器20及びセレクタ2)へ出力されるが、このERR≧
0 である場合は正信号検出回路22より信号“1”が
信号線25を通してセレクタ2ノ及びアンド回路27へ
出力される。加算器16ではレジスタ13より出力され
ているDDY とレジスタ14より出力されているDY
が加算され、この加算結果(DY)が加算器20へ出力
され、加算器20ではセレクタ19より出力されだER
Rと加算器16より出力されたDXを加算して出力する
が、セレクタ19では信号“1#を入力していれば加算
器20より出力されているERRを取り込んで出力し、
信号“1′′を入力していなければセレクタ19より出
力されたERRをそのまま入力する。こうしてクロック
信号が入力される前段階とじてアンド回路26.27に
はERRの正負に応じて信号゛′1”が入力されており
、セレクタ21からはERRが出力されており、加算器
ノ5゜16からは加算結果のDX、DYが出力されてい
る。そこへクロック信号が入力されることにより誤差レ
ジスタ17へ新しいERRが格納される。又、信号“1
″の入力されているアンド回路からは信号が出力される
為に、例えばアンド回路26においてはXカウンタ28
が+1されると共にレジスタ12には新しいDXが格納
される。Xカウンタ28.Yカウンタ29からは座標1
直X、Yが出力されているが、図示しない画像データ処
理装置が座標(x、y)によりデイスプレイ等に該当ド
ツトを表示する0第4図は第1図のアルゴリズムにおい
てステップト5を処理する為の71−ドウエアの構成図
で第3図の回路とは異なるものである。このハードウェ
アは8クロツク程の信号を入力することにより、1組の
座標値(x、y)を出力するものである。30は8進カ
ウンタであり、カクントされる0〜7の数字は第1図の
ステップト4における8式の加算(ステップ1.3にお
いてはERR=ERR十〇と置き換える)に対応してい
る。又、このカウンタは後述するレジスタにアウトプッ
トエネーブル信号も出力する031はアドレスROM
であり、後述するレジスタファイル32に格納されたパ
ラメータの夫々が格納されたアドレスを記憶している○
又、後述するフリップフロップ、X、Yレジスタに個別
にクロック信号を出力する。32はレジスタファイルで
あり、加算に必要なパラメータの夫々を保持している。Here, if the sign bit in the error register 17 is 0, that is, the ERR output from the error register 17
is positive or 0, the signal “1” is output from this register.
” is not output, the selector 19 is set to the error register 17.
Input the ERR output as is. Next, the ERR output from the selector 19 is output to the adder 20 and selector 2) through the signal line 24, but this ERR≧
0, the positive signal detection circuit 22 outputs a signal “1” to the selector 2 and the AND circuit 27 through the signal line 25. In the adder 16, the DDY output from the register 13 and the DY output from the register 14 are combined.
are added, this addition result (DY) is output to the adder 20, and the adder 20 outputs it from the selector 19.
R and DX outputted from the adder 16 are added together and outputted, but if the selector 19 inputs the signal "1#", the ERR outputted from the adder 20 is taken in and outputted,
If the signal "1" is not input, the ERR output from the selector 19 is input as is.In this way, before the clock signal is input, the AND circuits 26 and 27 receive the signal "1'' according to the sign of ERR. 1'' is input, the selector 21 outputs ERR, and the adder 5.16 outputs the addition results DX and DY. A new ERR is stored in the error register 17 by inputting a clock signal thereto. Also, signal “1”
Since a signal is output from the AND circuit to which `` is input, for example, in the AND circuit 26, the
is incremented by 1 and a new DX is stored in the register 12. X counter 28. Coordinate 1 from Y counter 29
Although direct X and Y are output, an image data processing device (not shown) displays the corresponding dot on a display etc. using the coordinates (x, y). This is a block diagram of the 71-ware, which is different from the circuit shown in FIG. This hardware outputs a set of coordinate values (x, y) by inputting about 8 clock signals. 30 is an octal counter, and the counted numbers 0 to 7 correspond to the addition of the 8 formula in step 4 of FIG. 1 (replaced with ERR=ERR 10 in step 1.3). This counter also outputs an output enable signal to a register to be described later. 031 is an address ROM.
, and stores the addresses where each of the parameters stored in the register file 32, which will be described later, is stored.○
It also outputs clock signals individually to flip-flops and X and Y registers, which will be described later. 32 is a register file that holds each of the parameters necessary for addition.
33は加算器であり、レジスタファイル32より出力さ
れた2パラメータ(加数、被加数)の加算を行うと共に
、この加算結果が負であれば(加算器内の符号ビットに
1が立っていれば)信号パ1′″を7リツプフロツプ3
4へ出力する。34はTフリップフロップであり、信号
パ1”及びクロック信号を入力することによりレジスタ
ファイル32へ接続されたライトエネーブル信号をON
するものである。35.36は加算器33より出力され
た加算結果のX座標、Y座標をアドレスROMJ7より
出力されるクロック信号により取り込むものである。次
にこの構成図における動作を説明する。先ず、カウンタ
30へ第1番目のクロックが入力されると、カウンタ3
0はアドレスROM3ノへ計K(1を出力する。つまり
第1番目の加算(ERI(=ERR+0 )を行うこと
を指示するOアドレスROM311cCレジスタファイ
ル32ヘアドレスバヌAs 、BSを通し7て” ER
R” ” O”の格納されているアドレスを送る。レジ
スタファイル32ではこのアドレスに基き“’ E R
R”ri OuをデータバスA、Bを通して加算器33
へ出力する。加賀器33では加算を行うがこの加算結果
(ERR)が負であればフリップフロップ34へ信号r
r 、 ITを出力する。アドレスROM31では1番
目と2番目のクロックの入力間阻においてフリップフロ
ップ34ヘクロツク信号を出力する。今、加算結果(E
RR)が負であると仮定するとフリップフロップ34は
この信号パ1”及びクロック信号によりレジスタファイ
ル32へのライトエネーブル信号をONにする。33 is an adder, which adds the two parameters (addend, summand) output from the register file 32, and if the result of this addition is negative (1 is set in the sign bit in the adder). 7) Lip-flop 3
Output to 4. 34 is a T flip-flop, which turns on the write enable signal connected to the register file 32 by inputting the signal "P1" and the clock signal.
It is something to do. 35 and 36 are for taking in the X and Y coordinates of the addition result output from the adder 33 using the clock signal output from the address ROMJ7. Next, the operation in this configuration diagram will be explained. First, when the first clock is input to the counter 30, the counter 3
0 outputs a total of K (1) to the address ROM 3. In other words, it instructs to perform the first addition (ERI (=ERR+0)).
Sends the address where "R""O" is stored.The register file 32 sends "'E R" based on this address.
R”ri Ou is sent to the adder 33 through data buses A and B.
Output to. The Kaga device 33 performs addition, but if the addition result (ERR) is negative, a signal r is sent to the flip-flop 34.
r, output IT. The address ROM 31 outputs a clock signal to the flip-flop 34 between the first and second clock inputs. Now, the addition result (E
Assuming that RR) is negative, the flip-flop 34 turns on the write enable signal to the register file 32 using this signal P1'' and the clock signal.
(尚、アドレスROM より出力されるクロックは第1
と第2、及び第5と第6クロック間mにおいて出力され
る。)加算器33より出力されたE RRはデータバス
を通してレジスタファイ/1732のDへ戻されるがO
Nされたライトエネーブル9号により元のアドレスへ一
山き込まれる0次に2番目のクロックがカウンタ30へ
入ると言゛1数2を出力する。これを受けてアドレスR
OMは” X ” ”DLX″′のアドレスを出力し、
レジスタファイル32はこのアドレスに基きrL XI
I” D L X ”を加算器33へ出力するが、この
加算結果(X)はデータバスを通してレジスタファイル
32のり、Xレジスタ35.Yレジスタ36へ送られる
0レジスタフア・「ルではONされたライトエネーブル
信号により元のアドレスへXが書き込まれる。又、アド
レスROM からはXレジスタ35のみにクロック信号
が出力され、加算結果Xがレジスタ35へ格納される。(The clock output from the address ROM is the first
is outputted between the second, fifth and sixth clocks. ) The ERR output from the adder 33 is returned to D of the register file/1732 through the data bus, but O
When the second clock enters the counter 30 after 0, which is written into the original address by write enable No. 9 which is N, it outputs "1 number 2". In response to this, address R
OM outputs the address of "X""DLX"',
The register file 32 is based on this address.
I"D L In the 0 register file sent to the Y register 36, X is written to the original address by the write enable signal that is turned ON.Also, a clock signal is output from the address ROM only to the X register 35, and the addition result X is It is stored in the register 35.
以下、第3クロツク、第4クロツクに同期して第3番目
の加算(DX=DX+DDK)、第4番目の加g(ER
R,=ERR+DX)、第5番目の加算(ERR=ER
R十〇)が行われるがこの第5クロツクの後でアドレス
ROM31よりフリップフロップ34ヘクロツク信号が
出力される。この時第5番目の加算結果ERR(=ER
R+O) が正又は0であれば加算器33はフリップフ
ロップ34へ信号1111+を出力しない。この為、フ
リップフロップ34ヘクロツク信号が入力されてもライ
トエネーブル信号はONされたままである。この時は以
下の第6番目の加算結果(Y=Y+DLY)、第7番目
の加算結果(DY=DY十DDY)、第8番目の加算結
果(ERR=ERR十DY)、第9番目(1番目)の加
算結果(ERR=ERR+0) がレジスタファイル3
2の該当アドレスに書き込まれる。又、第5番目の加算
結果ERRが負であればフリップフロップ34へは信号
LL IIIが入力されることによりライトエネーブル
信号がOFF となる。この為、第6.7,8.9番の
加算結果は書き込まれず、第9番目(1番目)の加算結
果ERRは当然負であるので再び信号“1″及びクロッ
ク信号がフリップフロップ34へ入力されることにより
ライトエネーブル信号がONされる。Thereafter, in synchronization with the third and fourth clocks, the third addition (DX=DX+DDK) and the fourth addition g (ER
R, = ERR + DX), the fifth addition (ERR = ER
After the fifth clock, a clock signal is output from the address ROM 31 to the flip-flop 34. At this time, the fifth addition result ERR (=ER
If R+O) is positive or 0, adder 33 does not output signal 1111+ to flip-flop 34. Therefore, even if the clock signal is input to the flip-flop 34, the write enable signal remains ON. At this time, the following 6th addition result (Y = Y + DLY), 7th addition result (DY = DY + DDY), 8th addition result (ERR = ERR + DY), 9th addition result (1 The addition result (ERR=ERR+0) of register file 3
It is written to the corresponding address of 2. Furthermore, if the fifth addition result ERR is negative, the signal LL III is input to the flip-flop 34, thereby turning off the write enable signal. Therefore, the 6.7th and 8.9th addition results are not written, and since the 9th (1st) addition result ERR is naturally negative, the signal "1" and the clock signal are input to the flip-flop 34 again. As a result, the write enable signal is turned ON.
ところで、第6番目のクロックの後でアドレスROMJ
7からYレジスタ36へクロック信号が入力されること
により、加算結果Y(=Y+DLY)がレジスタ36へ
格納される0そし、て第8クロツクの後で(つまりカウ
ンタ30が
” 111”→“000” となっだ後)カウンタ30
からはXレジスタ35.Yレジスタ36ヘアウトプツト
エネーブル信号が同時に出力され1組の座標(x、y)
が出力される。この様に第4図のハードウェアを用いれ
ば8クロツク程で1組の(x、y)を出力でき、且つ加
算器は1つのみで良く、ノ・−ド量が少くて済む0以上
説明した様に本発明のアルゴリズムを用いれば誤差の正
負判別、加算ステップのみで2本曲線を発生することが
可能となる為、掛は算命令の無い安いマイクロコンピュ
ータでも高速に2次曲線を発生することが可能となり実
用上大変に便利である。By the way, after the 6th clock, the address ROMJ
7 to the Y register 36, the addition result Y (=Y+DLY) is stored in the register 36. Then, after the 8th clock (that is, the counter 30 changes from "111" to "000") ” counter 30)
From X register 35. Output enable signals are simultaneously output to the Y register 36 and a set of coordinates (x, y) is output.
is output. In this way, if the hardware shown in Figure 4 is used, one set of (x, y) can be output in about 8 clocks, and only one adder is required, and the number of nodes is small. As shown above, by using the algorithm of the present invention, it is possible to generate two curves only by determining whether the error is positive or negative and adding steps, so even a cheap microcomputer without an instruction for multiplication can generate a quadratic curve at high speed. This is very convenient in practice.
第1図は本発明のアルゴリズムによるフロー図、第2図
は本発明のアルゴリズムを用いた2次曲線の座標値とグ
ラフの図、第3図、第4図は本発明のアルゴリズムの動
作を行なうハードウェアの構成図である。
II、12,13.14・・・レジスタ、15゜16.
18.20・・・加算器、ノア・・・誤差レジスタ、1
9.21・・・セレクタ、22・・・正信号検出回路、
23,24.25パ・信号線、26.27・・・アンド
回路、28.29・・・アップダウノカウンタ。
代理人 弁理士 則 近 惣 佑 (ほか1名)第1I
2iI
第2図
喰) ↓
(/:12 1c1
第1図
fFig. 1 is a flow diagram of the algorithm of the present invention, Fig. 2 is a diagram of coordinate values and graphs of a quadratic curve using the algorithm of the present invention, and Figs. 3 and 4 show the operation of the algorithm of the present invention. FIG. 2 is a hardware configuration diagram. II, 12, 13. 14...Register, 15° 16.
18.20... Adder, Noah... Error register, 1
9.21...Selector, 22...Positive signal detection circuit,
23, 24.25 signal line, 26.27...AND circuit, 28.29...up/down counter. Agent Patent Attorney Sosuke Chika (and 1 other person) 1st I
2iI Figure 2) ↓ (/:12 1c1 Figure 1 f
Claims (1)
、X方向及びY方向の座標値を増加又は減少させる歩進
値、図形の真の値と表示部上の座標値による図形の値と
の誤差、誤差を増加又は減少させるX方向及びY方向の
第1の増減値、第1の増減値を増加又は減少させるX方
向及びY方向の第2の増減値を初期設定する設定手段と
、誤差が正であるか負であるか110I+であるかを比
較する比較手段と、この比較手段により誤差が負である
と判定された場合X又はYの一方向において、座標値に
予め設定された歩進値を加算し、第1の増減値に第2の
増減値を加算し、この加算された第1の増減値を誤差に
加算し、前記比較手段により加算された誤差が正又はパ
0”であると判定された場合、或いは前記設定手段に設
定された誤差が正又は0”であると判定された場合X又
はYの他方向において、座標値に予め設定された歩進値
を加算し第1の増減値に第2の増減値を加算し、この加
算された第1の増減値を前記比較手段により正又は゛0
″であると判定された誤差に加算する加算手段とを備え
、加算手段より出力された誤差、X方向及びY方向の座
標値9歩進値、第1の増減値、第2の増減値が前記設定
手段に改めて初期設定されるとともに、X方向及びY方
向の座標値が出力されることを特徴とする図形発生装置
。Coordinate values in the X and Y directions of the figure to be displayed on the display, step values that increase or decrease the coordinates in the X and Y directions, and the true value of the figure and the coordinate values on the display. Setting means for initializing an error with the value, a first increase/decrease value in the X direction and Y direction that increases or decreases the error, and a second increase/decrease value in the X direction and Y direction that increases or decreases the first increase/decrease value. and a comparison means for comparing whether the error is positive or negative or 110I+, and if the error is determined to be negative by this comparison means, a coordinate value is preset in one direction of X or Y. Add the second increase/decrease value to the first increase/decrease value, add the added first increase/decrease value to the error, and determine whether the error added by the comparison means is positive or If it is determined that the error set in the setting means is positive or 0'', the step value set in advance for the coordinate value in the other direction of X or Y. is added, the second increase/decrease value is added to the first increase/decrease value, and the added first increase/decrease value is determined to be positive or 0 by the comparing means.
'', and the error output from the addition means, the coordinate value 9 step value in the X direction and the Y direction, the first increase/decrease value, and the second increase/decrease value are A graphic generation device characterized in that initial settings are made in the setting means anew and coordinate values in the X direction and the Y direction are output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5527984A JPS60200371A (en) | 1984-03-24 | 1984-03-24 | Graphic generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5527984A JPS60200371A (en) | 1984-03-24 | 1984-03-24 | Graphic generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60200371A true JPS60200371A (en) | 1985-10-09 |
JPH0145105B2 JPH0145105B2 (en) | 1989-10-02 |
Family
ID=12994149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5527984A Granted JPS60200371A (en) | 1984-03-24 | 1984-03-24 | Graphic generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60200371A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222384A (en) * | 1987-10-26 | 1989-09-05 | Matsushita Electric Ind Co Ltd | Graphic drawing address generating device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0162303U (en) * | 1987-10-15 | 1989-04-20 |
-
1984
- 1984-03-24 JP JP5527984A patent/JPS60200371A/en active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222384A (en) * | 1987-10-26 | 1989-09-05 | Matsushita Electric Ind Co Ltd | Graphic drawing address generating device |
JP2517013B2 (en) * | 1987-10-26 | 1996-07-24 | 松下電器産業株式会社 | Graphic drawing address generator |
Also Published As
Publication number | Publication date |
---|---|
JPH0145105B2 (en) | 1989-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4218751A (en) | Absolute difference generator for use in display systems | |
US4459676A (en) | Picture image producing apparatus | |
US5303321A (en) | Integrated hardware generator for area fill, conics and vectors in a graphics rendering processor | |
US5309553A (en) | Apparatus for and method of generating a straight line of pixels in a discrete coordinate system | |
US4479192A (en) | Straight line coordinates generator | |
EP0349182B1 (en) | Method and apparatus for approximating polygonal line to curve | |
JPS60200371A (en) | Graphic generator | |
US4819185A (en) | Method and apparatus for drawing wide lines in a raster graphics display system | |
JP3285535B2 (en) | Graphic operating system and shape synthesizing method for graphic system | |
US6646648B1 (en) | Method and system for evaluating derivatives in screen space using perspective corrected barycentric coordinates | |
JP3059739B2 (en) | Information processing apparatus with curve drawing function and processing method | |
JPH0271384A (en) | Broken line approximating device for cubic bezier curve | |
JPS6232519B2 (en) | ||
JPH05324921A (en) | Method and device for forming curve | |
JPS5843747B2 (en) | Ensui Kiyokusen Hatsei Souchi | |
JPH0261779A (en) | Coordinate data processing unit | |
JPH0589251A (en) | Picture drawing device | |
CN115212564A (en) | Track rendering method and device, storage medium and electronic equipment | |
JPS6045287A (en) | Clipping processor | |
CN117994378A (en) | Lane line drawing method and device, electronic equipment and storage medium | |
JP3186870B2 (en) | Finite element generation device and finite element generation method | |
JPH04168581A (en) | Approximate curve generating method for hyperellipse | |
JPH06274308A (en) | Uniform modeling generation processing method for bezier curve | |
JPH0248780A (en) | Straight line generator | |
JPS6347876A (en) | Interpolating method |