JPS60198645A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS60198645A JPS60198645A JP59054873A JP5487384A JPS60198645A JP S60198645 A JPS60198645 A JP S60198645A JP 59054873 A JP59054873 A JP 59054873A JP 5487384 A JP5487384 A JP 5487384A JP S60198645 A JPS60198645 A JP S60198645A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- terminal
- data
- program
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は、端末と、該端末からの処理依頼に対して所要
の処理を実行する処理装置とを含むデータ処理システム
に関する。
の処理を実行する処理装置とを含むデータ処理システム
に関する。
（ロ）従来技術と問題点
有価証券を発行するような端末を制御する、例えばトー
タリゼータシステムのようなシステムでは、その画処理
や故障による業務中断は極力回避するようシステムを構
築しなければならず、このため通常は第１図のように制
御部（ＣＯＮＴ）と中央処理装置ＣＰＵ−ＡとＣＰＵ−
Ｂのような二重化システム構成をとる。とくにデュアル
システム（ｄｕａｌ ’ｓｙｓｔｅｍ）を構成してＡ、
８２つのＣＰＵで同一処理を行った結果をＣ０ＮＴに
おいて照合し、同一結果のときにその結果（応答）を端
末に返送する。
タリゼータシステムのようなシステムでは、その画処理
や故障による業務中断は極力回避するようシステムを構
築しなければならず、このため通常は第１図のように制
御部（ＣＯＮＴ）と中央処理装置ＣＰＵ−ＡとＣＰＵ−
Ｂのような二重化システム構成をとる。とくにデュアル
システム（ｄｕａｌ ’ｓｙｓｔｅｍ）を構成してＡ、
８２つのＣＰＵで同一処理を行った結果をＣ０ＮＴに
おいて照合し、同一結果のときにその結果（応答）を端
末に返送する。
しかし、この方法ではＣＰＵ系全体が２セツト必要であ
り、かつＣ０ＮＴを必要とし、全体に費用がかかりすぎ
るのが欠点である。ここで、エレクトロニクスの故障に
ついて検討すると、エラーはｆｉｘ（固定）エラーとｉ
ｎｔｅｅｍｔｔｅｎｔ （間欠）エラーに分けらるが、
経−によれば近年の故障の大部分は間欠故障であり、プ
ログラムを入れなおして再スタートすると、正禽に実行
できるものが多い。その原因は、近年のエレクトロニク
スはスピードの向上と、低消費電力を追究するが為に、
外乱ノイズに弱くなっていることによると思われる。
り、かつＣ０ＮＴを必要とし、全体に費用がかかりすぎ
るのが欠点である。ここで、エレクトロニクスの故障に
ついて検討すると、エラーはｆｉｘ（固定）エラーとｉ
ｎｔｅｅｍｔｔｅｎｔ （間欠）エラーに分けらるが、
経−によれば近年の故障の大部分は間欠故障であり、プ
ログラムを入れなおして再スタートすると、正禽に実行
できるものが多い。その原因は、近年のエレクトロニク
スはスピードの向上と、低消費電力を追究するが為に、
外乱ノイズに弱くなっていることによると思われる。
（ハ）発明の目的
本発明は、上記の点に着目し、ハードウェアは１つしか
ないが、時間的には分離して、同じ処理を少なくとも２
回実行し、その結果に同一性が得られたことを確認して
から正規の結果を外部に出力し、これにより、経済的で
かつ信頼性の高いシステムを実現することを目的として
いる。
ないが、時間的には分離して、同じ処理を少なくとも２
回実行し、その結果に同一性が得られたことを確認して
から正規の結果を外部に出力し、これにより、経済的で
かつ信頼性の高いシステムを実現することを目的として
いる。
（ニ）発明の構成
上記目的を達成するために本発明は、端末と、該端末か
らの処理依頼に対して所要の処理を実行する処理装置と
を含むデータ処理システムにおいて、上記処理装置の単
一のハードウェアの中に、互いに異なるアルゴリズムに
より同一の処理を実行する少な（とも２つの処理プログ
ラムと、譲歩なくとも２つの処理プログラムのそれぞれ
の実行結果についての同一性のチェックを行なうチェッ
クプログラムとを設け、上記端末からの処理依頼が上記
処理装置に到着したとき、上記処理装置は最初に１つの
処理プログラムを実行して処理結果を得た後に上記端末
へは仮の応答を送出し、該仮応答に対して上記端末は再
び同一の処理依頼を上記処理装置に送出するようにし、
２回目の処理依頼に対しては上記処理装置は先に実行し
た処理プログラムとは異なる処理プログラムを実行して
処理結果を得、このようにして少なくとも２つの処理プ
ログラムを実行した後に、上記チェックプログラムを実
行せしめて少なくとも２つの処理結果の同一性を確認し
た後に、正規の応答を上記端末に返送するように構成し
たことを特徴とする。
らの処理依頼に対して所要の処理を実行する処理装置と
を含むデータ処理システムにおいて、上記処理装置の単
一のハードウェアの中に、互いに異なるアルゴリズムに
より同一の処理を実行する少な（とも２つの処理プログ
ラムと、譲歩なくとも２つの処理プログラムのそれぞれ
の実行結果についての同一性のチェックを行なうチェッ
クプログラムとを設け、上記端末からの処理依頼が上記
処理装置に到着したとき、上記処理装置は最初に１つの
処理プログラムを実行して処理結果を得た後に上記端末
へは仮の応答を送出し、該仮応答に対して上記端末は再
び同一の処理依頼を上記処理装置に送出するようにし、
２回目の処理依頼に対しては上記処理装置は先に実行し
た処理プログラムとは異なる処理プログラムを実行して
処理結果を得、このようにして少なくとも２つの処理プ
ログラムを実行した後に、上記チェックプログラムを実
行せしめて少なくとも２つの処理結果の同一性を確認し
た後に、正規の応答を上記端末に返送するように構成し
たことを特徴とする。
（ホ）発明の実施例
以下、本発明を図面により説明する。
第２図は、本発明による１実施例のデータ処理システム
のブロック図であり、図中、１は処理装置、２は端末、
３は管理ソフトウェア部、４．５は処理プログラム部、
６．７は処理結果データ保持部、８はチェックプログラ
ム部、９はアテンションデータ（Ａｔｔｅｎｔｉｏｎ
Ｄａｔａ）線。
のブロック図であり、図中、１は処理装置、２は端末、
３は管理ソフトウェア部、４．５は処理プログラム部、
６．７は処理結果データ保持部、８はチェックプログラ
ム部、９はアテンションデータ（Ａｔｔｅｎｔｉｏｎ
Ｄａｔａ）線。
１０はレスポンスデータ（Ｒｅｓｐｏｎｓｅ Ｄａｔａ
）線である。処理装置ｌは、第１図中におけるＣ０ＮＴ
と１つのＣＰＵを合わせたものと考えてよい。また、管
理ソフトウェア部３は、いわゆるＯ３ではなく、アプリ
ケーションによる管理プログラムからなるものである。
）線である。処理装置ｌは、第１図中におけるＣ０ＮＴ
と１つのＣＰＵを合わせたものと考えてよい。また、管
理ソフトウェア部３は、いわゆるＯ３ではなく、アプリ
ケーションによる管理プログラムからなるものである。
チェックプログラム部８は、処理プログラム部４におけ
る処理プログラムＡと、処理プログラム部５における処
理プログラムＢのそれぞれの処理結果データＡ′とＢ′
を比較するチェックプログラムからなるものである。こ
こで、処理プログラムＡとＢは同一処理を異なるアルゴ
リズムで実行するように構成されている。
る処理プログラムＡと、処理プログラム部５における処
理プログラムＢのそれぞれの処理結果データＡ′とＢ′
を比較するチェックプログラムからなるものである。こ
こで、処理プログラムＡとＢは同一処理を異なるアルゴ
リズムで実行するように構成されている。
第３図は第２図図示実施例における処理の流れを示す図
である。以下、第３図を参照しつつ動作を説明する。ま
ず、端末２側でオペレータがボタン押下すると、第１回
目のアテンションデータ（ＡＤ／）が処理装置１に送出
される。処理装置１では、管理プログラムが処理プログ
ラムＡを起動し、当該データについての処理を終了させ
る。処理プログラムＡによる処理が実行すると、管理プ
ログラムは、端末２に仮のレスポンスデータ（ＲＤ／）
を送出する。端末２は、ＲＤ ｔを受信した場合、再び
アテンションデータ＜ ＡＤ ２ ）を送出するように
構成されている。このＡＤ、は先に送出したＡＤ、と全
く内容的に同一のものである。
である。以下、第３図を参照しつつ動作を説明する。ま
ず、端末２側でオペレータがボタン押下すると、第１回
目のアテンションデータ（ＡＤ／）が処理装置１に送出
される。処理装置１では、管理プログラムが処理プログ
ラムＡを起動し、当該データについての処理を終了させ
る。処理プログラムＡによる処理が実行すると、管理プ
ログラムは、端末２に仮のレスポンスデータ（ＲＤ／）
を送出する。端末２は、ＲＤ ｔを受信した場合、再び
アテンションデータ＜ ＡＤ ２ ）を送出するように
構成されている。このＡＤ、は先に送出したＡＤ、と全
く内容的に同一のものである。
管理プログラムは、ＡＤλを受信したとき、今度は他の
処理プログラムＢを起動する。そして、処理プログラム
Ｂによる処理が終了すると、管理プログラムはチェック
プログラムＣを起動する。チェックプログラムＣは処理
結果データ保持部６゜７の処理結果データＡ’、Ｂ’を
比較し、不一致であれば管理プログラムにその旨、通知
し、端末か ２に対しては無応答とするが、またはダミ一応答とする
。（この場合は、端末２のオペレータが再度、ボタン押
下してリトライすることになる。）一方、処理結果デー
タＡ′とＢ′が一致しているとき、チェックプログラム
は、その旨管理プログラムに通知する。これにより管理
プログラムは本来のレスポンスデータ（ＲＤえ）を端末
２に送出する。以上により、一連の動作は終了する。
処理プログラムＢを起動する。そして、処理プログラム
Ｂによる処理が終了すると、管理プログラムはチェック
プログラムＣを起動する。チェックプログラムＣは処理
結果データ保持部６゜７の処理結果データＡ’、Ｂ’を
比較し、不一致であれば管理プログラムにその旨、通知
し、端末か ２に対しては無応答とするが、またはダミ一応答とする
。（この場合は、端末２のオペレータが再度、ボタン押
下してリトライすることになる。）一方、処理結果デー
タＡ′とＢ′が一致しているとき、チェックプログラム
は、その旨管理プログラムに通知する。これにより管理
プログラムは本来のレスポンスデータ（ＲＤえ）を端末
２に送出する。以上により、一連の動作は終了する。
上記ＡのプログラムとＢのプログラムは、処理の内容は
同じだが方法は全くちがうものが好ましい。例えば、２
進と十進のようにアルゴリズムを違えるのがよい。しか
し、基本的にはＡが動作した時点と、Ｂが動いた時点が
数ミリから数十ミリセコンド異ることにより、外来ノイ
ズに対して同じような影響を受けない点が最も重要であ
る。
同じだが方法は全くちがうものが好ましい。例えば、２
進と十進のようにアルゴリズムを違えるのがよい。しか
し、基本的にはＡが動作した時点と、Ｂが動いた時点が
数ミリから数十ミリセコンド異ることにより、外来ノイ
ズに対して同じような影響を受けない点が最も重要であ
る。
次に、第４図は、本発明による第２の実施例のデータ処
理システムのブロック図であり、第２図と同一番号のも
のは同一名称のもの、１１は処理プログラム部、１２は
処理結果データ保持部である。処理プログラム部１１に
おける処理プログラムＤは、他の処理プログラムＡ、Ｂ
とは異なるアルゴリズムで実行するように構成されてい
る。すなわち、処理プログラムＡ、Ｂ、Ｄは互いに異な
るアルゴリズムで処理を実行する。また第４図における
チェックプログラム部８のチェックプログラムＣは、処
理結果データＡ’、Ｂ’、Ｄ’の３つを比較し、少なく
とも２つが一致しているかどうかを判定する機能、すな
わち多数決処理機能を有しており、この多数決論理が得
られた処理結果データを正しいデータとして管理プログ
ラムに通知する機能を有している。
理システムのブロック図であり、第２図と同一番号のも
のは同一名称のもの、１１は処理プログラム部、１２は
処理結果データ保持部である。処理プログラム部１１に
おける処理プログラムＤは、他の処理プログラムＡ、Ｂ
とは異なるアルゴリズムで実行するように構成されてい
る。すなわち、処理プログラムＡ、Ｂ、Ｄは互いに異な
るアルゴリズムで処理を実行する。また第４図における
チェックプログラム部８のチェックプログラムＣは、処
理結果データＡ’、Ｂ’、Ｄ’の３つを比較し、少なく
とも２つが一致しているかどうかを判定する機能、すな
わち多数決処理機能を有しており、この多数決論理が得
られた処理結果データを正しいデータとして管理プログ
ラムに通知する機能を有している。
第４図図示実施例の動作手順は、第２図図示実施例の動
作手順とほぼ同時である。すなわち端末２からのアテン
ションデータ（ＡＤ）についてまず、処理プログラムＡ
が処理し、第１回目の仮応答（ＲＤ）を返送し、端末２
からの第２回目のＡＤについて、次に処理プログラムＢ
が処理し、第２回目の仮応答（ＲＤ）を返送し、端末２
からの第３回目のＡＤについて、最後に処理プログラム
Ｄが処理し、しかる後各処理結果Ａ’、Ｂ’、Ｄ’の同
一性をチェックプログラムＣにより判定し、少なくとも
２つの結果データが一致しているとき、端末２へ正規の
応答（ＲＤ）を返送する。
作手順とほぼ同時である。すなわち端末２からのアテン
ションデータ（ＡＤ）についてまず、処理プログラムＡ
が処理し、第１回目の仮応答（ＲＤ）を返送し、端末２
からの第２回目のＡＤについて、次に処理プログラムＢ
が処理し、第２回目の仮応答（ＲＤ）を返送し、端末２
からの第３回目のＡＤについて、最後に処理プログラム
Ｄが処理し、しかる後各処理結果Ａ’、Ｂ’、Ｄ’の同
一性をチェックプログラムＣにより判定し、少なくとも
２つの結果データが一致しているとき、端末２へ正規の
応答（ＲＤ）を返送する。
この第４図図示実施例によれば、第２図図示実施例より
も、高い信頼性を得ることができる。
も、高い信頼性を得ることができる。
、さらに、処理プログラムの数を増加することも可能で
あるが、端末への応答時間が長くなり、特殊目的以外の
場合では現実性が低下する。
あるが、端末への応答時間が長くなり、特殊目的以外の
場合では現実性が低下する。
（へ）発明の効果
本発明によれば、システムとしてのスループソ） （Ｔ
ｈｒｏｕｇｈ ｐｕｔ）（処理能力）は低下するものの
、低コストで高信頼性のシステムを構成することができ
、特に接続される端末台数が比較的少ない場合には、大
きな有用性を得ることができるという効果を奏する。
ｈｒｏｕｇｈ ｐｕｔ）（処理能力）は低下するものの
、低コストで高信頼性のシステムを構成することができ
、特に接続される端末台数が比較的少ない場合には、大
きな有用性を得ることができるという効果を奏する。
第１図は従来のシステム構成例を示す図、第２図は本発
明による１実施例のデータ処理システムのブロック図、
第３図は第２図図示実施例における処理の流れを示す図
、第４図は本発明による第２の実施例のデータ処理シス
テムのブロック図でトウエア部、４，５は処理プログラ
ム部、６，７は処理結果データ保持部、８はチェックプ
ログラム部である。 第１図 第？図
明による１実施例のデータ処理システムのブロック図、
第３図は第２図図示実施例における処理の流れを示す図
、第４図は本発明による第２の実施例のデータ処理シス
テムのブロック図でトウエア部、４，５は処理プログラ
ム部、６，７は処理結果データ保持部、８はチェックプ
ログラム部である。 第１図 第？図
Claims (3)
- （１） 端末と、該端末からの処理依頼に対して所要の
処理を実行する処理装置とを含むデータ処理システムに
おいて、上記処理装置の単一のハードウェアの中に、互
いに異なるアルゴリズムにより同一の処理を実行する少
なくとも２つの処理プログラムと、該受なくとも２つの
処理プログラムのそれぞれの実行結果についての同一性
のチェックを行なうチェックプログラムとを設け、上記
端末からの処理依頼が上記処理装置に到着したとき、上
記処理装置は最初に１つの処理プログラムを実行して処
理結果を得た後に上記端末へは仮の応答を送出し、該仮
応答に対して上記端末は再び同一の処理依頼を上記処理
装置に送出するようにし、２回目の処理依頼に対しては
上記処理装置は先に実行した処理プログラムとは異なる
処理プログラムを実行して処理結果を得、このようにし
て少なくとも２つの処理プログラムを実行した後に上記
チェックプログラムを実行せしめて少なくとも２つの処
理結果の同一性を確認した後に、正規の応答を上記端末
に返送するように構成したことを特徴とするデータ処理
システム。 - （２） 上記処理装置には、互いに異なるアルゴリズム
による処理プログラムが２つ設けられ、上記チェックプ
ログラムは当該２つの処理プログラムの処理結果が同一
であることを確認した後に正規の応答を上記端末に返送
するよう構成したことを特徴とする特許請求の範囲第（
１１項記載のデータ処理システム。 - （３）上記処理装置には互いに異なるアルゴリズムによ
る処理プログラムが少なくとも３つ設けられ、上記チェ
ックプログラムは当該受なくとも３つの処理プログラム
の処理結果の同一性についての多数決処理動作を行ない
、処理結果の同一性について多数決が得られた場合に、
正規の応答を上記端末に返送するよう構成したことを特
徴とする特許請求の範囲第（１）項記載のデータ処理シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054873A JPS60198645A (ja) | 1984-03-22 | 1984-03-22 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054873A JPS60198645A (ja) | 1984-03-22 | 1984-03-22 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60198645A true JPS60198645A (ja) | 1985-10-08 |
Family
ID=12982706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054873A Pending JPS60198645A (ja) | 1984-03-22 | 1984-03-22 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198645A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362229A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | 照合２重化プログラム制御方式 |
| GB2420431A (en) * | 2004-11-19 | 2006-05-24 | Fisher Rosemount Systems Inc | Secure data writing system for use in safety instrumented process control systems |
| GB2449370A (en) * | 2004-11-19 | 2008-11-19 | Fisher Rosemount Systems Inc | Generating a script to perform a secure write with user confirmation in process control systems |
| US7584405B2 (en) | 2003-12-03 | 2009-09-01 | Hewlett-Packard Development Company, L.P. | Fault-detecting computer system |
| US7861228B2 (en) | 2003-12-03 | 2010-12-28 | Hewlett-Packard Development Company, L.P. | Variable delay instruction for implementation of temporal redundancy |
| JP2011203965A (ja) * | 2010-03-25 | 2011-10-13 | Fuji Electric Co Ltd | 自己診断装置及び自己診断方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694436A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Division error detecting system |
| JPS56117399A (en) * | 1980-02-18 | 1981-09-14 | Hitachi Ltd | Write-in data check system |
-
1984
- 1984-03-22 JP JP59054873A patent/JPS60198645A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694436A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Division error detecting system |
| JPS56117399A (en) * | 1980-02-18 | 1981-09-14 | Hitachi Ltd | Write-in data check system |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362229A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | 照合２重化プログラム制御方式 |
| US7584405B2 (en) | 2003-12-03 | 2009-09-01 | Hewlett-Packard Development Company, L.P. | Fault-detecting computer system |
| US7861228B2 (en) | 2003-12-03 | 2010-12-28 | Hewlett-Packard Development Company, L.P. | Variable delay instruction for implementation of temporal redundancy |
| GB2420431A (en) * | 2004-11-19 | 2006-05-24 | Fisher Rosemount Systems Inc | Secure data writing system for use in safety instrumented process control systems |
| GB2420431B (en) * | 2004-11-19 | 2008-10-29 | Fisher Rosemount Systems Inc | Secure data write apparatus and methods for use in safety instrumented process control systems |
| GB2449370A (en) * | 2004-11-19 | 2008-11-19 | Fisher Rosemount Systems Inc | Generating a script to perform a secure write with user confirmation in process control systems |
| CN102591199A (zh) * | 2004-11-19 | 2012-07-18 | 费舍-柔斯芒特***股份有限公司 | 用于安全装备式过程控制***的安全数据写入装置和方法 |
| US8233998B2 (en) | 2004-11-19 | 2012-07-31 | Fisher-Rosemount Systems, Inc. | Secure data write apparatus and methods for use in safety instrumented process control systems |
| JP2011203965A (ja) * | 2010-03-25 | 2011-10-13 | Fuji Electric Co Ltd | 自己診断装置及び自己診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500038B2 (ja) | マルチプロセッサ・コンピュ―タ・システム、フォ―ルト・トレラント処理方法及びデ―タ処理システム | |
| US4497059A (en) | Multi-channel redundant processing systems | |
| US8930752B2 (en) | Scheduler for multiprocessor system switch with selective pairing | |
| Kim | Highly available systems for database applications | |
| US8671311B2 (en) | Multiprocessor switch with selective pairing | |
| JPS5935057B2 (ja) | マルチ構成可能なモジユ−ル処理装置 | |
| JPH02287858A (ja) | 分散処理システムのリスタート方式 | |
| JPH02501603A (ja) | 多重処理データシステムにおけるロック制御方法 | |
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| Gavrielatos et al. | Odyssey: The impact of modern hardware on strongly-consistent replication protocols | |
| JPS60198645A (ja) | デ−タ処理システム | |
| US20220075671A1 (en) | High Availability Events in a Layered Architecture | |
| CA2258859A1 (en) | Arrangement for operating two functionally parallel processors | |
| JP2023546475A (ja) | データ処理のためのデータ処理ネットワーク | |
| JPH07281915A (ja) | 集積回路モジュール同期２重系情報処理装置 | |
| JPS6391785A (ja) | 並列処理型デ−タ照合処理装置 | |
| JPH0328957A (ja) | マイクロコンピュータシステム | |
| JPH03129531A (ja) | 制御装置 | |
| JPS5838808B2 (ja) | マルチプロセツサシステムにおけるデ−タ転送方式 | |
| JPH05265790A (ja) | マイクロプロセッサ装置 | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPS5943450A (ja) | 二重化制御装置の入出力照合方法 | |
| JPH0546423A (ja) | プロセスの親子関係引き継ぎ処理装置 | |
| JPH0334032A (ja) | 並列多重制御システム及び並列多重制御システムの制御方法 | |
| JPS63240666A (ja) | リソ−ス状態検査方式 |