JPS60196865A - バツクアツプメモリ回路 - Google Patents
バツクアツプメモリ回路Info
- Publication number
- JPS60196865A JPS60196865A JP59053013A JP5301384A JPS60196865A JP S60196865 A JPS60196865 A JP S60196865A JP 59053013 A JP59053013 A JP 59053013A JP 5301384 A JP5301384 A JP 5301384A JP S60196865 A JPS60196865 A JP S60196865A
- Authority
- JP
- Japan
- Prior art keywords
- backup memory
- circuit
- switch
- state
- memory circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はマイクロプロセッサ制御回路等で使用されるバ
ックアップメモリ回路に関し、特に不揮発生メモリを有
するバックアップメモリ回路に関する。
ックアップメモリ回路に関し、特に不揮発生メモリを有
するバックアップメモリ回路に関する。
（従来技術）
従来、バックアップメモリ回路は、この回路が搭載され
ているパッケージ（プリント板回路）の他の部分に故障
が発生したときに、装置修理のため予備のパッケージに
交換してしまうと、バックアップメモリ内の情報を自動
的にコピーする手段がなかったので、−々、新しいバッ
クアップメモリ内の情報を再セットする必要があった。
ているパッケージ（プリント板回路）の他の部分に故障
が発生したときに、装置修理のため予備のパッケージに
交換してしまうと、バックアップメモリ内の情報を自動
的にコピーする手段がなかったので、−々、新しいバッ
クアップメモリ内の情報を再セットする必要があった。
また、−前記のような故障のとき、せっかく蓄えたバッ
クアップメモリ内の貴重な情報が読みだせないといパッ
ケージのバックアップメモリを強制的に読出し状態にす
るようなスイッチと制御回路を設けることによシバツク
アップメモリ内の情報をコピーできるようにし、−々再
セットする必要のないパックアラ孔メそり回路を提供す
ることにある。
クアップメモリ内の貴重な情報が読みだせないといパッ
ケージのバックアップメモリを強制的に読出し状態にす
るようなスイッチと制御回路を設けることによシバツク
アップメモリ内の情報をコピーできるようにし、−々再
セットする必要のないパックアラ孔メそり回路を提供す
ることにある。
（発明の構成）
本発明のバックアップメモリ回路は、不揮発性メモリと
、該不揮発性メモリをバスに接続するだめのバッファと
、正常使用状態か内容読出し状態かを定めるスイッチと
、前記スイッチの状態によシ前記不揮発性メモリのセレ
クト状態を変えるためのチップセレクト制御回路及び前
記スイッチの状態により前記バッファのイネーブル状態
及び信号の流れの方向を変えるためのバッファコントロ
ール回路を含んで構成される。
、該不揮発性メモリをバスに接続するだめのバッファと
、正常使用状態か内容読出し状態かを定めるスイッチと
、前記スイッチの状態によシ前記不揮発性メモリのセレ
クト状態を変えるためのチップセレクト制御回路及び前
記スイッチの状態により前記バッファのイネーブル状態
及び信号の流れの方向を変えるためのバッファコントロ
ール回路を含んで構成される。
（実施例）
次に本発明の実施例について図面を参照して説明する。
この実施例のバックアップメモリ回路１１は１不揮発性
メモリ１３と、この不揮発性メモリ１３をバス２３に接
続するためのバッファ１７と・正常使用状態か内容読出
し状態かを定めるスイッチ１６と、このスイッチ１６の
状態によシネ揮発性メモリ１３のセレクト状態を変える
ためのチップセレクト制御回路及びスイッチ１６の状態
によりバッファ１７のイネーブル状態及び信号の流れの
方向を変えるためのバッファコントロール回路３５とを
含んで構成される。
メモリ１３と、この不揮発性メモリ１３をバス２３に接
続するためのバッファ１７と・正常使用状態か内容読出
し状態かを定めるスイッチ１６と、このスイッチ１６の
状態によシネ揮発性メモリ１３のセレクト状態を変える
ためのチップセレクト制御回路及びスイッチ１６の状態
によりバッファ１７のイネーブル状態及び信号の流れの
方向を変えるためのバッファコントロール回路３５とを
含んで構成される。
第１図ではチップセレクト制御回路とバッファコントロ
ール回路とは一つのブロック内にチップセレクト制御回
路及びバッファコントロール回路１５として表示してあ
り、また、スイッチ１６はこの回路１５内に設けられて
いる。バックアップ用の不揮発性メモリ１３はＣＭＯＳ
メモリで作ら次に、本実施例の使用方法について説明す
る〇今、バックアップメモリ回路１１の不揮発性メモリ
１３以外の部分が故障し、新しいバックアップメモリ回
路１１′に交換するものとする。新しいバックアップメ
モリ回路１１′は元のバックアップメモリ回路１１と全
く同じ構成である（従って、図では同じものに対して″
を付した同一番号としである）。不揮発性メモリ１３に
は重要なデータが入りておシ、交換波も元に戻す必要が
ある。つまシ、不揮発性メモリ１３の内容を新しい不揮
発性メモリ１３′に移す必要がある。それには次のよう
な操作を行う。
ール回路とは一つのブロック内にチップセレクト制御回
路及びバッファコントロール回路１５として表示してあ
り、また、スイッチ１６はこの回路１５内に設けられて
いる。バックアップ用の不揮発性メモリ１３はＣＭＯＳ
メモリで作ら次に、本実施例の使用方法について説明す
る〇今、バックアップメモリ回路１１の不揮発性メモリ
１３以外の部分が故障し、新しいバックアップメモリ回
路１１′に交換するものとする。新しいバックアップメ
モリ回路１１′は元のバックアップメモリ回路１１と全
く同じ構成である（従って、図では同じものに対して″
を付した同一番号としである）。不揮発性メモリ１３に
は重要なデータが入りておシ、交換波も元に戻す必要が
ある。つまシ、不揮発性メモリ１３の内容を新しい不揮
発性メモリ１３′に移す必要がある。それには次のよう
な操作を行う。
新しいバックアップメモリ回路１１′と故障している元
のバックアップメモリ回路１１とを同時に装置に実装し
、故障した方のバックアップメモリ回路１１のスイッチ
１６を内部読出し状態にセットする。このとき新しいバ
ックアップメモリ回路のスイッチ１６′は正常使用状態
にしておく。このような状態で電源を投入し、特別なバ
ックアップメモリ回復プログラムを動作させることによ
シネ揮発性メモリ１３′の内容は不揮発性メモリ１３の
内容と同じとなフ、修理が終わる。
のバックアップメモリ回路１１とを同時に装置に実装し
、故障した方のバックアップメモリ回路１１のスイッチ
１６を内部読出し状態にセットする。このとき新しいバ
ックアップメモリ回路のスイッチ１６′は正常使用状態
にしておく。このような状態で電源を投入し、特別なバ
ックアップメモリ回復プログラムを動作させることによ
シネ揮発性メモリ１３′の内容は不揮発性メモリ１３の
内容と同じとなフ、修理が終わる。
内部の動作は次のようになる。スイッチ１６の状態が正
常使用状態のときは、チップセレクト制御回路及びバッ
ファコントロール回路１５から発生するバッファコント
ロール線１９の状態は通常の ° ＭＰＵ１２の制御に
従い、 バッファ１７のイネーブル状態及び信号の流れの方向を
制御する。又チップセレクト線１８は正規の不揮発性メ
モリ１３アドレスになったときアクティブとなる。
常使用状態のときは、チップセレクト制御回路及びバッ
ファコントロール回路１５から発生するバッファコント
ロール線１９の状態は通常の ° ＭＰＵ１２の制御に
従い、 バッファ１７のイネーブル状態及び信号の流れの方向を
制御する。又チップセレクト線１８は正規の不揮発性メ
モリ１３アドレスになったときアクティブとなる。
しかしながら、スイッチ１６の状態が内部読出し状態に
セットされているときは、バッファコントロール［１９
の状態はバッフ丁１７ｆ：次のような状態にする。すな
わち、アドレス関係の制御線の方向をバス２３から内部
バス２４の向きとし、データ線をアドレスが不揮発性メ
モリ１３読出し専用アドレスになったときのみ内部バス
２４からバス２３の向きとする。また、チップセレクト
線１８はアドレスが不揮発性メモリ１３読出し専用アド
レスになったときアクティブとなシ、不揮発性メモリ１
３からデータが読出せるようにする。
セットされているときは、バッファコントロール［１９
の状態はバッフ丁１７ｆ：次のような状態にする。すな
わち、アドレス関係の制御線の方向をバス２３から内部
バス２４の向きとし、データ線をアドレスが不揮発性メ
モリ１３読出し専用アドレスになったときのみ内部バス
２４からバス２３の向きとする。また、チップセレクト
線１８はアドレスが不揮発性メモリ１３読出し専用アド
レスになったときアクティブとなシ、不揮発性メモリ１
３からデータが読出せるようにする。
このような状態にすることによって、故障したバックア
ップメモリ回路１１は完全にパッシブ状態となシ、新し
いバックアップメモリ回路１１′のＭＰＬ／１２’で動
作する次の ようなバックアップメモリ回復プログラムによって、不
揮発性メモリ１３のデータを不揮発性メモリ１３′にコ
ピーする。バックアップメモリ回復プログラムは、読出
し専用アドレスにある不揮発性メモリ１３の内容を読取
シ、正規のアドレスにある不揮発性メモり１３’に書込
む。
ップメモリ回路１１は完全にパッシブ状態となシ、新し
いバックアップメモリ回路１１′のＭＰＬ／１２’で動
作する次の ようなバックアップメモリ回復プログラムによって、不
揮発性メモリ１３のデータを不揮発性メモリ１３′にコ
ピーする。バックアップメモリ回復プログラムは、読出
し専用アドレスにある不揮発性メモリ１３の内容を読取
シ、正規のアドレスにある不揮発性メモり１３’に書込
む。
上記実施例ではバックアップメモリとしてバックアップ
電池を持った０ＭＯ８を例に示したが、ＥＥＰＲＯＭ１
バブルメモリ等でも全く同様に本発明を実施できる。
電池を持った０ＭＯ８を例に示したが、ＥＥＰＲＯＭ１
バブルメモリ等でも全く同様に本発明を実施できる。
（発明の効果）
本発明は、以上説明したように、正常使用状態か内容読
出し状態かを定めるスイッチを設け、バックアップメモ
リのチップセレクト状態とバッファの制御状態を変える
ことによシ、故障したバックアップメモリ回路のバック
アップメモリの内容を新しいバックアップメモリ回路に
簡単にコピーできるというバックアップメモリ回路を得
ることができるという効果を有する＠
出し状態かを定めるスイッチを設け、バックアップメモ
リのチップセレクト状態とバッファの制御状態を変える
ことによシ、故障したバックアップメモリ回路のバック
アップメモリの内容を新しいバックアップメモリ回路に
簡単にコピーできるというバックアップメモリ回路を得
ることができるという効果を有する＠
第１図は本発明の一実施例のブロック図である。
１１・・・・バックアップメモリ回路、１１′・・・・
・・新しいバックアップメモリ回路、１２．１２’・・
・・・・ＭＰＵ（マイクロフロセッサユニット）、１３
．１３′・・・・不揮発性メモリ、１４．１４’・・・
・・・バックアップ電池、１５．１５’・・・・・・チ
ップセレクト制御回路及びバッフ了コントロール回ｊＬ
１６１１６’・・・・・・スイッチ、１７゜１７′・
・・・・・バッファ、１８．１８’・・・・・・チップ
セレクト線、１９．１９’−・・・バッフ丁コントロー
ル線、２１・・・・・メインメモリ、２２・・・・・・
入出力回路、２３・・バス、２４．２４’・・・・・・
内部パス。
・・新しいバックアップメモリ回路、１２．１２’・・
・・・・ＭＰＵ（マイクロフロセッサユニット）、１３
．１３′・・・・不揮発性メモリ、１４．１４’・・・
・・・バックアップ電池、１５．１５’・・・・・・チ
ップセレクト制御回路及びバッフ了コントロール回ｊＬ
１６１１６’・・・・・・スイッチ、１７゜１７′・
・・・・・バッファ、１８．１８’・・・・・・チップ
セレクト線、１９．１９’−・・・バッフ丁コントロー
ル線、２１・・・・・メインメモリ、２２・・・・・・
入出力回路、２３・・バス、２４．２４’・・・・・・
内部パス。
Claims (1)
- 不揮発性メモリと、該不揮発性メモリをバスに接続する
ためのバッフ丁と、正常使用状態か内容読出し状態かを
定めるスイッチと、前記スイッチの状態によシネ揮発性
メモリのセレクト状態を変えるためのチップセレクト制
御回路及び前記スイッチの状態によシ前記バッフ丁のイ
ネーブル状態及び信号の流れの方向を変えるためのバッ
フ丁コントロール回路とを含むことを特徴とするバッフ
丁メモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053013A JPS60196865A (ja) | 1984-03-19 | 1984-03-19 | バツクアツプメモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59053013A JPS60196865A (ja) | 1984-03-19 | 1984-03-19 | バツクアツプメモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196865A true JPS60196865A (ja) | 1985-10-05 |
Family
ID=12931016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053013A Pending JPS60196865A (ja) | 1984-03-19 | 1984-03-19 | バツクアツプメモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013225277A (ja) * | 2012-03-22 | 2013-10-31 | Ricoh Co Ltd | 制御基板、制御システムおよびコピー処理方法 |
-
1984
- 1984-03-19 JP JP59053013A patent/JPS60196865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013225277A (ja) * | 2012-03-22 | 2013-10-31 | Ricoh Co Ltd | 制御基板、制御システムおよびコピー処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444537B1 (ko) | 데이타처리장치 | |
| US20010052067A1 (en) | Method and apparatus for improved storage of computer system configuration information | |
| US4603406A (en) | Power backed-up dual memory system | |
| EP0348240A2 (en) | Microprocessor equipped with parity control unit on same chip | |
| JPS60196865A (ja) | バツクアツプメモリ回路 | |
| JPS6342294B2 (ja) | ||
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JP2592064B2 (ja) | 半導体メモリカートリツジの制御装置 | |
| JPS6012660B2 (ja) | メモリ装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JPS605369A (ja) | メモリ制御方式 | |
| JPS6134650A (ja) | 記憶装置 | |
| JPS60112148A (ja) | メモリ装置 | |
| JPH03216891A (ja) | 半導体記憶装置 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPS60258654A (ja) | 半導体記憶装置 | |
| JPS6195426A (ja) | マイクロプロセツサの制御方式 | |
| JPH06259337A (ja) | データ保護方式 | |
| JPS5517857A (en) | Ic memory trouble switching system | |
| JPS61121146A (ja) | メモリプロテクト方式 | |
| JPH0535890A (ja) | マイクロコンピユータ | |
| JPH02187843A (ja) | データ保持型メモリ装置 |