JPS60182190A - はんだ付け方法 - Google Patents

はんだ付け方法

Info

Publication number
JPS60182190A
JPS60182190A JP3595584A JP3595584A JPS60182190A JP S60182190 A JPS60182190 A JP S60182190A JP 3595584 A JP3595584 A JP 3595584A JP 3595584 A JP3595584 A JP 3595584A JP S60182190 A JPS60182190 A JP S60182190A
Authority
JP
Japan
Prior art keywords
solder
soldering
printed circuit
circuit board
cream solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3595584A
Other languages
English (en)
Inventor
吉沢 徹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3595584A priority Critical patent/JPS60182190A/ja
Publication of JPS60182190A publication Critical patent/JPS60182190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は印刷回路基板に、フレキシブルプリント基板等
の印刷回路基板及び電子部品などの被はんだ部材を電気
的に接続するだめのはんだ付は方法に関する。
〔従来技術〕
との様な印刷回路基板と被はんだ部材とのはんだ付は方
法は、従来、例えば第1図乃至第3図に示した如く行な
われている。
すなわち、第1図及び第2図において、印刷回路基板1
の配IIj!ハターン2とフレキシブルプリント基板等
の印刷回路基板3の配線パターン4をはんだで接続する
には、配線パターン2.4の少くとも一方に予備はんだ
を施しておき、接合部の全部をカバーする温度調節機能
を持ったコテ6(第2図)を基板3に押し付け、はんだ
5を溶融させてはんだ付けを行う接触加熱方法がある。
この場合、コテ6と基板1の平行度が出てないと1つの
はんだは溶融するが、もう1つのはんだは溶融しないと
いったはんだの溶融むらによシ、はんだ付は不良が生じ
る。また、予備はんだ量がはんだ付は部位により異る場
合、予備はんだ量がある部位で適正量よシ少い時は未は
んだが起とシ、多い時は隣接するはんだ部位間ではんだ
ブリッジが生じる。したがって、これらのはんだ付は不
良を予防するため、配線パターンを狭くとれないのが現
状である。また未溶融はんだを溶融するため溶着回数を
多くするとコテ6に7ラツクスが固着するためコテtと
印刷回路基板4との熱抵抗が増加し作業性が悪くなった
ルコテ6の寿命が短くなったシする。
一方、第3図に示すように印刷回路基板1の配線パター
ン2と電子部品3′の電極部4′とをはんだ5で接続す
る場合、ホットグレート、赤外線のような加熱源を用い
てリフローはんだ付けする方法、あるいは電子部品3′
を接着剤で仮止めしフローはんだ付けする方法が採られ
る。これらの方法では、基板1の配線パターン2と隣接
する配線パターン2′との間隔が挟込場合容易に、はん
だブリッジが生じるために、パターンの間隔をある程度
広くとる必要があり、基板の高密度実装ができないとい
う欠点があった。
〔発明の目的〕
本発明の1つの目的は、はんだの溶融むら、未はんだ、
はんだブリッジ等のはんだ不良を良好に防止することの
できるはんだ付は方法を提供することにある。
本発明の他の1つの目的は、はんだ付は部位の間隔を狭
くしてもはんだ付は不良が生じないため、基板の高密度
実装が可能となるはんだ付は方法を提供することにある
本発明の他のもう1つの目的は、作業性、効率。
はんだ用治具の維持性等にすぐれたはんだ付は方法を提
供することにある。
上記目的は、少くともはんだ付は部位にクリームはんだ
を塗布した印刷回路基板上に被はんだ部材を載置し、次
いでスポット加熱にょシ前記はんだ付は部位のクリーム
はんだを溶融してはんだ付けした後、未溶融のクリーム
はんだを洗浄・除去するはんだ付は方法によシ達成され
る。
以下、本発明を第4図乃至第7図に示した実施例に従っ
て説明する。
第4図において、印刷回路基板lの少くとも配線・母タ
ーン2上に例えば印刷法にょツクリームはんだ8を一様
に塗布する。塗布されにクリームはんだ上にフレキシブ
ルプリント基板3を搭載し基板lの配線パターン2、も
しくは基板3の配線・母ターン4上をレーザ光で照射し
クリームはんだ8を加熱溶融させて、前記配線パターン
間をはんだ5で電気的接続を図る。その後溶融していな
いクリームはんだ8を例えば超音波洗浄器を用いて除去
し第6図のようなはんだ接続を形成する。本方法では加
熱されないクリームはんだ8を除去する穴を予め設けて
おく必要があるが、例えばフレキシブルプリント基板3
の配線ノ9ターン4以外の基板に第4図10のような貫
通孔をあけておけばクリームはんだ8が除去可能となる
。この方法で例えば16 pel (B〜0.06mm
)高密度はんだ接続を図る場合、導体幅Aは約0.03
■となる。YAGレーデのTEM00モードを用いた場
合0.03mm以下のスポット径に絞ることは容易であ
るし、たとえ絞れなかった場合においてもマスク等を利
用すれば可能となる。またレーザ加熱を用いる場合、第
4図クリームはんだ8の挙動について溶融はんだ5に隣
接するはんだ微粉末は癒着することはあっても、隣接し
ないはんだ微粉末同志溶融癒着が生じることは極めて少
い。この方法を用いれば従来予備はんだ量、コテの当て
方等の管理が出来にくい、またクリームはんだを用いて
印刷が狭ピッチに出来なかった等の理由ではんだ接続が
不可能とされていた狭ピツチ接続分野例えば16 pe
t接続分野へもはんだ接続が応用出来るとともに高品質
なはんだ付けが期待できる。
本発明は、第5図ないし7図に示すように、第4図ない
し第6図のフレキシブルプリント基板30代シに電子部
品3′と電極部4′と印刷回路基板1の配線・母ターン
2の接続にも応用できる。この電子部品としては、チ、
グ部品、フラット・母ツクIC。
リード部品等の広範囲なものが適用でき、特に狭ピッチ
はんだ接続が出来ることよシ高密度実装が期待出来、高
品質なはんだ接続が得られる。
【図面の簡単な説明】
第1図ないし第3図は従来のはんだ付は方法を説明する
ための図で、第1図は印刷回路基板と7レキシプルプリ
ント基板等の印刷回路基板が接続された状態を示した模
式図、第2図はその接合部の断面図を、第3図は印刷回
路基板と電子部品の接合部の断面図を示す。 第4図ないし第7図は本発明の一実施例を説明するため
の図で、第4図及び第5図は、それぞれ、印刷回路基板
とフレキシブルプリント基板等の印刷回路基板および電
子部品とがレーザ光等のスポット加熱によりはんだ接続
された直後の断面図、斜視図を示す。第6図ないし第7
図は不要のクリームはんだ除去後の断面図、斜視図を示
す。 1.3・・・印刷回路基板、2,4・・・配線パターン
、5・・・はんだ、6・・・コテ、3′・・・電子部品
、8・・・未溶融クリームはんだ、10・・・未溶融は
んだ除去用貫通孔。 iI1図 II2図 ii3図

Claims (2)

    【特許請求の範囲】
  1. (1) 少くともはんだ付は部位にクリームはんだが塗
    布された印刷回路基板上に、被けんだ部材を載置し、次
    いでスポット加熱により前記はんだ付は部位のクリーム
    はんだを溶融しはんだ付けした後、未溶融のクリームは
    んだを洗浄・除去することを特徴とするはんだ付は方法
  2. (2)印刷回路基板のはんだ付は部位以外の部分を、予
    めはんだレジストで被覆しておく特許請求の範囲第(1
    )項記載のはんだ付は方法。
JP3595584A 1984-02-29 1984-02-29 はんだ付け方法 Pending JPS60182190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3595584A JPS60182190A (ja) 1984-02-29 1984-02-29 はんだ付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3595584A JPS60182190A (ja) 1984-02-29 1984-02-29 はんだ付け方法

Publications (1)

Publication Number Publication Date
JPS60182190A true JPS60182190A (ja) 1985-09-17

Family

ID=12456396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3595584A Pending JPS60182190A (ja) 1984-02-29 1984-02-29 はんだ付け方法

Country Status (1)

Country Link
JP (1) JPS60182190A (ja)

Similar Documents

Publication Publication Date Title
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JPH09321425A (ja) チップ状電子部品の実装方法
JPS60182190A (ja) はんだ付け方法
JP2646688B2 (ja) 電子部品の半田付け方法
JPS60182194A (ja) はんだ付け方法
JPH0955565A (ja) プリント配線基板
JPH04314389A (ja) 電子部品の半田付け方法
JPS58190013A (ja) チツプ部品およびチツプ部品のはんだ付け方法
JPS59207689A (ja) プリント板の両面はんだ付方法
JPH08167772A (ja) 表面実装電子部品の予備はんだ付け方法
JP2895855B2 (ja) 電子部品の実装方法
JPH05198932A (ja) プリント基板のはんだ付け方法
JPH09214115A (ja) ファインピッチ部品のはんだコート方法
JPS60182189A (ja) はんだ付け方法及び電気回路装置
JPH08236921A (ja) 電子部品の半田付け方法
JPS6181697A (ja) プリント基板のはんだ付け方法
JPH07246492A (ja) 電子部品のはんだバンプ形成方法および連結はんだ
JPH0435917B2 (ja)
JPH05283587A (ja) 多リード素子の半田付方法
JPS62188397A (ja) チツプ部品用印刷回路板
JP3062704B2 (ja) はんだコート方法
JPS5832488A (ja) 印刷配線基板装置
JPH07183328A (ja) 電子部品及びそのはんだ付け接続方法
JPH04103193A (ja) 挿入実装型部品のはんだ付け方法
JPH01251789A (ja) プリント基板