JPS60175417A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60175417A
JPS60175417A JP3064284A JP3064284A JPS60175417A JP S60175417 A JPS60175417 A JP S60175417A JP 3064284 A JP3064284 A JP 3064284A JP 3064284 A JP3064284 A JP 3064284A JP S60175417 A JPS60175417 A JP S60175417A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
gas
flowed
film
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3064284A
Other languages
English (en)
Inventor
Shuichi Mayumi
周一 真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP3064284A priority Critical patent/JPS60175417A/ja
Publication of JPS60175417A publication Critical patent/JPS60175417A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、とぐに半導体基板と導
電層のコンタクトを形成する方法に関するものである。
従来例の構成とその問題点 従来、半導体集積回路装置の製造においては、シリコン
基板上に形成された不純物拡散層に多結晶シリコン層を
コンタクトする方法は一般的に用いられている。しかし
ながら、多結晶シリコン膜を成長する前に、コンタクト
窓部分の上記拡散層(シリコン基板)表面に自然酸化膜
(SiOz)が成長しやすく、コンタクト抵抗が増大す
るという問題が生じることが多い。
初めに従来技術を第1図を参照して説明する。
尚、便宜のため、半導体基板がp型シリコンで、n型拡
散層にリンを含有した多結晶シリコン層をコンタクトす
る場合について説明する。まず、ホトレジストをマスク
にして、p型シリコン基板1上に形成された酸化ケイ素
膜3をエツチングし、p型シリコン基板1中のn型拡散
層2上にコンタクト窓4を開孔する。この後、ホトレジ
ストを除去した後、弗酸系水溶液を用いて洗浄する〔第
1図(a)〕。次に、多結晶シリコン膜を成長するため
化学気相成長装置の石英チューブ内に投入する。
尚、石英チューブ内の温度は一般に600℃前後に保た
れている〔第1図(b)〕。この後ただちに、石英チュ
ーブ内にシラン(SiH4)ガスを流入し、多結晶シリ
コン膜を成長した後、この多結晶シリコン膜にリンを熱
拡散し、フォトレジストをマスクにしたエツチングによ
り多結晶シリコン層6を形成する〔第1図(C)〕。
しかしながら、上述のような従来方法では、弗酸系水溶
液を用いて洗浄した後、シリコン基板ノ・−が空気中に
放置される間、また、気装成長炉にシリコンウェハーが
投入される間に、コンタクト窓4部分におけるn型拡散
層2上に自然酸化膜(酸化ケイ素)5が成長し、この自
然酸化膜5がn型拡散層2とn型多結晶シリコ7層6の
間のバリアーとなるため、コンタクト抵抗が非常に高く
なるという問題が生じる。例えば、6μm×6μmの大
きさのコンタクト窓の場合、その抵抗は1にΩ以上とな
ることがしばしばである。
発明の目的 本発明は常に抵抗の低いコンタクトを形成できる半導体
装置の製造方法を提供するものである。
発明の構成 本発明は、シリコンウェハーを気相成長炉に投入した後
、多結晶シリコン膜を成長する前に、気相成長炉内に塩
化水素(HC#)ガスを流入するととにより、コンタク
ト窓部分に成長した自然酸化膜をエツチングする。これ
により、コンタクト抵抗の低減が可能となる。
実施例の説明 第2図に従って、本発明の製造方法を詳しく説明する。
1ず、p型シリコン基板1上に形成された酸化ケイ素膜
3をホトレジストをマスクにしてエツチングし、p型シ
リコン基板1中のn型拡散層2上にコンタクト窓4を開
孔する。この後、ホトレジストを除去した後、弗酸水溶
液を用いて洗浄する〔第2図(a)〕。次に、多結晶シ
リコン膜を成長するため、化学気相成長装置の石英チュ
ーブ内に投入する。尚、この時、石英チューブ内の温度
は約620℃に保たれており、投入時は、チューブ内に
N2ガスを流入するが、外気のチューブ内への巻き込み
のため、更に、チューブ内に投入する前の空気中におけ
る自然酸化のために、コンタクト窓において自然酸化膜
(酸化ケイ素)6が成長する〔第2図(b)〕。この後
、チューブ内に例えば15秒間塩化水素(Hu)カスを
流し、自然酸化膜5をエツチングする。尚、この時当然
、若干の酸化ケイ素膜3もエツチングされる(第2図(
C) )。
次に、N2カスをチューブ内に流入し、塩化水素カスを
放出した後、SiH4ガスを流して多結晶シリコン膜を
成長し、この多結晶シリコン膜にリンを熱拡散した後、
フォトレジストをマスクにしてエツチングすることによ
って多結晶シリコン層6を形成する〔第2図(d)〕。
発明の効果 本発明によれば、多結晶シリコン膜を成長する直前に、
塩化水素ガスによってコンタクト窓部分に成長した自然
酸化膜をエツチングするため、n型拡散層とn型ポリシ
リコン層間のコンタクト部分に酸化ケイ素から成るバリ
アーが存在しなくなるだめ、コンタクト抵抗の低減が可
能となる。本実施例の場合、6μm×6μmの大きさの
コンタクトの抵抗は常に、10Ω程度のものが得られた
尚、本実施例の場合、自然酸化膜をエツチングするガス
として塩化水素を用いだが、弗化水素その他のハロゲン
を含むガスを用いても同様の効果が期待できることは明
らかである。
また、本実施例では、シリコン基板に多結晶シリコン層
がコンタクトする場合について説明したが、金属シリコ
ン化物層を気相成長することによりシリコン基板とコン
タクトする場合についても同様の効果が期待できる。
【図面の簡単な説明】
第1図(a)〜(C)は従来技術を説明するだめの工程
断面図、第2図(al〜(d)は本発明の一実施例を説
明するだめの工程断面図である。 1・・・・・・p型シ’Jコン基板、2・・・・・・n
型拡散層、3・・・・・・酸化ケイ素膜、4・・・・・
・コンタクト窓、6・・・・・・自然酸化膜(酸化ケイ
素)、6・・・・・・n型多結晶シリコン層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 4 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に絶縁膜を形成したのち、前記絶縁膜にコ
    ンタクト窓を形成する工程、前記コンタクト窓を含む全
    面をノ・ロゲン化物ガスによってエツチングしたのち、
    連続的に前記コンタクト窓に接触する導電層膜を形成す
    る工程をそなえた半導体装置の製造方法。
JP3064284A 1984-02-20 1984-02-20 半導体装置の製造方法 Pending JPS60175417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3064284A JPS60175417A (ja) 1984-02-20 1984-02-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3064284A JPS60175417A (ja) 1984-02-20 1984-02-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60175417A true JPS60175417A (ja) 1985-09-09

Family

ID=12309482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3064284A Pending JPS60175417A (ja) 1984-02-20 1984-02-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60175417A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248525A (ja) * 1985-04-26 1986-11-05 Toshiba Corp 半導体装置の製造方法
JPH01136342A (ja) * 1987-10-22 1989-05-29 Ncr Corp 半導体製造方法および窒化物のデポジション方法
US5096840A (en) * 1990-08-15 1992-03-17 At&T Bell Laboratories Method of making a polysilicon emitter bipolar transistor
KR20030078548A (ko) * 2002-03-30 2003-10-08 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248525A (ja) * 1985-04-26 1986-11-05 Toshiba Corp 半導体装置の製造方法
JPH01136342A (ja) * 1987-10-22 1989-05-29 Ncr Corp 半導体製造方法および窒化物のデポジション方法
US5096840A (en) * 1990-08-15 1992-03-17 At&T Bell Laboratories Method of making a polysilicon emitter bipolar transistor
KR20030078548A (ko) * 2002-03-30 2003-10-08 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법

Similar Documents

Publication Publication Date Title
EP0076106B1 (en) Method for producing a bipolar transistor
JPS60175417A (ja) 半導体装置の製造方法
JP3077760B2 (ja) 固相拡散方法
US4696095A (en) Process for isolation using self-aligned diffusion process
US4546537A (en) Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation
EP0020144B1 (en) Method of producing a semiconductor device
JPS58204540A (ja) 半導体装置の製法
JP3584544B2 (ja) 半導体装置の製造方法
JP2003179066A (ja) 半導体装置とその製造方法
JPH0122731B2 (ja)
JPS5968949A (ja) 半導体装置の製造方法
JP2842075B2 (ja) 半導体装置の製造方法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPS6068656A (ja) 半導体装置の製造方法
JPS63278256A (ja) 半導体装置およびその製造方法
JPS5968950A (ja) 半導体装置の製造方法
JPH01232737A (ja) 半導体素子の製造方法
JPS592191B2 (ja) 半導体装置用電極の製造方法
JPH01245560A (ja) 半導体装置の製造方法
JPH03135030A (ja) 半導体装置およびその製造方法
JPH0494567A (ja) 半導体装置の製造方法
JPH0371771B2 (ja)
JPH0227813B2 (ja) Handotaisochinoseizohoho
JPH05121346A (ja) 半導体装置の製造方法