JPS60167493A - Method of producing circuit board - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、絶縁基板上に電気回ｗ！ｒ’ｉ形成するた
めの回路基板の製造方法に関するものであるＯ 〔従来技術〕 従来、印刷配線板′に得る方法としては、銅張９槓層板
からエツチングにより回路を形成するサブトラクト法や
、触媒入９絶縁基板上の所要回路部分だけ全めっきで形
成するアディテプ法等がある。しかし乍ら前者のサント
ラクト法はエツチングにより溶解除去させる銅の量が回
路形成部として伐る銅の量に比してはるかに多く、資源
の無駄使いであるばかシが、エツチングレジストの形成
、エツチング等の工程が複雑であり、回路パターン精度
の均一性、細線化等において難点の多い方法である。後
者はアディテプ法においては所要回路部分のみ全めっき
することによＪ）Ｉ！ｌｌ路パターンを形成するもので
あり、資源の有効利用という点からは優れた方法である
が、絶縁基板として触媒入りの特殊な基板が必要である
こと、めっき（通常は無電解めっき）に長時間を要する
ためにめっき液に対して耐久性に優れた特殊なレジスト
が必要であること、又、絶縁基板上に前記レジスト層を
配線パターンに応じて形成することが必要であり、スク
リーン印刷法等が用いられているが、印刷条件によって
は印刷パターンのブリッヂ、オープンといった革具＆が
発生するためにパターンの細線化が困難である等の難点
があった。又、他の方法としては金型を用いて絶縁基板
上に四部を形成し、この四部に導電性ペーストｆｔ埋め
込んで回路を形成する方法も提案されているが、この方
法においては同一品種の印刷配線板全大量に生産する場
合には優れた方法であるが、多品種の印刷配線板を生産
する場合には配線パターンに応じた金型が必要であり好
ましくない。又、導電性ペースト１埋め込んだ場合にボ
イド、回路のブリッジ等が発生し電気的特性の劣化はさ
けらルなかつｌヒ◎ 〔発明の概要〕 この発明は上記のような従来のものの欠点を除去ｒるた
めになされたもので、基板上に無機絶縁物を混合した樹
脂層を形成する工程、混合した無機絶縁物が露出するよ
うに所定パターンに選択エツチングする工程、露出した
無機絶縁＃ＩＪｔ樹脂ノーの樹脂分に対して選択的にエ
ツチングし、粗面所定パターンを形成する工程、粗面所
疋パターンに選択的に黒４解メッキに対するｌ４ＩＩＩ
媒核を形成する工程、及び触媒状が形成された所定机面
パターンに４電性金属を淋ば解メッキする工機ｔ−施す
ようにして、アデティノ法スめっ自レジストパターンを
形成することなく選択的に４１鑞層形成し、かつ４竜層
と樹脂との雷書力がｎ＜、イｓ＠性も艮い回ｖＩｒ基板
を製造しようとするものである。[Detailed Description of the Invention] [Technical Field of the Invention] This invention provides an electric circuit on an insulating substrate. [Prior art] Conventional methods for producing printed wiring boards include the subtract method in which circuits are formed by etching from a copper-clad nine-layer board; There is an Aditep method in which only the required circuit portions on a catalyst-containing insulating substrate are entirely formed by plating. However, in the former suntract method, the amount of copper to be dissolved and removed by etching is much larger than the amount of copper cut for the circuit forming part, and it is a waste of resources to form etching resist and etching. The process is complicated, and this method has many difficulties in terms of uniformity of circuit pattern accuracy, thinning of lines, etc. The latter is achieved by plating only the required circuit parts in the Aditep method.J)I! This is an excellent method from the point of view of effective use of resources, but it requires a special substrate containing a catalyst as an insulating substrate and requires a long time for plating (usually electroless plating). Since it takes time, a special resist with excellent durability against plating solution is required, and the resist layer needs to be formed on the insulating substrate according to the wiring pattern, so screen printing method However, depending on the printing conditions, problems such as bridges and openings may occur in the printed pattern, making it difficult to thin the pattern. Another method has been proposed in which four parts are formed on an insulating substrate using a mold, and a conductive paste is embedded in these four parts to form a circuit, but in this method, printing of the same type Although this is an excellent method when producing a large quantity of printed wiring boards, it is not preferable when producing a wide variety of printed wiring boards because it requires a mold corresponding to the wiring pattern. In addition, when the conductive paste 1 is embedded, voids, circuit bridges, etc. occur, and the deterioration of electrical characteristics is negligible. A process of forming a resin layer mixed with an inorganic insulator on a substrate, a process of selectively etching a predetermined pattern to expose the mixed inorganic insulator, and a process of removing the exposed inorganic insulating #IJt resin. A step of selectively etching the resin component of the resin to form a predetermined pattern on the rough surface, selectively etching the pattern on the rough surface, I4III for black 4 solution plating
Forming a self-plating resist pattern using the adetino method by performing a step of forming a medium nucleus, and applying a machine for deplating a four-electrode metal on a predetermined desk pattern on which a catalyst shape is formed. The purpose is to manufacture a vIr substrate in which 41 solder layers are selectively formed without any problems, and the strength of the 4 solder layers and the resin is n<, and the is@ property is also small.

〔究明の実施例〕[Example of investigation]

以下、この発明の一夫彪到を工桶順に表わす姑面図に裁
いて説明する。＠１図は基板上に無機絶縁物を混合した
樹脂層が形成された状態を、第２図は樹脂層に無機絶縁
物が露出するように所定パターンが形成された状１ｉｔ
−、第８図は所定パターンが粗面化された状態を、第４
図は所定パターンの導電層が形成された状態を表わすも
ので、図において、（ｌ）は基板、（２）は１１１上に
塗布された樹脂で、この場合はポリイミド前駆体の感光
性ポリアミドカルボン酸系ワニスｂｔ”ｌはワニス（２
）に混合された無機絶縁物で、この場合はガラス粉末、
（４）は所定パターンにエツチングされた溝、（５）は
ワニス（２１を加熱硬化させたポリイミド樹脂、（６）
は導電層である。Hereinafter, this invention will be explained by cutting it into a diagram showing Kazufu Biao in the order of the work. Figure 1 shows a state in which a resin layer mixed with an inorganic insulator is formed on a substrate, and Figure 2 shows a state in which a predetermined pattern is formed on the resin layer so that the inorganic insulator is exposed.
-, Figure 8 shows the state where the predetermined pattern has been roughened.
The figure shows a state in which a conductive layer with a predetermined pattern has been formed. In the figure, (l) is a substrate, and (2) is a resin coated on 111. Acid-based varnish bt”l is varnish (2
), in this case glass powder,
(4) is a groove etched in a predetermined pattern, (5) is a varnish (polyimide resin heat-cured from 21, (6)
is a conductive layer.

まず、ポリアミドカルボン酸系ワニスｉ２１に粒径的１
０μｍのガラス粉末（３）ヲ体積比でワニス１２１の２
倍量混合する。このガラス粉末（３）は酸に溶解しやす
いものを使用する。このガラス粉末（３）を混合したワ
ニス（２）ヲ基板ｆｉｌ上に塗布し、８０℃で８０分乾
燥する・次に所定パターンに対応したマスクを介して露
光し、Ｎ−メチル−２−ピロリドンを主成分とする有機
溶剤を用いて現像することにより、所定パターン部分ワ
ニス（２）を選択的に除去する０この工程において、露
光及び現像条件全コントロールすることにより、第２図
に示すようにワニス（２）中に混在するガラス粉末（３
）が部分的に露出し、かつその下部にワニス（２）層が
存在するようにする。このようにした基板（１）ｔ″８
５０℃で加熱することにより、ポリアミドカルボン酸系
ワニス（２１ｔ−ポリイミド樹脂１５１に変化させ、硬
化する。First, polyamide carboxylic acid varnish i21 was coated with particle size 1.
0μm glass powder (3) to volume ratio of varnish 121:2
Mix twice the amount. This glass powder (3) is one that is easily soluble in acid. Varnish (2) mixed with this glass powder (3) is applied onto the substrate film and dried at 80°C for 80 minutes.Next, it is exposed through a mask corresponding to a predetermined pattern, and N-methyl-2-pyrrolidone The varnish (2) in the predetermined pattern is selectively removed by developing with an organic solvent containing as the main component. In this step, by fully controlling the exposure and development conditions, the varnish (2) is removed as shown in Figure 2. Glass powder (3) mixed in varnish (2)
) is partially exposed and there is a layer of varnish (2) below it. Board made in this way (1) t″8
By heating at 50° C., it is converted into a polyamide carboxylic acid varnish (21t-polyimide resin 151) and cured.

続いて、この基板を酸例えば７ツ酸に浸漬する０前述の
ように、この場合使用しているガラス粉末（３）は酸に
溶解しやすいものであり、かつポリイミド樹Ｈｆｌ　ｔ
５１は耐酸性に優れていることから、この処理によって
、露出しているガラス粉末のみが選択的にエツチングさ
れ、第８図に示すように溝（４）の内壁のみが粗面化さ
れる。この後、基板１１＋　Ｋ無電解めっきに対する活
性化処理を行って全曲に無′亀解メッキに対する触媒状
（図示せず）ｔ−形成する。引き続き、水洗あるいは峻
洗浄七行って表面の粗さの瀧いにより所定パターンに対
応した溝（４）の内壁間のみにこの）強媒核を伐した仮
、無電解めっきを行なうことにより溝（４）の部分のみ
に選択的に導磁ｍ＋６１が形成された回路基板を得るこ
とができた。Subsequently, this substrate is immersed in an acid, for example, 70% acid.As mentioned above, the glass powder (3) used in this case is easily soluble in acid, and the
Since 51 has excellent acid resistance, only the exposed glass powder is selectively etched by this treatment, and only the inner wall of the groove (4) is roughened as shown in FIG. Thereafter, an activation process is performed for the electroless plating on the substrate 11+ to form a catalyst (not shown) for the electroless plating on all tracks. Subsequently, by washing with water or thoroughly cleaning seven times, the strong medium core was removed only between the inner walls of the groove (4) corresponding to the predetermined pattern, and the groove (4) was removed by electroless plating to improve the roughness of the surface. It was possible to obtain a circuit board in which magnetically conductive m+61 was selectively formed only in the portion 4).

このように、この実施例によれば感光性全何するワニス
（２）にガラス粉末（３）を混合し、ワニス（２）の所
定パターン七選択的に露光させ、現像によってガラス粉
末（３］の露出した溝（４）全形成し、ガラス粉末ｔＳ
択的にエツチングして溝の内壁面のみを粗面化できるた
め、従来のようなレジストパターンを形成することなく
、この溝（４１の内壁面のみに選択的に無電解メッキに
対する触媒核を形成することが可能となり、同様にめっ
きレジストパターンを形成することなく、溝（４）の内
壁面のみに選択的に導′畦層（６）の形成が可能となり
、安価に高＠度化可能な１ｇｌ路基板基板ることができ
た０さらに、導電層と、樹脂との密着力は樹脂表面が粗
面化されているので強く、信頼性も良好である。In this way, according to this embodiment, the glass powder (3) is mixed with a photosensitive varnish (2), the varnish (2) is selectively exposed to seven predetermined patterns, and the glass powder (3) is developed. The exposed groove (4) is completely formed and glass powder tS
Since only the inner wall surface of the groove can be roughened by selective etching, catalyst nuclei for electroless plating can be selectively formed only on the inner wall surface of this groove (41) without forming a conventional resist pattern. Similarly, it is possible to selectively form the conductive ridge layer (6) only on the inner wall surface of the groove (4) without forming a plating resist pattern, and it is possible to increase the conductive layer (6) at low cost. Further, since the resin surface is roughened, the adhesion between the conductive layer and the resin is strong and the reliability is good.

なお、触媒状の形成は表面の粗さの迷いにより付着させ
るようにしてもよい。Note that the formation of a catalytic shape may be caused by adhesion depending on the roughness of the surface.

上記実施例では樹脂として、感光性ポリアミドカルボン
酸系ワニスを加熱硬化させたポリイミド樹脂を用いたが
、ワニス状態で塗布、乾燥した後、感光性を何し、露光
、現像によりパターンユングが可能でるり、硬化後耐薬
品性に優れた材料であれば艮い。In the above example, a polyimide resin made by heating and curing a photosensitive polyamide carboxylic acid varnish was used as the resin, but after coating and drying in the varnish state, it is possible to change the photosensitivity and create a pattern by exposure and development. It is acceptable if the material has excellent chemical resistance after curing.

例えばポリイソプレン４對月旨、フェノールノボラック
樹脂、ポリメタクリレイト樹脂などである。Examples include polyisoprene resin, phenol novolac resin, and polymethacrylate resin.

なお、１心元性を持たない樹ｊ指であっても、７オツト
Ｖシストを利用して所定パターンにワニスを選択的除去
すればよいので、同様の効果を奏するので、適用できる
。Incidentally, even if the tree fingers do not have unicentricity, the varnish can be selectively removed in a predetermined pattern using the 7-piece V cyst, and the same effect can be achieved, so the present invention can be applied.

また、無機絶縁物として、ガラス粉末を用いた場合につ
いて述べたが、酸などの適当なエツチング液によジ樹Ｈ
旨を促すことなく除去でき、かつ樹脂硬化ｉ度での耐熱
性ｔＨするような無機絶縁物の結晶体、例えば酸化マグ
ネシウム、酸化チタン等の金属酸化物でも良い０結晶体
を用いる場合、その形状を適当に選択することにより、
樹脂表面の粗面化状態をコントロールしやすくなり、こ
の発明の効果を更に向上することが可能となる。更に、
粉本状のものに限らず、ガラス繊維のようなものでも同
様の効果が得られる。In addition, although we have described the case where glass powder is used as the inorganic insulator, it is also
When using a crystal of an inorganic insulator that can be removed without causing damage and has a heat resistance of tH at resin curing degree, for example, a crystal of a metal oxide such as magnesium oxide or titanium oxide, its shape is By appropriately selecting
It becomes easier to control the roughened state of the resin surface, and it becomes possible to further improve the effects of the present invention. Furthermore,
The same effect can be obtained not only with powdered materials but also with materials such as glass fiber.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、基板上に無機絶縁物
′ｔ−混合した樹脂層を形成する工程、混合した無機絶
縁物が露出するように所定パターンに選択エツチングす
る工程、露出した無機絶縁物を樹脂層の樹脂分に対して
選択的にエツチングし粗面所定パターン七形成する工程
、粗面所定パターンに選択的に無電解メッキに対する触
媒核を形成する工程、及び触媒核が形成された所定粗面
パターンに導電性金属を無電解メッキする工程を施すこ
とにより、アデティヴ法でめっきレジストパターンを形
成することく導電層を形成でき、かつ導電層と樹脂との
密着力が強く、信頼性も良い回路基板が得られるという
効果がある。As described above, according to the present invention, there is a step of forming a resin layer mixed with an inorganic insulator on a substrate, a step of selectively etching the mixed inorganic insulator into a predetermined pattern so that the mixed inorganic insulator is exposed, and a step of selectively etching the exposed inorganic insulator. A step of selectively etching the insulator with respect to the resin content of the resin layer to form a predetermined rough surface pattern, a step of selectively forming catalyst nuclei for electroless plating on the rough surface predetermined pattern, and a step of forming catalyst nuclei for electroless plating on the rough surface predetermined pattern. By performing an electroless plating process with a conductive metal on a predetermined rough surface pattern, a conductive layer can be formed without forming a plating resist pattern using the additive method, and the adhesion between the conductive layer and the resin is strong and reliable. This has the effect that a circuit board with good properties can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第１図から第４図は仁の発明の一実施例の回路基板の製
造方法を工程順に示す断面図である。 図において、（１）は基板、（２）、（５）は樹脂、（
３）は無機絶縁物、（４１は溝、（６）は導電層である
。 なお、図中、同一符号は同−又は相当部分金示す。 代理人　大　岩　増　雄 手続補正書（自発） ２　発明の名称 回路基板の製造方法 ３、補正をする者 事件との関係　特許出願人 住　所　東京都千代ｒ日区丸の白玉丁目２番３号名　称
　（６０１）三菱電機株式会社 代表者片１１１仁八部 ４、代理人 ５、　補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書の第２頁第１１行の「アデイテブ」を「ア
デイテｆつ」に訂正する。 （２）同第２頁第１５行の「無短」を「無駄」に訂正す
る。 （３）同第２頁第１５行の「エツチング」を「エツチン
グ用」に訂正する。 （４）同第２頁第１８行の「アデイテブ」を「アイデイ
テイウ」に訂正する。 （５）同第４頁第２０行の「基いて」を「基づいて」に
訂正する。 （６）同第７頁第１８行の「同模に」を「同様に」に訂
正する。 （７）同第７頁第１６行の「安価に高密度可能な」を「
安価で配線の高密度化に対応できる」に訂正する。 （８）同第７頁第２０行〜第８頁第１行の「なお、触媒
核の形成は表面の粗さの違いにより付着させるようにし
てもよい」を削除する。 （９）同第８頁第８行〜第９行の「例えばポリイソプレ
ン樹脂、フェノールノボラック樹脂、ポリメタクリレイ
ト樹脂などである。Ｊを削除する。 ０１同第８頁第１８行の「適用できる。」の後に「例え
ばポリ−イソプレン樹脂、フェノールノボラック樹脂、
ポリメタクリレイト樹脂である。」を挿入する。 θυ同第９頁第１６行の「アゾチーｆつ」を「アデイテ
イウ゛」に訂正する。 以上 １、事件の表示　特願昭５９−２８２９９号２０発明の
名称 回路基板の製造方法 ３、補正をする者 代表者片山仁へ部 ５、補正命令の日付 昭和５９年５月２９日 ６、補正の対象 明細書全文 ７、　補正の内容1 to 4 are cross-sectional views showing, in order of steps, a method for manufacturing a circuit board according to an embodiment of Jin's invention. In the figure, (1) is the substrate, (2) and (5) are the resin, (
3) is an inorganic insulator, (41 is a groove, and (6) is a conductive layer. In the figure, the same reference numerals indicate the same or equivalent parts. Agent Masuo Oiwa Procedural amendment (voluntary) 2 Name of the invention Method for manufacturing circuit boards 3, Relationship with the case of the person making the amendment Patent applicant address 2-3 Shiratama-chome, Maruno, Chiyo-ku, Tokyo Name (601) Mitsubishi Electric Corporation Representative piece 111 Jinhachi Department 4, Agent 5, Detailed explanation of the invention column 6 of the specification subject to amendment, Contents of the amendment (1) Changed "aditeb" to "adite f" in line 11 of page 2 of the specification. (2) Correct “no shortness” in line 15 of page 2 to “useless.” (3) Correct “etching” in line 15 of page 2 to “for etching.” ( 4) Correct ``aditeb'' on page 2, line 18 of the same to ``ideiteiu.'' (5) Correct ``based on'' on line 20 of page 4 of the same to ``based on.'' (6) Correct ``based on'' (7) Correct “in the same manner” in line 18 of page 7 to “in the same way.” (7) Correct “low cost and high density” in line 16 of page 7 to “
"It is inexpensive and can support higher wiring density." (8) From page 7, line 20 to page 8, line 1, delete the phrase "In addition, the catalyst nuclei may be formed by adhering them depending on the difference in surface roughness." (9) ``For example, polyisoprene resin, phenol novolac resin, polymethacrylate resin, etc.'' on page 8, lines 8 to 9. Delete J. 01 ``Applicable'' on page 8, line 18 of the same. " followed by "For example, poly-isoprene resin, phenol novolak resin,
It is a polymethacrylate resin. ” is inserted. θυ On page 9, line 16 of the same page, ``Azochi ftsu'' is corrected to ``Aditeiwo''. Above 1. Indication of the case Japanese Patent Application No. 59-28299 20 Name of the invention Method for manufacturing circuit boards 3. To the representative Hitoshi Katayama of the person making the amendment 5. Date of the amendment order May 29, 1980 6. Amendment Full text of the subject specification 7, Contents of amendment

Claims (1)

【特許請求の範囲】 Ｉｌ＋　基板上に無機絶縁物全混合した樹脂層を形成す
る工程、混会した無機絶縁物が露出するように所定パタ
ーンに選択エツチングする工程、露出した無機絶縁物全
樹脂層の樹脂分に対して選択的にエツチングし粗面所定
パターンを形成する工程、粗面所定パターンに選択的に
無電解メッキに対する触媒＃ｉ′を形成する工程、及び
餉媒槙水形成された所定粗面パターンＫ１１ｉＦ電性金
属を無電解メッキする工程を施す回路基板の製造方法。 （２）　無機絶縁物はガラス粉末である特許請求の範囲
第１項記載の回路基板の製造方法。 ｔａｉ　無機絶、縁物は無機絶縁物の結晶体である特許
請求の範囲第１項記載の回ｔｉＩｒ基板の製造方法０ （４）　無機絶縁物はガラス繊維である特許請求の′ｔ
１囲第１項記載の回路基板の製造方法。[Claims] A step of forming a resin layer containing all the inorganic insulators on the Il+ substrate, a step of selectively etching in a predetermined pattern so that the mixed inorganic insulators are exposed, and an exposed all-resin layer of the inorganic insulators. a step of selectively etching the resin component to form a predetermined pattern on the rough surface; a step of selectively forming a catalyst #i' for electroless plating on the predetermined pattern of the rough surface; A method for manufacturing a circuit board, which includes a step of electroless plating a rough surface pattern K11iF conductive metal. (2) The method for manufacturing a circuit board according to claim 1, wherein the inorganic insulator is glass powder. tai inorganic insulation, the method for manufacturing a TiIr substrate according to claim 1, in which the edge material is a crystalline inorganic insulator (4) 't' in the patent claim, in which the inorganic insulator is glass fiber
1. A method for manufacturing a circuit board as described in Section 1.