JPS60158746A - 同期装置 - Google Patents
同期装置Info
- Publication number
- JPS60158746A JPS60158746A JP59014786A JP1478684A JPS60158746A JP S60158746 A JPS60158746 A JP S60158746A JP 59014786 A JP59014786 A JP 59014786A JP 1478684 A JP1478684 A JP 1478684A JP S60158746 A JPS60158746 A JP S60158746A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- synchronization
- converter
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ディジタル伝送に適する同期装置に関する。
特に、mB−nB変換符号伝送方式において監視信号等
の付加信号を多重分離する同期装置に関する。
の付加信号を多重分離する同期装置に関する。
ディジタル信号の伝送においてマーク率の平衡化および
タイミング信号の消失防止のための一つの方法としてm
B−nB符号が使われている。これは、入力信号’(m
ビット毎に区切り、nビットの符号(m(n )に変換
して伝送するもので、(n−m)ビットの余剰ビットを
利用してマーク率を平衡化し、かつマーク・スペースの
変化点を増してタイミング信号の消失を防ぐことができ
る。
タイミング信号の消失防止のための一つの方法としてm
B−nB符号が使われている。これは、入力信号’(m
ビット毎に区切り、nビットの符号(m(n )に変換
して伝送するもので、(n−m)ビットの余剰ビットを
利用してマーク率を平衡化し、かつマーク・スペースの
変化点を増してタイミング信号の消失を防ぐことができ
る。
このような伝送方式において監視信号、打合せ回線ある
いはフレーム同期信号を伝送する方法としては、これら
付加信号のための余剰ビットを挿入し、これにmB−n
B符号変換を縦続して行う方法がとられていた。すなわ
ち、まず元の信号の一定周期毎に付加ビットを挿入して
フレームを構成し、しかる後にmB−nB変換をして伝
送路に送出していた。
いはフレーム同期信号を伝送する方法としては、これら
付加信号のための余剰ビットを挿入し、これにmB−n
B符号変換を縦続して行う方法がとられていた。すなわ
ち、まず元の信号の一定周期毎に付加ビットを挿入して
フレームを構成し、しかる後にmB−nB変換をして伝
送路に送出していた。
この従来方法では伝送路符号が完全にmB−nB変換則
を満すという利点があるが、受信側においては二重の同
期操作、すなわちmB−nB符号に対する同期とフレー
ム同期を縦続してとらなければならなかった。このため
同期に必要な回路規模が大きくなると共に同期引込み時
間が長くなる欠点があった。
を満すという利点があるが、受信側においては二重の同
期操作、すなわちmB−nB符号に対する同期とフレー
ム同期を縦続してとらなければならなかった。このため
同期に必要な回路規模が大きくなると共に同期引込み時
間が長くなる欠点があった。
本発明は、上記の欠点を除去し、回路規模が小さく同期
速度の速い付加信号伝送方式の受信器の同期装置を提供
することを目的とする。
速度の速い付加信号伝送方式の受信器の同期装置を提供
することを目的とする。
本発明は、kビットの主信号毎にLビットの付加信号が
挿入され、mB−nB符号変換が施され(ただしに十/
、はmの整数倍に選ばれる。)た符号を入力信号とし、
この入力信号をmB−nB逆変換するmB−nB逆変換
器と、このmB−nB逆変換器により変換された信号を
主信号と付加信号とに分離する多重分離器と、上記入力
信号に同期したクロック信号を1/n分周した符号同期
信号を上記mB−nB逆変換器に与える1/nカウンタ
と、上記mB−nB逆変換器より出力される符号則違反
信号を入力し、上記17nカウンタに位相シフト信号と
して出力する第一の位相制御器とを備えたmB−nB変
換符号伝送方式の同期装置において、上記1/nカウン
タからの符号同期信号をm/(k+4)分周した同期信
号を発生しこの同期信号を上記多重分離器に出力するm
/(k+t)カウンタと、上記多重分離器からの同期外
れ信号を入力し、上記m/(k+t)カウンタに位相シ
フト信号として出力する第二の位相制御器とを備えたこ
とを特徴とする。
挿入され、mB−nB符号変換が施され(ただしに十/
、はmの整数倍に選ばれる。)た符号を入力信号とし、
この入力信号をmB−nB逆変換するmB−nB逆変換
器と、このmB−nB逆変換器により変換された信号を
主信号と付加信号とに分離する多重分離器と、上記入力
信号に同期したクロック信号を1/n分周した符号同期
信号を上記mB−nB逆変換器に与える1/nカウンタ
と、上記mB−nB逆変換器より出力される符号則違反
信号を入力し、上記17nカウンタに位相シフト信号と
して出力する第一の位相制御器とを備えたmB−nB変
換符号伝送方式の同期装置において、上記1/nカウン
タからの符号同期信号をm/(k+4)分周した同期信
号を発生しこの同期信号を上記多重分離器に出力するm
/(k+t)カウンタと、上記多重分離器からの同期外
れ信号を入力し、上記m/(k+t)カウンタに位相シ
フト信号として出力する第二の位相制御器とを備えたこ
とを特徴とする。
本発明の実施例について図面を参°照して説明する。第
1図は本発明一実施例同期装置のブロック構成図である
。この装置は通信装置の受信側に設置される同期装置で
ある。第1図において、入力端子101にmB−nB符
号化された多重信号aが印加される。入力端子101は
mB−nB逆変換器102に接続され、多重化信号aは
nビット毎にmビットの符号に逆変換される。mB−n
B逆変換器102は、直列信号をnビット毎の並列信号
に変換する直列並列変換器103とこの並列信号をアド
レスとしmビットの符号を出力するメモリ104とmビ
ットの並列信号を直列信号に変換する並列直列変換器1
05とから成る。この直列信号eは多重分離器106に
印加され、分離されて主信号1と付加信号jがそれぞれ
出力端子107 、108に出方される。
1図は本発明一実施例同期装置のブロック構成図である
。この装置は通信装置の受信側に設置される同期装置で
ある。第1図において、入力端子101にmB−nB符
号化された多重信号aが印加される。入力端子101は
mB−nB逆変換器102に接続され、多重化信号aは
nビット毎にmビットの符号に逆変換される。mB−n
B逆変換器102は、直列信号をnビット毎の並列信号
に変換する直列並列変換器103とこの並列信号をアド
レスとしmビットの符号を出力するメモリ104とmビ
ットの並列信号を直列信号に変換する並列直列変換器1
05とから成る。この直列信号eは多重分離器106に
印加され、分離されて主信号1と付加信号jがそれぞれ
出力端子107 、108に出方される。
入力端子109に入力端子101に入力する多重化信号
aに同期したクロック信号c’kが印加され、カウンタ
uOにより1/nに分周されて直列並列変換器103の
語同期信号すとして印加される。mB−nB逆変換器1
02から出力される符号則違反信号Cは位相制御器11
1により位相制御信号dに変換され上記カウンタ110
に印加される。
aに同期したクロック信号c’kが印加され、カウンタ
uOにより1/nに分周されて直列並列変換器103の
語同期信号すとして印加される。mB−nB逆変換器1
02から出力される符号則違反信号Cは位相制御器11
1により位相制御信号dに変換され上記カウンタ110
に印加される。
ここで本発明の特徴とするところは、一点鎖線で囲壕れ
た付加信号の同期部分である。カウンタ110からの語
同期信号すは、カウンタ112に加えられ、m/(k+
1)分周されて多重分離器106の同期信号fとして印
加される。多重分離器106より出力される同期外れ信
号gは位相制御器113により位相制御信号hK変換さ
れて前記カウンタ112に歩遊信号として印加される。
た付加信号の同期部分である。カウンタ110からの語
同期信号すは、カウンタ112に加えられ、m/(k+
1)分周されて多重分離器106の同期信号fとして印
加される。多重分離器106より出力される同期外れ信
号gは位相制御器113により位相制御信号hK変換さ
れて前記カウンタ112に歩遊信号として印加される。
このように構成された同期装置の動作について説明する
。第2図は本発明の同期装置の語同期の過程を示す各信
号のタイムチャートである。第2図に示す符号は第1図
に示す「×」印の部分の信号を示す。入力端子101に
印加されるmB−nB符号化された多重信号aはにビッ
トの主信号1毎にtビットの付加信号jを挿入し、mB
−nB変換された信号であり、k+tがmの整数倍に選
ばれている。第2図に示す多重信号aはm=3 、 n
=4 、 t=1の場合を示している。この結果(k+
z)/m符号語毎に付加信号j(斜線で示す。)の含ま
れた符号語が現われる。多重信号aの太線は符号語の正
しい区切りを示す。クロック信号ckはカウンタ110
によυ1/nに分周され、語同期信号すとなってmB−
nB逆変換器102に印加される。符号の逆変換は語同
期信号すの符号語の区切りにより行われる。
。第2図は本発明の同期装置の語同期の過程を示す各信
号のタイムチャートである。第2図に示す符号は第1図
に示す「×」印の部分の信号を示す。入力端子101に
印加されるmB−nB符号化された多重信号aはにビッ
トの主信号1毎にtビットの付加信号jを挿入し、mB
−nB変換された信号であり、k+tがmの整数倍に選
ばれている。第2図に示す多重信号aはm=3 、 n
=4 、 t=1の場合を示している。この結果(k+
z)/m符号語毎に付加信号j(斜線で示す。)の含ま
れた符号語が現われる。多重信号aの太線は符号語の正
しい区切りを示す。クロック信号ckはカウンタ110
によυ1/nに分周され、語同期信号すとなってmB−
nB逆変換器102に印加される。符号の逆変換は語同
期信号すの符号語の区切りにより行われる。
いま、区間Iに示すように、語同期信号すが多重信号a
に示す符号語の正しい区切りと一致していないとする。
に示す符号語の正しい区切りと一致していないとする。
このとき、’ mB−nB逆変換器102は符号則違反
信号Cを位相制御器111に出力する。
信号Cを位相制御器111に出力する。
この符号則違反信号Cがあらかじめ定められた値になっ
たとき、位相制御器111は移相信号dをカウンタ11
0に対して出力する。
たとき、位相制御器111は移相信号dをカウンタ11
0に対して出力する。
この結果、カウンタ110の出力位相がずらされ、区間
■に示すように、カウンタ110からの語同期信号すが
多重化信号aに示す符号語の正しい位相に会わされる。
■に示すように、カウンタ110からの語同期信号すが
多重化信号aに示す符号語の正しい位相に会わされる。
区間■では多重化信号aのnビットの符号語は正しく復
号されmビットの直列信号eとなって多重分離器106
に供給される。
号されmビットの直列信号eとなって多重分離器106
に供給される。
次に付加信号jに対する同期過程を説明する。
第6図は本発明の同期装置の付加信号の同期過程を示す
各信号のタイムチャートである。第3図に示す符号は第
1図に示す「×」印の部分の信号を示す。第3図におい
て、多重分離器106に供給される直列信号eはに=8
、 t==1の場合を示す。 8ビツト毎に1ビツト
の付加信号1が挿入されている。k十t(8+1=9)
はm(5)の3倍であるため、3符号語毎に斜線で示す
付加信号jが現われる。
各信号のタイムチャートである。第3図に示す符号は第
1図に示す「×」印の部分の信号を示す。第3図におい
て、多重分離器106に供給される直列信号eはに=8
、 t==1の場合を示す。 8ビツト毎に1ビツト
の付加信号1が挿入されている。k十t(8+1=9)
はm(5)の3倍であるため、3符号語毎に斜線で示す
付加信号jが現われる。
カウンタ110から出力されるmB−n’B符号の語同
期45号すは、mB−nB符号が正しく復号されている
場合には、直列信号eのm(3)ビット毎に同期してい
る。語同期信号すは、カウンタ112によりm/(k+
t)(7−)に分周され多重分離器106に同期信号f
として供給される。いま区間■に示すように多重分離の
ための同期信号fが付加信号jの位置(斜線部)に同期
してぃなかったとする。
期45号すは、mB−nB符号が正しく復号されている
場合には、直列信号eのm(3)ビット毎に同期してい
る。語同期信号すは、カウンタ112によりm/(k+
t)(7−)に分周され多重分離器106に同期信号f
として供給される。いま区間■に示すように多重分離の
ための同期信号fが付加信号jの位置(斜線部)に同期
してぃなかったとする。
このとき多重分離器106は同期外れを検出し、同期外
れ信号gを出方する。
れ信号gを出方する。
この同期外れ係号gは位相制御器113に印加され、同
期外れであることが確認さにたときに、移相信号りをカ
ウンタ112に対して出力し、カウンタ112の出力位
相をずらす。この操作はカウンタ112からの同期信号
fが直列信号eの付加信号j挿入位置に一致するまで続
けられ、最終時に区間■に示すように直列信号eと同期
信号fの位相が一致する。この結果、多重分離器106
がらは正しく分離された主信号1と付加信号jが端子1
07と108とに出力される。
期外れであることが確認さにたときに、移相信号りをカ
ウンタ112に対して出力し、カウンタ112の出力位
相をずらす。この操作はカウンタ112からの同期信号
fが直列信号eの付加信号j挿入位置に一致するまで続
けられ、最終時に区間■に示すように直列信号eと同期
信号fの位相が一致する。この結果、多重分離器106
がらは正しく分離された主信号1と付加信号jが端子1
07と108とに出力される。
上記カウンタ112の位相シフトは第3図に示す同期信
号f、すなわち、mビット毎に行われる。
号f、すなわち、mビット毎に行われる。
したがって、縦来方法によって1ビツト毎に位相をずら
せて同期状態に追込む方法に比較してm倍の速さで付加
信号jの同期を行うことができる。
せて同期状態に追込む方法に比較してm倍の速さで付加
信号jの同期を行うことができる。
第1図に示す実施例において、m B 7 n13逆変
換器102における符号則違反の検出は、例えば、メモ
リ104の語長を(m十〇ビットにし、追加した1ビツ
トに許された符号語であるがあるいは許されない符号語
であるかの識別ビットを割当てるような方法で行うこと
ができる。
換器102における符号則違反の検出は、例えば、メモ
リ104の語長を(m十〇ビットにし、追加した1ビツ
トに許された符号語であるがあるいは許されない符号語
であるかの識別ビットを割当てるような方法で行うこと
ができる。
第1図における位相制御器111 、113としては、
例えば、入力信号である符号則違反信号Cあるいは同期
外れ信号gが、定められた時間内に一定数以上発生した
ときに、移相信号fを発生するような方法で実現される
。
例えば、入力信号である符号則違反信号Cあるいは同期
外れ信号gが、定められた時間内に一定数以上発生した
ときに、移相信号fを発生するような方法で実現される
。
第1図に示す多重分離器106の同期外れ検出は、例え
ば、付加信号の一定周期毎にパリティビットを挿入し、
このパリティ違反を検出することにより行うことができ
る。
ば、付加信号の一定周期毎にパリティビットを挿入し、
このパリティ違反を検出することにより行うことができ
る。
以上詳細に説明したように、本発明は、位相制御器およ
びカウンタを設は付加信号に対する同期を行うことによ
り、付加信号を挿入し、mB−nB変換された信号を復
号分離する際に回路規模が小さくて、しかも高速で同期
状態に引込むことができる優れた効果がある。したがっ
て、ディジタル伝送に適用して極めて効果の大きいもの
である。
びカウンタを設は付加信号に対する同期を行うことによ
り、付加信号を挿入し、mB−nB変換された信号を復
号分離する際に回路規模が小さくて、しかも高速で同期
状態に引込むことができる優れた効果がある。したがっ
て、ディジタル伝送に適用して極めて効果の大きいもの
である。
第1図は本発明一実施例同期装置のブロック構成図。
第2図はその語同期の過程を示す各信号のタイムチャー
ト。 第5図はその付加信号に対する同期過程を示す各信号の
タイムチャート。 101−・・入力端子、102− mB−nB逆変換器
、103・・・直列並列変換器、104−・・メモリ、
105・・・並列直列変換器、106・・・多重分離器
、107・・・出力端子。 108・・・出力端子、109・・・入力端子、110
・・・1/nカウンタ、111 、113−・・位相制
御器、112 ・m/(k十t)カウンタ。 特許出願人 日本電気株式会社 代理人 弁理士弁 出 直 孝 第 1 図 CKLLLj土■U上り1土口」土■工32 図 M 3 図
ト。 第5図はその付加信号に対する同期過程を示す各信号の
タイムチャート。 101−・・入力端子、102− mB−nB逆変換器
、103・・・直列並列変換器、104−・・メモリ、
105・・・並列直列変換器、106・・・多重分離器
、107・・・出力端子。 108・・・出力端子、109・・・入力端子、110
・・・1/nカウンタ、111 、113−・・位相制
御器、112 ・m/(k十t)カウンタ。 特許出願人 日本電気株式会社 代理人 弁理士弁 出 直 孝 第 1 図 CKLLLj土■U上り1土口」土■工32 図 M 3 図
Claims (1)
- (1)kビットの主信号毎にLビットの付加信号が挿入
され、mB−nB符号変換が施され(ただしに+tはm
の整数倍に選ばれる。)た符号を入力信号とし、この入
力信号をmB−nB逆変換するmB−nB逆変換器と、 このmB−nB逆変換器により変換された信号を主信号
と付加信号とに分離する多重分離器と、上1己入力信号
に同期したクロック信号を1/n分周した符号同期信号
を上記mB−nB逆変換器に与える1/nカウンタと、 上記mB−nB逆変換器より出力される符号則違反信号
を入力し、上記i/nカウンタに位相シフト信号として
出力する第一の位相制御器と全備えたmB−nB変換符
号伝送方式の同期装置にしいて、 上記1/nカウンタからの符号同期信号をm/(k+t
)分周した同期信号を発生しこの同期信号を上記多重分
離器に出力するm/(k+t)カウンタと、上記多重分
離器からの同期外れ信号を入力し、上記m/(k+t
)カウンタに位相シフト信号として出力する第二の位相
制御器と を備えたことを特徴とする同期装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59014786A JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59014786A JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60158746A true JPS60158746A (ja) | 1985-08-20 |
JPH0234538B2 JPH0234538B2 (ja) | 1990-08-03 |
Family
ID=11870735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59014786A Granted JPS60158746A (ja) | 1984-01-30 | 1984-01-30 | 同期装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60158746A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6282741A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 同期装置 |
-
1984
- 1984-01-30 JP JP59014786A patent/JPS60158746A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6282741A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 同期装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0234538B2 (ja) | 1990-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667324A (en) | Network multiplex structure | |
US4759018A (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
US5426644A (en) | Parallel code transmission method and apparatus of the same | |
EP0535768B1 (en) | Telecommunications system with an arbitrary alignment parallel framer | |
JPH04261239A (ja) | デジタルtdmデータストリームをポインタ処理する方法およびシステム | |
JPH05167551A (ja) | 同期通信システムにおけるポインターの付け替え方式 | |
CA2192923C (en) | Channel multiplex demultiplex method and channel multiplex demultiplex unit | |
SE457308B (sv) | Kodningsfoerfarande vid oeverfoering av ett antal oeversamplade datakanaler jaemte anordning foer utfoerande av foerfarandet | |
US4829518A (en) | Multiplexing apparatus having BSI-code processing and bit interleave functions | |
EP0302112A1 (en) | Multiplex dividing apparatus in a synchronous multiplexing system | |
US3065303A (en) | Input i | |
EP0481267A2 (en) | Frame alignment circuit | |
JPS60158746A (ja) | 同期装置 | |
US4498167A (en) | TDM Communication system | |
CA1291832C (en) | Higher order digital transmission system including a multiplexer and a demultiplexer | |
US4736372A (en) | Method and apparatus of transmission for a digital signal | |
JPS6282741A (ja) | 同期装置 | |
GB2323503A (en) | ATM cell synchronisation circuit | |
JP3317296B2 (ja) | チャネル多重分離方法、チャネル多重回路およびチャネル多重分離装置 | |
JP2573766B2 (ja) | 映像信号送受信装置 | |
JPH0321130A (ja) | 多重分離タイミング同期方式 | |
JPH02100436A (ja) | ブロック同期方式 | |
JPH06188867A (ja) | ディジタル信号通信方式 | |
JPH06350547A (ja) | ディジタル信号の多重化伝送方式 | |
JPH0211191B2 (ja) |