JPS60158729A - Encoder device - Google Patents
Encoder deviceInfo
- Publication number
- JPS60158729A JPS60158729A JP1394784A JP1394784A JPS60158729A JP S60158729 A JPS60158729 A JP S60158729A JP 1394784 A JP1394784 A JP 1394784A JP 1394784 A JP1394784 A JP 1394784A JP S60158729 A JPS60158729 A JP S60158729A
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- signal
- gate
- decoder
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ディジタル通信装置または情報処理装置に使
用するエンコーダ回路に関する。特に正確なコード化を
行うためのコニド化チェック機能を付与したエンコーダ
回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to an encoder circuit used in a digital communication device or an information processing device. In particular, the present invention relates to an encoder circuit provided with a conidization check function for accurate encoding.
従来、この種のエンコーダ回路は、入力信号を所要の論
理法則に従いコード化するものであり、そのコード化が
正常に行われているかどうかを判別する機能がなかった
ため誤まったコード化が行なわれる可能性があるなどの
問題点があった。Conventionally, this type of encoder circuit encodes input signals according to required logical laws, but there was no function to determine whether or not the encoding was performed correctly, resulting in incorrect encoding. There were problems such as the possibility of
本発明は、上記問題点を解決するものでちゃ、エンコー
ダによるコード化が正常に行われたときのみその出力を
有効とするストローブ信号を発生するように構成したコ
ード化チェック機能付きエンコーダ回路を提供すること
を目的とする゛。In order to solve the above problems, the present invention provides an encoder circuit with a coding check function configured to generate a strobe signal whose output is valid only when the coding by the encoder is performed normally. The purpose is to.
本発明は、入力信号をコード化するエンコーダと、この
エンコーダの出力をデコードするデコーダと、入力信号
とデコーダの出力信号によりエンコーダによるコード化
が正常に行われたときのみストローブ信号を発生する論
理回路とにより構成されることを特徴とする特
〔実施例の説明〕
次に本発明の実施例を添付図面を参照して説明する。図
は、本発明の実施例回路を示すブロック構成図である。The present invention includes an encoder that encodes an input signal, a decoder that decodes the output of the encoder, and a logic circuit that generates a strobe signal only when the input signal and the output signal of the decoder are successfully encoded by the encoder. [Description of Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings. The figure is a block diagram showing a circuit according to an embodiment of the present invention.
図において１乃至２は接点であり、３乃至４のプルアッ
プ抵抗は５乃至６のイン／（−タ入力にそれぞれ接続さ
れ、インバータ出力はエンコーダ７に入力するとともに
、９乃至ｌＯのナントゲートに入力する。９乃至１０の
ナントゲートの出力はオアゲート１１に入力する。オア
ゲート１１の出力はナントゲート１２ｔ−介してストロ
ーブ信号端子１５に出力する。エンコーダ７の出力はバ
ッファゲート１３乃至１４を介してコード信号端子１６
乃至１７に出力する。また前記エンコーダ７の出力は、
それぞれデコーダ７を介してオアゲート９乃至１０に入
力する。In the figure, 1 and 2 are contacts, the pull-up resistors 3 and 4 are connected to the in/(-) inputs of 5 and 6, respectively, and the inverter output is input to the encoder 7 and to the Nandt gates of 9 to 1O. The outputs of the Nante gates 9 and 10 are input to the OR gate 11. The output of the OR gate 11 is output to the strobe signal terminal 15 via the Nante gate 12t. The output of the encoder 7 is input to the strobe signal terminal 15 via the buffer gates 13 and 14. Code signal terminal 16
to 17. Furthermore, the output of the encoder 7 is
Each signal is input to OR gates 9 and 10 via a decoder 7.
次に本発明の動作について述べる。接点１が閉じると、
インバータ５を通し、エンコーダ７およびナントゲート
９に信号が入力される。エンコーダ７は、この信号をコ
ード化し、バッファゲート１３乃至１４を通し、コード
信号を端子１６乃至１７に出力すると同時にデコーダ８
にも出力する。デコーダ８は、本信号をデコードする。Next, the operation of the present invention will be described. When contact 1 closes,
A signal is input to an encoder 7 and a Nant gate 9 through an inverter 5. The encoder 7 encodes this signal, passes it through the buffer gates 13 and 14, and outputs the code signal to the terminals 16 and 17, and at the same time outputs the code signal to the decoder 8.
Also output to. Decoder 8 decodes this signal.
もしエンコーダ７のコード化が正しければ、デコーダ８
は、ナントゲート９に信号を出力する。従ってナントゲ
ート９でアンド条件が成立し、オアグー）１１およびバ
ッフ７ゲー）１２ｔ−通してストローブ信号が端子１５
に出力される。なお、エンコーダテのコード化が誤りで
あればデコーダ８はナントゲート９に信号を出力しなく
ストローブ信号は出力されない。If the encoding of encoder 7 is correct, decoder 8
outputs a signal to the Nant gate 9. Therefore, the AND condition is established at the Nant gate 9, and the strobe signal is passed through the terminal 15 through the gate 11 and the buffer 7
is output to. Note that if the encoder data is incorrectly encoded, the decoder 8 will not output a signal to the Nant gate 9 and no strobe signal will be output.
なお、接点２ｔ−閉じた場合も上記と同様に動作する。Note that the same operation as described above also occurs when the contact 2t is closed.
従って、図示しないが本エンコーダ回路に接続される外
部機器には、ストローブ信号１５によりコード信号１６
．１７を入力することにより常に正しいコードのみを入
力できる。Therefore, although not shown, the code signal 16 is sent to the external device connected to this encoder circuit by the strobe signal 15.
．． By inputting 17, you can always input only the correct code.
以上説明したように、入力信号をコード化するエンコー
ダと、このエンコーダの出力をデコードするデコーダと
、入力信号とデコーダの出力信号により、エンコーダに
よるコード化が正常に行われたときのみストローブ信号
を発生する論理回路とを備えることくより、本エンコー
ダに接続される外部機器には、常に正しいコードのみを
入力できる効果がある。As explained above, there is an encoder that encodes an input signal, a decoder that decodes the output of this encoder, and a strobe signal is generated only when the encoder has successfully encoded the input signal and the output signal of the decoder. In addition to being equipped with a logic circuit that performs the encoder, the external device connected to the present encoder has the effect of always inputting only the correct code.
図は本発明の実施例回路を示すブロック構成図。
１乃至２・・・接点、３乃至４・・・プルアップ抵抗、
５乃至６・・・インバータ、７・・・エンコーダ、８・
・・デコーダ、９乃至１０・・・ナントゲート、１１・
・・オアグー）、１２，１３乃至１４・・＼バッファゲ
ート、１５・・・ストローブ信号端子、１６．１７−・
コード信号端子。
特許出願人 日本電気株式会社
代理人 弁理士弁 出 直 孝The figure is a block diagram showing a circuit according to an embodiment of the present invention. 1 to 2... Contact, 3 to 4... Pull-up resistor,
5 to 6... Inverter, 7... Encoder, 8.
...Decoder, 9 to 10... Nantes Gate, 11.
... orgu), 12, 13 to 14...\buffer gate, 15... strobe signal terminal, 16.17-.
Code signal terminal. Patent Applicant: NEC Corporation Representative, Patent Attorney: Takashi Izunao
Claims (1)
ンコーダを備えたエンコーダ装置において、このエンコ
ーダの出力を上記論理と同一の論理にしたがって復号化
するデコーダと、 上記入力信号とこのデコーダの出力信号とを比較する比
較手段と、 この比較手段の一致出力をストローブ信号として送出す
る手段と を備えたことを特徴とするエンコーダ装置。(1) In an encoder device that includes an encoder that encodes an input signal according to a predetermined logic, a decoder that decodes the output of this encoder according to the same logic as the above logic, and the input signal and the output signal of this decoder. 1. An encoder device comprising: a comparison means for comparing the two, and a means for transmitting a matching output of the comparison means as a strobe signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1394784A JPS60158729A (en) | 1984-01-27 | 1984-01-27 | Encoder device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1394784A JPS60158729A (en) | 1984-01-27 | 1984-01-27 | Encoder device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60158729A true JPS60158729A (en) | 1985-08-20 |
Family
ID=11847398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1394784A Pending JPS60158729A (en) | 1984-01-27 | 1984-01-27 | Encoder device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158729A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379550U (en) * | 1989-12-04 | 1991-08-14 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892034A (en) * | 1981-11-20 | 1983-06-01 | スペリ・コ−ポレ−シヨン | Apparatus for inspecting proper action of data compression and expansion system |
-
1984
- 1984-01-27 JP JP1394784A patent/JPS60158729A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892034A (en) * | 1981-11-20 | 1983-06-01 | スペリ・コ−ポレ−シヨン | Apparatus for inspecting proper action of data compression and expansion system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379550U (en) * | 1989-12-04 | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0126609A3 (en) | Digital encoding and decoding apparatus | |
| JPH0273736A (en) | Information processing system | |
| BR9206143A (en) | Vocal end compression processes and for variable rate encoding of input frames, apparatus to compress an acoustic signal into variable rate data, prognostic encoder triggered by variable rate code (CELP) and decoder to decode encoded frames | |
| JPS54116149A (en) | Coder and decoder system | |
| US4090173A (en) | Vital digital communication system | |
| US3372376A (en) | Error control apparatus | |
| KR920005290B1 (en) | Priority deciding circuit | |
| JPS60158729A (en) | Encoder device | |
| US6438728B1 (en) | Error character generation | |
| US4502142A (en) | Apparatus for detecting errors in a digital data stream encoded in a double density code | |
| JPS6386620A (en) | Detector for erroneous operation of decoder | |
| JPS5527751A (en) | Error detection circuit | |
| KR940003839B1 (en) | Dtmf signal detecting system | |
| JPH01166632A (en) | Method and circuit for digital signal decoding | |
| JPS61232726A (en) | Error correcting device | |
| US6184807B1 (en) | Glitch-free bi-phased encoder | |
| JPS57155645A (en) | Error correcting and error correction code generating circuit in combination | |
| KR950005252B1 (en) | Data processing method and system in optical memory system | |
| SU1322286A1 (en) | Device for modulo two checking and restoring of information | |
| JPS6236931A (en) | Decoding device | |
| SU1300452A1 (en) | Key | |
| SU500595A1 (en) | The method of transmission and reception of phased encoded messages | |
| JPS63219226A (en) | Decoding circuit | |
| KR890000228Y1 (en) | Coding circuit for tele-text information transmission | |
| JPS6077225A (en) | Encoding circuit of keyboard |