JPS60157326A - モノリシック集積回路 - Google Patents
モノリシック集積回路Info
- Publication number
- JPS60157326A JPS60157326A JP59267555A JP26755584A JPS60157326A JP S60157326 A JPS60157326 A JP S60157326A JP 59267555 A JP59267555 A JP 59267555A JP 26755584 A JP26755584 A JP 26755584A JP S60157326 A JPS60157326 A JP S60157326A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- control
- switching
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は誘導性負荷のスイッチングを制御するモノリシ
ック集積回路、特にダーリントン接続の最終出力段を具
え、リレー、ソレノイド及び直流電動機を作動させるた
めに用いる制御回路に関するものである。
ック集積回路、特にダーリントン接続の最終出力段を具
え、リレー、ソレノイド及び直流電動機を作動させるた
めに用いる制御回路に関するものである。
(従来の技術)
通常この種のスイッチング制御回路は、供給電圧発生器
の両端子間に誘導性負荷と直列に接続された最終出力ト
ランジスタを具え、これをベース制御信号により高電圧
低電流状態から低電圧高電流状態に交互に切換ねるよう
にしている。
の両端子間に誘導性負荷と直列に接続された最終出力ト
ランジスタを具え、これをベース制御信号により高電圧
低電流状態から低電圧高電流状態に交互に切換ねるよう
にしている。
このトランジスタは、第1状態即ち非導通状態ではエミ
ッタ端子及びコレクタ端子゛間を開放回路とし、第2状
態即ち導通状態では短絡回路とみなし、これにより電流
を負荷に流すか又は流さないようにしている。
ッタ端子及びコレクタ端子゛間を開放回路とし、第2状
態即ち導通状態では短絡回路とみなし、これにより電流
を負荷に流すか又は流さないようにしている。
(発明が解決しようとする問題点)
既知のように理想的なスイッチの動作に最も近いトラン
ジスタの作動態様は、トランジスタが開成時に飽和状態
で作動し、開放時に遮断状態即ち非導通状態となること
である。
ジスタの作動態様は、トランジスタが開成時に飽和状態
で作動し、開放時に遮断状態即ち非導通状態となること
である。
しかし、非導通状態の場合には、トランジスタの最大可
能なスイッチング速度が飽和から非導通への切換え中、
導通時に生ずる電荷の蓄積効果により主として制限され
ることである。その理由は、高い逆電圧に耐えるために
高密度で、高固有抵抗の出力トランジスタのコレクタ領
域が、コレクターエミッタ電圧の増加が成る時間に亘り
一定に保持されるコレクタ電流の減少に関連しない状態
で、比較的長いスイッチングオフ過渡状態を有するから
である。
能なスイッチング速度が飽和から非導通への切換え中、
導通時に生ずる電荷の蓄積効果により主として制限され
ることである。その理由は、高い逆電圧に耐えるために
高密度で、高固有抵抗の出力トランジスタのコレクタ領
域が、コレクターエミッタ電圧の増加が成る時間に亘り
一定に保持されるコレクタ電流の減少に関連しない状態
で、比較的長いスイッチングオフ過渡状態を有するから
である。
この状態では作動状態で使用しない場合でもトランジス
タが消費するエネルギーが大きくなる。
タが消費するエネルギーが大きくなる。
又、最終出力段に接続された負荷が誘導性である場合に
は最終出力段のスイッチングにより負荷に流れる電流の
変化により誘起される逆起電力にょつで、スイッチング
オフ中も導通状態にあるトランジスタのコレクターエミ
ッタ電圧を急激に増大し、これが供給電圧に重畳される
ためトランジスタの電力消費が著しく大きくなり、場合
によってはトランジスタを破壊することもある。
は最終出力段のスイッチングにより負荷に流れる電流の
変化により誘起される逆起電力にょつで、スイッチング
オフ中も導通状態にあるトランジスタのコレクターエミ
ッタ電圧を急激に増大し、これが供給電圧に重畳される
ためトランジスタの電力消費が著しく大きくなり、場合
によってはトランジスタを破壊することもある。
これがため、スイッチングオフ時間を短縮することは、
最大可能スイッチング速度を増大させるため、及び最終
段の出力トランジスタの作動が理想的なスイッチの作動
からずれる回数を減少することにより、エネルギー消費
に関する制御回路の効率を改善するために有利である= 導通時飽和状態で作動する出力トランジスタのスイッチ
ング速度を減少させる通常の方法は、トランジスタベー
スを低インピーダンスの回路手段に接続して飽和したト
ランジスタが非導通状態となる際にそのベースに蓄積さ
れた電荷を急速に流出させることである。
最大可能スイッチング速度を増大させるため、及び最終
段の出力トランジスタの作動が理想的なスイッチの作動
からずれる回数を減少することにより、エネルギー消費
に関する制御回路の効率を改善するために有利である= 導通時飽和状態で作動する出力トランジスタのスイッチ
ング速度を減少させる通常の方法は、トランジスタベー
スを低インピーダンスの回路手段に接続して飽和したト
ランジスタが非導通状態となる際にそのベースに蓄積さ
れた電荷を急速に流出させることである。
この回路手段は、非導通状態とすべきトランジスタに対
し逆位相で作動するトランジスタとし、これにより非導
通状態としたトランジスタのベースから電荷を取出す(
抽出する)電流を生ぜしめ得るようにする。この逆位相
で作動するトラン・ジスタは、そのコレクタ及びエミッ
タ端子を負荷との闇、又は、このベース2と負荷を接続
する供給電圧発生器の端子との間に介挿する。
し逆位相で作動するトランジスタとし、これにより非導
通状態としたトランジスタのベースから電荷を取出す(
抽出する)電流を生ぜしめ得るようにする。この逆位相
で作動するトラン・ジスタは、そのコレクタ及びエミッ
タ端子を負荷との闇、又は、このベース2と負荷を接続
する供給電圧発生器の端子との間に介挿する。
逆位相で作動するトランジスタを負荷と非導通状態にす
べき出力トランジスタとの間に接続する場合には、電荷
を取出リ−(抽出Jる)効率が左程高くならない。その
理由は抽出トランジスタに供給するコレクターエミッタ
電圧が、スイッチングオフ完了まで電荷抽出を継続して
も制限されるからである。
べき出力トランジスタとの間に接続する場合には、電荷
を取出リ−(抽出Jる)効率が左程高くならない。その
理由は抽出トランジスタに供給するコレクターエミッタ
電圧が、スイッチングオフ完了まで電荷抽出を継続して
も制限されるからである。
しかし、逆位相で作動するトランジスタを非導通状態と
すべき出力トランジスタのベースと負荷を接続する供給
電圧発生器の端子との間に接続する゛場合には、抽出ト
ランジスタが初期に有効に作動する。その理由は、この
トランジスタに供給するコレクターエミッタ電圧が高い
からである。しかし、この電荷抽出は負荷が誘導性であ
る場合には、最終段トランジスタが完全に非導通状態と
なる前に中断する必要がある。その理由は、非導通状態
中誘導性負荷惇逆起電力が誘起され、これにより負荷に
接続された最終段トランジスタの電位レベルを電源負端
子の電位レベル以下にするからである。これがため、抽
出トランジスタのエミッタを電源負端子に接続する場合
には抽出トランジスタを逆バイアスして電荷の抽出を停
止させるようにする。この場合には、2個のトランジス
タ間にダイオードを介挿して電流のフィードバックを防
止するようにする必要がある。
すべき出力トランジスタのベースと負荷を接続する供給
電圧発生器の端子との間に接続する゛場合には、抽出ト
ランジスタが初期に有効に作動する。その理由は、この
トランジスタに供給するコレクターエミッタ電圧が高い
からである。しかし、この電荷抽出は負荷が誘導性であ
る場合には、最終段トランジスタが完全に非導通状態と
なる前に中断する必要がある。その理由は、非導通状態
中誘導性負荷惇逆起電力が誘起され、これにより負荷に
接続された最終段トランジスタの電位レベルを電源負端
子の電位レベル以下にするからである。これがため、抽
出トランジスタのエミッタを電源負端子に接続する場合
には抽出トランジスタを逆バイアスして電荷の抽出を停
止させるようにする。この場合には、2個のトランジス
タ間にダイオードを介挿して電流のフィードバックを防
止するようにする必要がある。
従って、誘導性負荷を制御する回路のスイッチング速度
を高めるためには、前述した2つのシステムを組合せ、
即ち2つの異る抽出トランジスタを用い、一方のトラン
ジスタのエミッタを電源負端子に接続し、他方のトラン
ジスタを出力端子に接続するようにする必要がある。
を高めるためには、前述した2つのシステムを組合せ、
即ち2つの異る抽出トランジスタを用い、一方のトラン
ジスタのエミッタを電源負端子に接続し、他方のトラン
ジスタを出力端子に接続するようにする必要がある。
非導通状態とした飽和トランジスタから電荷を抽出する
この方法は初期には極めて有効であり、スイッチングオ
フ完了時まで継続する。
この方法は初期には極めて有効であり、スイッチングオ
フ完了時まで継続する。
しかし、この方法はバイアス及び所望の制御手段のため
、゛回路が!−一層雑となり、集積化するには大きなス
ペースを必要とし、従って経費が嵩むようになる。また
、同様のことが、最終段の出力トランジスタを作動範囲
の能動区域に保持し、導通時飽和状態で作動するトラン
ジスタによって状態切換えを行うようにした制御回路に
もあてはめることができる。この場合には、スイッチン
グ速度を増大させるためには、導通時飽和状態で作動す
るトランジスタのベースを前述した1個又は2個の抽出
トランジスタに接続して電荷放出処理を加速し得るよう
にする。
、゛回路が!−一層雑となり、集積化するには大きなス
ペースを必要とし、従って経費が嵩むようになる。また
、同様のことが、最終段の出力トランジスタを作動範囲
の能動区域に保持し、導通時飽和状態で作動するトラン
ジスタによって状態切換えを行うようにした制御回路に
もあてはめることができる。この場合には、スイッチン
グ速度を増大させるためには、導通時飽和状態で作動す
るトランジスタのベースを前述した1個又は2個の抽出
トランジスタに接続して電荷放出処理を加速し得るよう
にする。
これは、本発明にも関連し、能動区域で作動する最終段
出力トランジスタ及び飽和状態で作動する制御トランジ
スタより成り、1トランジスタのコレクタを共通に相互
接続したダーリントン接続最終出力段を具える制御スイ
ッチング回路にもあてはまる。
出力トランジスタ及び飽和状態で作動する制御トランジ
スタより成り、1トランジスタのコレクタを共通に相互
接続したダーリントン接続最終出力段を具える制御スイ
ッチング回路にもあてはまる。
、かかるトランジスタとしては、そのスイッチング特性
のため、NPN型トランジスタが通常用いられる。
のため、NPN型トランジスタが通常用いられる。
上述したスイッチング制御回路iよ、不作動時の回路に
よるエネルギー消費を減少するのが重要である特定の用
途に用いられる。その理由は、かかる消費が種々の作動
状態による全消費の大きな割合を占めるからである。
よるエネルギー消費を減少するのが重要である特定の用
途に用いられる。その理由は、かかる消費が種々の作動
状態による全消費の大きな割合を占めるからである。
ダーリントン接続最終出力段は、不作動時の消費が他の
最終出力段の場合よりも著しく少い。その理由は、電流
利得が極めて高いからである。
最終出力段の場合よりも著しく少い。その理由は、電流
利得が極めて高いからである。
ダーリントン最終出力段が、飽和時のベース−エミッタ
電圧とコレクターエミッタ電圧との和に等しい作動時の
最小電圧を必要とし、その結果、有効電圧の損失が大き
くなるとは云うものの、この電圧損失は誘導性負荷をス
イッチングする制御回路に通常用いられる供給電圧の割
合としては左程重要なものではない。
電圧とコレクターエミッタ電圧との和に等しい作動時の
最小電圧を必要とし、その結果、有効電圧の損失が大き
くなるとは云うものの、この電圧損失は誘導性負荷をス
イッチングする制御回路に通常用いられる供給電圧の割
合としては左程重要なものではない。
又、ダーリントン最終出力段は、特にこれをNPN型の
トランジスタで造る場合には、集積化が著しく有利とな
り、しかも同一の電力で飽和作動する単一の最終出力段
トランジスタよりも一層迅速に状態切換えを行うことが
できる。
トランジスタで造る場合には、集積化が著しく有利とな
り、しかも同一の電力で飽和作動する単一の最終出力段
トランジスタよりも一層迅速に状態切換えを行うことが
できる。
(問題点を解決するための手段)
本発明の目的は、ダーリントン接続の最終出力段を具え
、高速で状−切換えを行い、従来の回路よりも廉価に製
造し得る誘導性負荷をスイッチングするモノリシック集
積化し得る制御回路を提供せんとするにある。
、高速で状−切換えを行い、従来の回路よりも廉価に製
造し得る誘導性負荷をスイッチングするモノリシック集
積化し得る制御回路を提供せんとするにある。
本発明は各々が第1端子、第2端子及び制御端子を有す
る同一導電型の第1トランジスタ及び第2トラツジスタ
を具えるダーリントン最終出力段を設け、第11〜ラン
ジスタの第1及び第2端子を第2トランジスタの制御端
子及び供給電圧発生器の第1端子に夫々接続し、供給電
圧発生器の第2端子及び第2トランジス九の第1端子間
に誘導性負荷を介挿し、第2トランジスタの第2端子を
供給電圧発生器の第1端子に接続し、第1トランジスタ
の制御端子を第1トランジスタ及び第2トランジスタの
導通状態を切換えるスイッチング信号源に結合された制
御回路手段に接続して誘導性負荷のスイッチングを制御
するモノリシック集積回路において、第1端子、第2端
子及び制御端子を有し第1トランジスタ及び第2トラン
ジスタと同一導電型の第3トランジスタを具え、この第
3トランジスタは、その制御端子を第1トランジスタに
対し逆位相で第3トランジスタを導通せしめる制御回路
手段に接続し、第1端子を供給電圧発生器の第2端子に
第1ダイオードを経て接続すると共に第2トランジスタ
の第1端、子に第2ダイオードを経て接続し、第2端子
を第1トランジスタの制御端子、に接続するようにした
ことを特徴とする。
る同一導電型の第1トランジスタ及び第2トラツジスタ
を具えるダーリントン最終出力段を設け、第11〜ラン
ジスタの第1及び第2端子を第2トランジスタの制御端
子及び供給電圧発生器の第1端子に夫々接続し、供給電
圧発生器の第2端子及び第2トランジス九の第1端子間
に誘導性負荷を介挿し、第2トランジスタの第2端子を
供給電圧発生器の第1端子に接続し、第1トランジスタ
の制御端子を第1トランジスタ及び第2トランジスタの
導通状態を切換えるスイッチング信号源に結合された制
御回路手段に接続して誘導性負荷のスイッチングを制御
するモノリシック集積回路において、第1端子、第2端
子及び制御端子を有し第1トランジスタ及び第2トラン
ジスタと同一導電型の第3トランジスタを具え、この第
3トランジスタは、その制御端子を第1トランジスタに
対し逆位相で第3トランジスタを導通せしめる制御回路
手段に接続し、第1端子を供給電圧発生器の第2端子に
第1ダイオードを経て接続すると共に第2トランジスタ
の第1端、子に第2ダイオードを経て接続し、第2端子
を第1トランジスタの制御端子、に接続するようにした
ことを特徴とする。
(実施例)
図面につき本発明の実施例を詳細に説明する。
図は本発明による制御回路のブロック図であり、この制
御回路は、NPN型第1バイポーラトラ′ンジスタT1
およびNPN型第2バイポーラトランジスタT2から構
成され、トランジスタT2は最終パワートランジスタで
あり、トランジスタT1は制御トランジスタであるダー
リントン最終段を具える。
御回路は、NPN型第1バイポーラトラ′ンジスタT1
およびNPN型第2バイポーラトランジスタT2から構
成され、トランジスタT2は最終パワートランジスタで
あり、トランジスタT1は制御トランジスタであるダー
リントン最終段を具える。
最終トランジスタT2のエミッタは回路の出力端子を構
成し、この出力端子はスイッチング制御する誘導性負荷
に接続され、またトランジスタT2のコレクタは供給電
圧発生器の正端子子Vccに接続されている。直列接続
された抵抗R及びインダクタンスしにより表わされる誘
導性負荷を出力端子と供給電圧源の負端子−Vccとの
間に挿入する。またこの負端子−Vccは回路のアース
とすることができる。
成し、この出力端子はスイッチング制御する誘導性負荷
に接続され、またトランジスタT2のコレクタは供給電
圧発生器の正端子子Vccに接続されている。直列接続
された抵抗R及びインダクタンスしにより表わされる誘
導性負荷を出力端子と供給電圧源の負端子−Vccとの
間に挿入する。またこの負端子−Vccは回路のアース
とすることができる。
帰還ダイオード−を抵抗RL及びインダクタンスLと並
列に回路の外側に接続する。一般に知られているように
、誘導性負荷には帰還ダイオードを必要とする。この理
由は、最終段トランジスタを非導通にした優にスイッチ
ング過渡″状態に対して必要とされる電流を供給する必
要があるためである。
列に回路の外側に接続する。一般に知られているように
、誘導性負荷には帰還ダイオードを必要とする。この理
由は、最終段トランジスタを非導通にした優にスイッチ
ング過渡″状態に対して必要とされる電流を供給する必
要があるためである。
トランジスタT2のベースをトランジスタT。
のエミッタに接続し、またトランジスタT2のコレクタ
を正端子子Vccに接続する。
を正端子子Vccに接続する。
トランジスタT+のベースを、図においてブロックCで
表わされる制御手段を軽で、ブロックSWで表わされる
スイッチング信号源に接続する。トランジスタT1即ち
トランジスタT2はスイッチング信号に応じてスイッチ
ング制御を行なう。
表わされる制御手段を軽で、ブロックSWで表わされる
スイッチング信号源に接続する。トランジスタT1即ち
トランジスタT2はスイッチング信号に応じてスイッチ
ング制御を行なう。
トランジスタT+のベースをNPN型第3バイポーラト
ランジスタTSのコレクタに接続し、またトランジスタ
丁1のベースを制御口1手段Cに接続して、このトラン
ジスタTsがトランジスタT1と逆位相にて導通状態の
スイッチング制御を行なうようにする。
ランジスタTSのコレクタに接続し、またトランジスタ
丁1のベースを制御口1手段Cに接続して、このトラン
ジスタTsがトランジスタT1と逆位相にて導通状態の
スイッチング制御を行なうようにする。
図において、トランジスタT+及びTSのベースに波形
を示し、これら両トランジスタのベースにスイッチング
信号を供給することを表わしている。
を示し、これら両トランジスタのベースにスイッチング
信号を供給することを表わしている。
トランジスタTSのエミッタを第1及び第2ダイオード
D1及びD2のアノードに接続し、これらダイオードD
1及びD2のカソードを供給電圧発生器の負端子−Vc
c及び最終パワートランジスタT2のエミッタに夫々接
続する。− 以下に図の回路の作動を説明する。
D1及びD2のアノードに接続し、これらダイオードD
1及びD2のカソードを供給電圧発生器の負端子−Vc
c及び最終パワートランジスタT2のエミッタに夫々接
続する。− 以下に図の回路の作動を説明する。
ダーリントン最終段のトランジスタT+及びT2が導通
状態である場合には、制御回路手段Cによりトランジス
タTSは非導通状態となる。
状態である場合には、制御回路手段Cによりトランジス
タTSは非導通状態となる。
スイッチング信号源SWからのスイッチング信号により
、制御回路手段はトランジスタT1即ちトランジスタT
2を非導通にし、それと同時にトランジスタTSを導通
させ、まだ飽和状態にあるトランジスタT】のベースか
ら電荷を取り出して電流を直ちに発生し、これがため遮
断過渡状態を一層知時間にする。
、制御回路手段はトランジスタT1即ちトランジスタT
2を非導通にし、それと同時にトランジスタTSを導通
させ、まだ飽和状態にあるトランジスタT】のベースか
ら電荷を取り出して電流を直ちに発生し、これがため遮
断過渡状態を一層知時間にする。
このようにすると、ダーリントン最終段は同一電力の単
一トランジスタ最終段より容易に非導通状態とし得るよ
うになる。この理由は、飽和状態で動作する制御トラン
ジスタはダーリントン配置とすることにより寸法を小さ
くでき、これがためダーリントン最終段の電荷蓄積を制
限するためである。
一トランジスタ最終段より容易に非導通状態とし得るよ
うになる。この理由は、飽和状態で動作する制御トラン
ジスタはダーリントン配置とすることにより寸法を小さ
くでき、これがためダーリントン最終段の電荷蓄積を制
限するためである。
従って、トランジスタTsを飽和状態で動作する単一最
終パワートランジスタの電荷放出に使用されるトランジ
スタより小型とすることができる。
終パワートランジスタの電荷放出に使用されるトランジ
スタより小型とすることができる。
非導通状態において、トランジスタT1のベースからダ
イオードD、を経て流れる電流はまずダイオードD+を
経てアースに流れる。しかし、誘導性負荷りに誘起され
た逆起電力のため、スイッチング制御中にトランジスタ
T2のエミッタの電圧値は供給電圧発生器の負端子の電
圧値より小さくなり、これがためトランジスタT+のエ
ミッタ及びベース電圧は供給電圧値より小さくなる。
イオードD、を経て流れる電流はまずダイオードD+を
経てアースに流れる。しかし、誘導性負荷りに誘起され
た逆起電力のため、スイッチング制御中にトランジスタ
T2のエミッタの電圧値は供給電圧発生器の負端子の電
圧値より小さくなり、これがためトランジスタT+のエ
ミッタ及びベース電圧は供給電圧値より小さくなる。
このため、ダイオードD+ を逆バイアスにし、もはや
導通できないようにする。また、ダイオードD2を順バ
イアスにして、トランジスタTsのエミッタ電流を(負
荷り及び抵抗Rを経て)負荷端子−Vccに流し、これ
をトランジスタT1が完全に非導通にされるまで継続す
るようにする。
導通できないようにする。また、ダイオードD2を順バ
イアスにして、トランジスタTsのエミッタ電流を(負
荷り及び抵抗Rを経て)負荷端子−Vccに流し、これ
をトランジスタT1が完全に非導通にされるまで継続す
るようにする。
抽出電流が、負荷を通って流れるということは欠点とは
ならない。この理由は、抽出電流が正常の遮断過渡状態
の間の誘導性負荷に必要な電流の一部分どなり、帰還ダ
、イオードの寸法を小型にできる利点を有する。
ならない。この理由は、抽出電流が正常の遮断過渡状態
の間の誘導性負荷に必要な電流の一部分どなり、帰還ダ
、イオードの寸法を小型にできる利点を有する。
これがため、ダーリントン最終段を具える本発明のスイ
ッチング制御回路は、従来の回路と比較して高いスイッ
チング速度を有し、且つ全体の集積領域を有効に減少す
るものである。また、制御回路をNPN型トランジスタ
のみで構成することもでき、これは技術的にもスイッチ
ング速度に関しても利点がある。
ッチング制御回路は、従来の回路と比較して高いスイッ
チング速度を有し、且つ全体の集積領域を有効に減少す
るものである。また、制御回路をNPN型トランジスタ
のみで構成することもでき、これは技術的にもスイッチ
ング速度に関しても利点がある。
第2の重要な利点として、トランジスタTSは最終段に
対する電圧源より小さな電圧発生器により電圧を印加す
ることもでき、その結果として供給エネルギーを節約す
ることができる。
対する電圧源より小さな電圧発生器により電圧を印加す
ることもでき、その結果として供給エネルギーを節約す
ることができる。
しかし、本発明は以上説明した一実施例に限定されるも
のではなく、種々の変更例が考えられることもちろんで
ある。
のではなく、種々の変更例が考えられることもちろんで
ある。
例えば、上述した制御回路をより複雑な制御回路、例え
ばプッシュプル最終段で作動するM導性負荷の制御回路
の部分とすることもできる。
ばプッシュプル最終段で作動するM導性負荷の制御回路
の部分とすることもできる。
また、ダーリントン最終段は、本発明にて引用した特許
明細書に記載された方法及び回路手段により素早くスイ
ッチングすることができる。というのもこの引用明細書
により、電荷抽出回路手段が、最#段のスイッチオフ開
始後の特定時間にだけ駆動されるようにして、遅延する
ことなく連続して゛導通されるようにするためである。
明細書に記載された方法及び回路手段により素早くスイ
ッチングすることができる。というのもこの引用明細書
により、電荷抽出回路手段が、最#段のスイッチオフ開
始後の特定時間にだけ駆動されるようにして、遅延する
ことなく連続して゛導通されるようにするためである。
図は本発明の誘導性負荷をスイッチングする制御回路の
ブロックロ路図である。 T+・・・NPN型第1バイポーラトランジスタT2・
・・NPN型第2バイポーラトランジスタTS・・・N
PN型第3バイポーラトランジスタD+ 、D2 、D
・・・ダイオードし・・・インダクタンス RL ・・・抵抗 C・・・制御回路手段SW・・・ス
イッチング信阿源 十Vcc・・・正端子 −Vcc・・・負端子図面の浄
書(内容に変更なし) 手続補正書 昭和60年3月11日 特許庁長官 志 賀 学 殿 1、事件の表示 昭和59年特許願第267555号 2、発明の名称 モノリシック集積回路 、3.補正をする者 事件との関係 特許出願人 4、代理人 5、補正の対象 図 面
ブロックロ路図である。 T+・・・NPN型第1バイポーラトランジスタT2・
・・NPN型第2バイポーラトランジスタTS・・・N
PN型第3バイポーラトランジスタD+ 、D2 、D
・・・ダイオードし・・・インダクタンス RL ・・・抵抗 C・・・制御回路手段SW・・・ス
イッチング信阿源 十Vcc・・・正端子 −Vcc・・・負端子図面の浄
書(内容に変更なし) 手続補正書 昭和60年3月11日 特許庁長官 志 賀 学 殿 1、事件の表示 昭和59年特許願第267555号 2、発明の名称 モノリシック集積回路 、3.補正をする者 事件との関係 特許出願人 4、代理人 5、補正の対象 図 面
Claims (1)
- 【特許請求の範囲】 1、各々が第1端子、第2端子及び制御端子を有する同
一導電型の第1トランジスタ(T1)及び第21〜ラン
ジスタ(T2)を具えるダーリントン最終出力段を設け
、第1トランジスタ(T1)の第1及び第2端子を第2
トランジスタ〈T2)の制御端子及び供給電圧発生器の
第1端子(+ V cc )に夫々接続し、供給電圧発
生器の第2端子(−VCC)及び第2トランジスタ(T
? )の第1端子間に誘導性負荷(L、RL)を介挿し
、第2トランジスタ(T2)の第2端子を供給電圧発生
器の第1端子(+ V cc )に接続し、第1トラン
ジスタ(王、)の制御端子を第1トランジスタ(T1)
及び第2トランジスタ(T2)の導通状態を切換えるス
イッチング信号源に結合された制御回路手段(C)に接
続して誘導性負荷のスイッチングを制御するモノリシッ
ク集積回路において、第1端子、第2端子及び制御端子
を有し第1トランジスタ(T+ )及び第2トランジス
タ(T2)ど同一導電型の第3トランジスタ(Ts )
を具え、この第3トランジスタは、その制御端子を第1
トランジスタ(T! )に対し逆位相で第3トランジス
タ(Ts >を導通せしめる制御回路手段(C)に接続
し、第1端子を供給電圧発生器の第2端子(−V cc
)に第1ダ1′オード(Dl)を経て接続すると共に
第2トランジスタ(T2)の第1端子に第2ダイオード
(D2)を経て接続し、第2端子を第1トランジスタ(
T1 )の制御端子に接続するようにしたことを特徴と
するモノリシック集積回路。 2、第1トランジスタ(、T+)、第2トランジスタ(
T2)及び第3トランジスタ(Ts )をバイポーラ型
とし、各トランジスタの第1端子をエミッタ、制御端子
をベース、第2端子をコレクタとするようにしたことを
特徴とする特許請求の範囲第1項記載のモノリシック集
積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT24252/83A IT1219780B (it) | 1983-12-20 | 1983-12-20 | Circuito di comando in commutazione di carichi induttivi,integrabile monoliticamente,comprendente uno stadio finale di tipo darlington |
IT24252A/83 | 1983-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60157326A true JPS60157326A (ja) | 1985-08-17 |
JPH0369449B2 JPH0369449B2 (ja) | 1991-11-01 |
Family
ID=11212761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59267555A Granted JPS60157326A (ja) | 1983-12-20 | 1984-12-20 | モノリシック集積回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4636713A (ja) |
JP (1) | JPS60157326A (ja) |
DE (1) | DE3446399C2 (ja) |
FR (1) | FR2556904B1 (ja) |
GB (1) | GB2152314B (ja) |
IT (1) | IT1219780B (ja) |
SE (1) | SE454637B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3712784A1 (de) * | 1987-04-15 | 1988-11-03 | Philips Patentverwaltung | Schaltungsanordnung zur begrenzung der einschaltstromspitzen bei einem schalttransistor |
US4947055A (en) * | 1989-01-13 | 1990-08-07 | Sundstrand Corporation | Base drive circuit for Darlington-connected transistors |
US4881408A (en) * | 1989-02-16 | 1989-11-21 | Sundstrand Data Control, Inc. | Low profile accelerometer |
IT1228842B (it) * | 1989-02-21 | 1991-07-05 | Sgs Thomson Microelectronics | Circuito per la regolazione della corrente di base di un dispositivo di potenza a semiconduttore. |
US5030844A (en) * | 1990-06-25 | 1991-07-09 | Motorola, Inc. | DC power switch with inrush prevention |
US5189600A (en) * | 1991-12-19 | 1993-02-23 | North American Philips Corporation | Combined power supply for main and stand-by power |
US5410190A (en) * | 1992-12-17 | 1995-04-25 | Sgs-Thomson Microelectronics, Inc. | Circuit for shortening the turn-off time of a power transistor |
SE502435C2 (sv) * | 1994-02-09 | 1995-10-16 | Ericsson Telefon Ab L M | Förfarande och anordning i en halvledarkrets |
EP1261129A1 (en) | 2001-05-25 | 2002-11-27 | Agilent Technologies, Inc. (a Delaware corporation) | Amplifier apparatus for an output stage of a laser driver circuit |
CN104025455B (zh) * | 2011-11-07 | 2018-07-20 | 西门子公司 | 用于电压控制的半导体开关的保护装置 |
EP3627164B1 (fr) * | 2018-09-18 | 2023-08-09 | Soreel Societe de Realisation d'Equipements Electriques | Systeme comprenant un dispositif de commande d'un disjoncteur ultra-rapide d'une installation electrique et procede de test d'un tel systeme |
FR3086062A1 (fr) * | 2018-09-18 | 2020-03-20 | Soreel Societe De Realisation D'equipements Electriques | Dispositif de commande d’un organe de coupure d’une installation electrique et procede de test d'un tel dispositif |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4071877A (en) * | 1975-10-31 | 1978-01-31 | Ncr Corporation | Drive circuit |
NL7711083A (nl) * | 1977-10-10 | 1979-04-12 | Philips Nv | Schakeling voorzien van een hoogspannings- vermogenstransistor. |
DE2811149A1 (de) * | 1978-03-15 | 1979-09-20 | Bosch Gmbh Robert | Elektrischer stromkreis mit einem schalttransistor und mit einem induktiven widerstand, insbesondere mit der primaerwicklung einer zu einer brennkraftmaschine gehoerenden zuendspule |
JPS5855582B2 (ja) * | 1981-11-13 | 1983-12-10 | 株式会社東芝 | 透視性テ−プカセツト |
IT1218316B (it) * | 1982-03-17 | 1990-04-12 | Ates Componenti Elettron | Circuito di comando in commutazione di carichi induttivi,integrabile monolicamente,comprendente uno stadio finalein push-pull |
US4455526A (en) * | 1982-06-29 | 1984-06-19 | The United States Of America As Represented By The Secretary Of The Air Force | FET Switching regulator |
-
1983
- 1983-12-20 IT IT24252/83A patent/IT1219780B/it active
-
1984
- 1984-12-18 SE SE8406441A patent/SE454637B/sv not_active IP Right Cessation
- 1984-12-19 FR FR8419418A patent/FR2556904B1/fr not_active Expired
- 1984-12-19 DE DE3446399A patent/DE3446399C2/de not_active Expired - Fee Related
- 1984-12-20 US US06/683,808 patent/US4636713A/en not_active Expired - Lifetime
- 1984-12-20 JP JP59267555A patent/JPS60157326A/ja active Granted
- 1984-12-20 GB GB08432154A patent/GB2152314B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPH0369449B2 (ja) | 1991-11-01 |
SE8406441L (sv) | 1985-06-21 |
GB2152314A (en) | 1985-07-31 |
SE454637B (sv) | 1988-05-16 |
GB8432154D0 (en) | 1985-01-30 |
GB2152314B (en) | 1987-08-05 |
FR2556904A1 (fr) | 1985-06-21 |
SE8406441D0 (sv) | 1984-12-18 |
US4636713A (en) | 1987-01-13 |
DE3446399C2 (de) | 1994-09-29 |
DE3446399A1 (de) | 1985-07-04 |
FR2556904B1 (fr) | 1987-03-06 |
IT8324252A0 (it) | 1983-12-20 |
IT1219780B (it) | 1990-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4549095A (en) | Control circuit for switching inductive loads | |
JPS60157326A (ja) | モノリシック集積回路 | |
US4603268A (en) | Totem pole output circuit with reduced current spikes | |
JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
JPS58184618A (ja) | 誘導負荷スイツチング制御回路 | |
US4572970A (en) | Miller capacitance effect eliminator for use with a push-pull amplifier output stage | |
JPH07240639A (ja) | 入力信号のレベルに応じて複数の電圧モードで切換え可能に動作する増幅器 | |
US5631580A (en) | BICMOS ECL-CMOS level converter | |
US4701631A (en) | Monolithically integrated control circuit for the switching of transistors | |
US4698519A (en) | Monolithically integratable high-efficiency control circuit for switching transistors | |
JPS61294924A (ja) | スイツチング回路 | |
US4259599A (en) | Complementary transistor switching circuit | |
US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
US6154063A (en) | Class AB emitter follower buffers | |
US5616971A (en) | Power switching circuit | |
JPS6269718A (ja) | モノリシツク集積化制御回路 | |
JP3355197B2 (ja) | デジタル出力回路 | |
JPH0328605Y2 (ja) | ||
JP3457924B2 (ja) | トランジスタ駆動回路 | |
JPH0767074B2 (ja) | 出力電流駆動回路 | |
JP2909125B2 (ja) | スイッチ回路 | |
JP2854010B2 (ja) | 半導体スイッチ回路 | |
JPH034136B2 (ja) | ||
JPS6342748Y2 (ja) | ||
JPH0526827Y2 (ja) |