JPS60154592A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS60154592A JPS60154592A JP1046684A JP1046684A JPS60154592A JP S60154592 A JPS60154592 A JP S60154592A JP 1046684 A JP1046684 A JP 1046684A JP 1046684 A JP1046684 A JP 1046684A JP S60154592 A JPS60154592 A JP S60154592A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- mounting
- circuit board
- semiconductor electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術の分野）
本発明は回路基板に関し、特にワイヤレスボンディング
（ｗｉｒｅｌｅｓｓ ｂｏｎｄｉｎｇ ） の多重電極
構造を有するＬ８Ｉ、もしくはＩＣ等の電子部品を実装
するための実装電極を備える回路基板に関する。
（ｗｉｒｅｌｅｓｓ ｂｏｎｄｉｎｇ ） の多重電極
構造を有するＬ８Ｉ、もしくはＩＣ等の電子部品を実装
するための実装電極を備える回路基板に関する。
（従来の技術）
プリント配線用の基板材料に所定のプリント配基板端子
構造を有し、さらにプリント配線と電気的に所定の接続
を施した電子部品実装用の端子構造を形成、もしくは装
着して電子部品を取付けている。
構造を有し、さらにプリント配線と電気的に所定の接続
を施した電子部品実装用の端子構造を形成、もしくは装
着して電子部品を取付けている。
上述した電子部品実装用その殆んどが半導体電子部品、
すなわちＩＣ，Ｍ８Ｉ、ＬＳＩ 等の半導体電子部品に
よって占められており、近時特にＬＳＩの使用率が増加
しククあることもまたよく知られている。
すなわちＩＣ，Ｍ８Ｉ、ＬＳＩ 等の半導体電子部品に
よって占められており、近時特にＬＳＩの使用率が増加
しククあることもまたよく知られている。
このように使用する半導体電子部品の集積度が著しく増
大し、かつ包含される機能内容が複雑化していくにつれ
、入出力信号や電源電圧等の授受に必要とする半導体電
子部品の端子構造、いわゆる電極構造の有する電極数も
著しく増大しつつあり、ｌＯ数個からたかだか２０数個
程度の電極を有するＩＣから、数１０個程度の電極を有
する半導体電子部品、さらには数１００個の電極を有す
るＬＳＩ半導体電子部品へと電極数の著しい増大が図ら
れている。これら数１００個に及ぶ電極を半導体電子部
品に設けるため多数の突起電極（ノクンプ、ｂｕｍｐ
）等を形成してこれを電極構造とし、これらのバンプ等
を直接基板の導体層に接続せしめる構造とするワイヤレ
スボンディングが利用されていることはよく知られてい
る。
大し、かつ包含される機能内容が複雑化していくにつれ
、入出力信号や電源電圧等の授受に必要とする半導体電
子部品の端子構造、いわゆる電極構造の有する電極数も
著しく増大しつつあり、ｌＯ数個からたかだか２０数個
程度の電極を有するＩＣから、数１０個程度の電極を有
する半導体電子部品、さらには数１００個の電極を有す
るＬＳＩ半導体電子部品へと電極数の著しい増大が図ら
れている。これら数１００個に及ぶ電極を半導体電子部
品に設けるため多数の突起電極（ノクンプ、ｂｕｍｐ
）等を形成してこれを電極構造とし、これらのバンプ等
を直接基板の導体層に接続せしめる構造とするワイヤレ
スボンディングが利用されていることはよく知られてい
る。
このようなワイヤレスボンディングを利用して構成する
電極構造の多数の電極、たとえはバンプ鉱、はぼ半球状
にもり上げられた金もしくは銅が使われている。
電極構造の多数の電極、たとえはバンプ鉱、はぼ半球状
にもり上げられた金もしくは銅が使われている。
これらのバンプは縦、横方向に１０数個から２０〜３０
個程度ず程度成され数１００個に及ぶバンプをもった半
導体電子部品の電極構造を構成している。
個程度ず程度成され数１００個に及ぶバンプをもった半
導体電子部品の電極構造を構成している。
このようなワイヤレスボンディングによる電極極のそれ
ぞれと対向して接触する同数の電極を備えた実装電極が
予め装着されるか回路基板自体の一部に形成され、これ
ら２つのＩＥ＆構造は通常ノ・ンダ付は工程によって接
続される。
ぞれと対向して接触する同数の電極を備えた実装電極が
予め装着されるか回路基板自体の一部に形成され、これ
ら２つのＩＥ＆構造は通常ノ・ンダ付は工程によって接
続される。
第１図（２）および■はそれぞれバンプ電極構造を有す
る半導体電子部品の斜視図および実装電極構造を備えた
回路基板の斜視図である。
る半導体電子部品の斜視図および実装電極構造を備えた
回路基板の斜視図である。
第１図（２）において、半導体電子部品１はその片面の
縦方向および横方向に、前述したワイヤレスボンディン
グのために形成されたバンプ１０１が配列されている。
縦方向および横方向に、前述したワイヤレスボンディン
グのために形成されたバンプ１０１が配列されている。
また、第１図０に示す回路基板２は第１図（２）に示す
半導体電子部品１を実装するための実装電極３が形成さ
れており、実装電極３にはバンク１０１とそれぞれ正対
するように形成された電極３０１が配置されており、％
極３０１はそれぞれ接続するプリント配線バタン（図示
せず。）を介して回路基板に実装する他の半導体電子部
品、回路等と接続している。
半導体電子部品１を実装するための実装電極３が形成さ
れており、実装電極３にはバンク１０１とそれぞれ正対
するように形成された電極３０１が配置されており、％
極３０１はそれぞれ接続するプリント配線バタン（図示
せず。）を介して回路基板に実装する他の半導体電子部
品、回路等と接続している。
電極３０１にバンプ１０１を接続するには、電極３０１
の接続部３００１に予めノ・ンダをハンダ槽浸漬等によ
りて接着してお色、シかるのち位置合せをして対向させ
た半導体電子部品１をおく。こ ・１うして、ハンダを
つけた電極３０１とパンｆｔ ０１とを対向接触させつ
つ環境温度をハンダの融点をやや超える程度、たとえば
２００度（摂氏）程度に上昇せしめてノ・ンダ付けを行
なっている。
の接続部３００１に予めノ・ンダをハンダ槽浸漬等によ
りて接着してお色、シかるのち位置合せをして対向させ
た半導体電子部品１をおく。こ ・１うして、ハンダを
つけた電極３０１とパンｆｔ ０１とを対向接触させつ
つ環境温度をハンダの融点をやや超える程度、たとえば
２００度（摂氏）程度に上昇せしめてノ・ンダ付けを行
なっている。
このようなワイヤレスボンディングのため電極構造はワ
イヤボンディングのための′Ｉ［、他構造に比し一時に
多数のｖＬ極を形成することができて電極形成における
作業性もよく、領頼性も尚いといった特徴を有するもの
の、第１図によって説明した同各からも明らかな如く、
半導体電子部品と回路基板のハンダ付は実装状態が外部
からは見えず、このため接続状態良否のナエツクはすべ
ての電子部品を回路基板に実装して回路を完成したのち
電気検査による配線検査を実施するしかなく、不具合の
発見ならびにこの修複が極めて非能率的になってしまう
という欠点がめる。
イヤボンディングのための′Ｉ［、他構造に比し一時に
多数のｖＬ極を形成することができて電極形成における
作業性もよく、領頼性も尚いといった特徴を有するもの
の、第１図によって説明した同各からも明らかな如く、
半導体電子部品と回路基板のハンダ付は実装状態が外部
からは見えず、このため接続状態良否のナエツクはすべ
ての電子部品を回路基板に実装して回路を完成したのち
電気検査による配線検査を実施するしかなく、不具合の
発見ならびにこの修複が極めて非能率的になってしまう
という欠点がめる。
（発明の目的プ
本発明の目的は上述した欠点を除去し、ワイヤレスボン
ディングの電極構造を有する半導体電子部品等を実装す
る実装電極を備えた回路基板において、前記実装電極を
構成する各電極を複数のサブ電極に分割して形成するこ
とにより、実装され九半導体電子部品等が１つづけの段
階でもその接続状態のチェックを常に実ｉすることがで
き、従って配線検査の効率を著しく改讐しうる回路基板
を提供することにある。
ディングの電極構造を有する半導体電子部品等を実装す
る実装電極を備えた回路基板において、前記実装電極を
構成する各電極を複数のサブ電極に分割して形成するこ
とにより、実装され九半導体電子部品等が１つづけの段
階でもその接続状態のチェックを常に実ｉすることがで
き、従って配線検査の効率を著しく改讐しうる回路基板
を提供することにある。
（発明の構成）
本発明の回路基板は、ワイヤレスボンディングの電極構
造を有する電子部品を実装する実装電極を備えた回路基
板において、前記電子部品の電極に対応する前記実装電
極を複数個のサブ電極に分割して形成することにより構
成される。
造を有する電子部品を実装する実装電極を備えた回路基
板において、前記電子部品の電極に対応する前記実装電
極を複数個のサブ電極に分割して形成することにより構
成される。
（発明の実施例）
次に図面を参照して本発明の詳細な説明する。
第２図は本発明の実施例を示す上面図である。
第２図に示す回路基板２′は２個の実装電極３′を備え
て構成され、これら２個の実装電極３′によってバンプ
型の電極を備えた半導体電子部品を取付けうる構成とな
っている。本実施例では利用すべき実装電極３′は２個
としているが′この数は１個でもよく、また任意の個数
を設定してもよく、これは回路基板２′の大きさ、構成
する回路の内容等によって所望に応じ任意に設定しうる
。
て構成され、これら２個の実装電極３′によってバンプ
型の電極を備えた半導体電子部品を取付けうる構成とな
っている。本実施例では利用すべき実装電極３′は２個
としているが′この数は１個でもよく、また任意の個数
を設定してもよく、これは回路基板２′の大きさ、構成
する回路の内容等によって所望に応じ任意に設定しうる
。
さて、２個の実装電極３′はそれぞれ縦方向および横方
向にＮ個の電極３０１′を有し、従ってそれぞれ全体と
してＮ２個の電極を有する構成となっており、かつこれ
らの電極３０１′はそれぞれ２つに分割されたサブ電極
より成り、さらにこれらサブ電極のうちのひとつはそれ
ぞれチェックパターン５と１ｊ！続される。たとえば第
２図において回路パターン４によって１つのサブ電極を
接続された１対の電極３０１′は、他のサブ電極がそれ
ぞれチェックパタン５とも接続されチェック端子ａおよ
びｂと導通状態となっている。実装電極３′を構成する
他の電極３０１′についても回路パタン４が接続されて
いるものについてはサブ電極のひとつが必ずそれぞれ対
応する回路パタン４もしくはチェックパタン５に接続さ
れるように接続がなされ、これを介して接続状態のチェ
ックを行なうことができるようになっている。
向にＮ個の電極３０１′を有し、従ってそれぞれ全体と
してＮ２個の電極を有する構成となっており、かつこれ
らの電極３０１′はそれぞれ２つに分割されたサブ電極
より成り、さらにこれらサブ電極のうちのひとつはそれ
ぞれチェックパターン５と１ｊ！続される。たとえば第
２図において回路パターン４によって１つのサブ電極を
接続された１対の電極３０１′は、他のサブ電極がそれ
ぞれチェックパタン５とも接続されチェック端子ａおよ
びｂと導通状態となっている。実装電極３′を構成する
他の電極３０１′についても回路パタン４が接続されて
いるものについてはサブ電極のひとつが必ずそれぞれ対
応する回路パタン４もしくはチェックパタン５に接続さ
れるように接続がなされ、これを介して接続状態のチェ
ックを行なうことができるようになっている。
このようにして各電極が２個のサブ電極に分割されて構
成された実装電極３０１′は第１図によって説明したと
同様な接続方法によって、接続すべき半導体電子部品１
の電極１０１とハンダ付は接続される。
成された実装電極３０１′は第１図によって説明したと
同様な接続方法によって、接続すべき半導体電子部品１
の電極１０１とハンダ付は接続される。
第３図は第２図に示す本発明の回路基板における半導体
電子部品１の接続状態を示す側面図である。
電子部品１の接続状態を示す側面図である。
回路基板２′に設けられた２個の実装電極３′の有する
電極３０１′は２個のサブ電極がそれぞれ回路パタン４
およびチェックパタン５にそれぞれ接続されており、こ
れに対しバンプ電極構造の半導体電子部品１の電極１０
１がハンダ付は接続された状態を示す。第３図からも明
らかな如くハンダ付けされた電極部分は外観目視によっ
てはその状態の良否を確認することは不可能である。こ
のような目視確認不可能の問題は本発明の如く実装電極
がサブ電極によるものであれ、従来の如き単一電極によ
るものであれ同じように発生するが、本発明による回路
基板はサブ電極形成による実装 １電極３′と回路パタ
ン４とチェックパタン５とを利用して次のようにしてこ
の問題の解決を図っている。
電極３０１′は２個のサブ電極がそれぞれ回路パタン４
およびチェックパタン５にそれぞれ接続されており、こ
れに対しバンプ電極構造の半導体電子部品１の電極１０
１がハンダ付は接続された状態を示す。第３図からも明
らかな如くハンダ付けされた電極部分は外観目視によっ
てはその状態の良否を確認することは不可能である。こ
のような目視確認不可能の問題は本発明の如く実装電極
がサブ電極によるものであれ、従来の如き単一電極によ
るものであれ同じように発生するが、本発明による回路
基板はサブ電極形成による実装 １電極３′と回路パタ
ン４とチェックパタン５とを利用して次のようにしてこ
の問題の解決を図っている。
第４図は第３図における電極接続部のＹ矢視図である。
半導体電子部品ｌの有する電極１０１のひとつが２つの
サブ電極よりなる電極３０１′に対して第４図に示す如
くハンダ付けされ、２つの茗ブ電チェックバタン５を介
してチェック端子すに接続されている。同様にして第２
図に示すチェック端子ａに接続された他の実装電極３′
との導通をしらべることによって回路パタン４を介して
接続された２つの電極３０１′間の接続状態が容易に判
明する。他の電極３０１′についてもそれぞれサブ電極
のひとつとチェックパタン５とを利用して、接続された
チェッ端子すによってそれぞれの電極３０１′の接続状
態を容易にしらべることかできる。
サブ電極よりなる電極３０１′に対して第４図に示す如
くハンダ付けされ、２つの茗ブ電チェックバタン５を介
してチェック端子すに接続されている。同様にして第２
図に示すチェック端子ａに接続された他の実装電極３′
との導通をしらべることによって回路パタン４を介して
接続された２つの電極３０１′間の接続状態が容易に判
明する。他の電極３０１′についてもそれぞれサブ電極
のひとつとチェックパタン５とを利用して、接続された
チェッ端子すによってそれぞれの電極３０１′の接続状
態を容易にしらべることかできる。
なお、一般的には上述したチェックパタン５は必ずしも
必要ではなく、サブ電極と接続する回路パタン４を介し
ても同様に接続状態のチェックが可能である場合にはこ
れが不要となることは明らかである。
必要ではなく、サブ電極と接続する回路パタン４を介し
ても同様に接続状態のチェックが可能である場合にはこ
れが不要となることは明らかである。
また上述した第２図に示す本発明の実施例では、回路基
板２′に形成する実装電極３０１′は２個の場合を例と
しているが、この個数は何個であっても差支えなく、ま
た本実施例ではバンプ電極構造を有する半導体電子部品
１を装着する場合を例としているがこれは他のワイヤレ
スボンディングによる電極構造を備えた半導体電子部品
１を対象としてもほぼ同様に実施しうろこと娘明らかで
あり、さらに本実施例では実装電極３′を２個のサブ電
極に分割して構成したものとしているがこの分割数は回
路基板２′に形成すべき実装電極３′の大きさ、回路内
容等を勘案して選択しうる任意の複数としても容易に実
施しうろことは明らかであり、またその形状も任意に選
択しうろことは明らかである。
板２′に形成する実装電極３０１′は２個の場合を例と
しているが、この個数は何個であっても差支えなく、ま
た本実施例ではバンプ電極構造を有する半導体電子部品
１を装着する場合を例としているがこれは他のワイヤレ
スボンディングによる電極構造を備えた半導体電子部品
１を対象としてもほぼ同様に実施しうろこと娘明らかで
あり、さらに本実施例では実装電極３′を２個のサブ電
極に分割して構成したものとしているがこの分割数は回
路基板２′に形成すべき実装電極３′の大きさ、回路内
容等を勘案して選択しうる任意の複数としても容易に実
施しうろことは明らかであり、またその形状も任意に選
択しうろことは明らかである。
（発明の効果）
以上説明した如く本発明によれば、ワイヤレスボンディ
ングの電極構造をもつ半導体電子部品等を装着して使用
する回路基板において、半導体電子部品等を装着するた
めの実装電極のそれぞれを複数のサブ電極に分割して構
成するとともにこれらサブ電極の少なくともひとつと接
続するバタンを備えることにより、実装すべき半導体電
子部品が１個の装着段階でも接続状態の良否が容易にチ
ェックでき、従って配線検査の効率を著しく改善しうる
回路基板が実現で龜るという効果がある。
ングの電極構造をもつ半導体電子部品等を装着して使用
する回路基板において、半導体電子部品等を装着するた
めの実装電極のそれぞれを複数のサブ電極に分割して構
成するとともにこれらサブ電極の少なくともひとつと接
続するバタンを備えることにより、実装すべき半導体電
子部品が１個の装着段階でも接続状態の良否が容易にチ
ェックでき、従って配線検査の効率を著しく改善しうる
回路基板が実現で龜るという効果がある。
第１図ｔｉ（Ａ）および■はそれぞれバンプ電極構造を
有する半導体電子部品の斜視図および実装電極構造を備
えた回路基板の斜視図、第２図は本発明の実施例の上面
図、第３図は本発明の実施例における半導体電子部品の
接続状態を示す側面図、第４図は第３図における電極接
続部のＹ矢視因である。 １・・・・・・半導体電子部品、２．２’・・・・・・
回路基板、３．３′・・・・・・実装電極、４・・・・
・・回路バタン、５・・・・・・チェックバタン、１０
１，３０１．３０１’・・・・・・電極。
有する半導体電子部品の斜視図および実装電極構造を備
えた回路基板の斜視図、第２図は本発明の実施例の上面
図、第３図は本発明の実施例における半導体電子部品の
接続状態を示す側面図、第４図は第３図における電極接
続部のＹ矢視因である。 １・・・・・・半導体電子部品、２．２’・・・・・・
回路基板、３．３′・・・・・・実装電極、４・・・・
・・回路バタン、５・・・・・・チェックバタン、１０
１，３０１．３０１’・・・・・・電極。
Claims (1)
- ワイヤレスポンディングの電極構造を有する電子部品を
実装する実装電極を備えた回路基板において、前記電子
部品の電極に対応する前記実装電極を複数個のサブ電極
に分割して形成することを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046684A JPS60154592A (ja) | 1984-01-23 | 1984-01-23 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046684A JPS60154592A (ja) | 1984-01-23 | 1984-01-23 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154592A true JPS60154592A (ja) | 1985-08-14 |
Family
ID=11750908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1046684A Pending JPS60154592A (ja) | 1984-01-23 | 1984-01-23 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482291B2 (en) | 2009-05-18 | 2013-07-09 | Fujitsu Limited | Substrate structure |
-
1984
- 1984-01-23 JP JP1046684A patent/JPS60154592A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482291B2 (en) | 2009-05-18 | 2013-07-09 | Fujitsu Limited | Substrate structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967261A (en) | Tape carrier for assembling an IC chip on a substrate | |
| US20020017398A1 (en) | Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| JP2002518836A (ja) | Ｂｇａコンタクトを備える可撓性回路を利用するｉｃ積層体 | |
| JPH07193096A (ja) | 階段状多層相互接続装置 | |
| US6787920B2 (en) | Electronic circuit board manufacturing process and associated apparatus | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| JPS60154592A (ja) | 回路基板 | |
| JP2000228459A (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JPH06350025A (ja) | 半導体装置 | |
| JP3182943B2 (ja) | ハイブリッドｉｃ | |
| JPH0810201Y2 (ja) | 半導体装置用パッケージ | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2001319943A (ja) | 半導体装置 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPS62134939A (ja) | 混成集積回路 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JP2503754B2 (ja) | フィルムキャリアテ―プ | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ |