JPS6015373A - Controller for elevator - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明はエレベータの各種シーケンス制御をマイクロ
コンピュータで行うようにしたエレベータ制御装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an elevator control device in which various sequence controls of an elevator are performed by a microcomputer.

従来のエレベータの制御にはリレーを用いたシーケンサ
が種々利用されている。Various sequencers using relays have been used to control conventional elevators.

第１図はりレージ−ケンス（ロ）路の一例を示すもので
、ｌは常開接点、コは常閉接点であり、３は常開接点ｌ
がメークされ、常閉接点−が閉状態にあるとき励磁され
るリレーフィルである。Figure 1 shows an example of a beam lage case (b) path, where l is a normally open contact, c is a normally closed contact, and 3 is a normally open contact l.
This is a relay fill that is energized when the normally closed contact is closed.

ところで、上記のようなりレージ−ケンスをコンピュー
タにより動作させようとすると、マイクロプロセッサに
は負の論理の命令がないため、プログラムが比較的に複
雑となってしまう。By the way, if an attempt is made to operate the logic system as described above by a computer, the program will be relatively complicated because the microprocessor does not have a negative logic instruction.

次表は上記シーケンスをコンピュータにより制御する場
合をマイクロプロセッサ（例えばＭ５Ｌｓ　ｏ　ｓ　ｓ
　Ａ）の二一モニツクで書いたプログラムを示す。The following table shows the case where the above sequence is controlled by a computer using a microprocessor (for example, M5Ls o s s
The program written in A) is shown below.

表　１ 上記プログラムにおφて、ステップ１１では、記憶装置
（ＲＡ　Ｍ）に予め記憶されている信号Ｂの情報（常閉
接点−の情報）をＳＹＢ番地からマイクロプロセッサ（
ＣＰ　Ｕ）内部のアキュームレータにロードし、そして
次のステップ１２では、信号Ｂの情報のバック接点が必
要であるので、アキュームレータにロードした信号Ｂの
情報をインバートし、さらに次のステップ１３では、信
号Ａの情報（常開接点ｌの情報）が記憶されている記憶
番ＭＳＹＡをマイクロプロセッサのインデックスレジス
タにストアーし、次のステップ１４において、上記イン
バートしたアキュームレータのＳＹＢの内容と、上記イ
ンデックスレジスタにより指定された番地の記憶装置の
内容とをＡＮＤ演算してアキュームレータに記憶させ、
そして次のステップ１５では、上記ＡＮＤ演算した内容
をコイル３の記憶番地ＳＸＣヘスドアーするものである
。Table 1 In the above program, in step 11, information on signal B (normally closed contact information) stored in advance in the storage device (RAM) is transferred from address SYB to the microprocessor (
Then, in the next step 12, since the back contact of the information of the signal B is required, the information of the signal B loaded into the accumulator is inverted, and in the next step 13, the information of the signal B is loaded into the accumulator inside the CPU. Store the memory number MSYA in which the information of A (information of normally open contact l) is stored in the index register of the microprocessor, and in the next step 14 specify the contents of SYB of the inverted accumulator and the index register. AND the contents of the storage device at the specified address and store it in the accumulator,
In the next step 15, the contents of the AND operation are stored in the memory address SXC of the coil 3.

しかし、上記のようなプログラムでは、情報の反転にス
テップ１２で示す１つの命令を必要とし、また、アキュ
ームレータに取込むシーケンスを考慮しなければならな
い。なぜならば、通常のマイクロプロセッサにおいては
、ＡＮＤ　、ＯＲ、ＮＯＴの演算は存在するが、ＡＮＤ
ＮＯＴ　、０ＲＮＯＴと云った命令が存在しないし、か
つＡ−Ｂと（ＡＴ３）またはＡ−Ｂなどは動作が全く異
なるので、レジスタと取込みシーケンスを考慮しなけれ
ばならない。このことは、エレベータのように複雑なシ
ーケンスを行うものでは、反転命令が付加されると、プ
ログラムが複雑となり、かつ実行時間が長くなる欠点が
あった。However, in the above program, one instruction shown in step 12 is required to invert the information, and the sequence of loading the information into the accumulator must be considered. This is because in normal microprocessors, AND, OR, and NOT operations exist, but
There are no instructions such as NOT or 0RNOT, and the operations of A-B and (AT3) or A-B are completely different, so registers and the fetch sequence must be considered. This has the disadvantage that in an elevator that executes a complex sequence, the addition of a reversal instruction complicates the program and increases the execution time.

この発明は上記従来の欠点を解決したもので、マイクロ
プロセッサと記憶装置との間に正論理でデータを読出す
ボートと負論理でデータを読出すボートを設け、これに
よりプログラムステップ数を減少させ、実行時間の短縮
を図るようにしたエレベータの制御装置を提供するにあ
る。This invention solves the above-mentioned conventional drawbacks by providing a port for reading data with positive logic and a port for reading data with negative logic between the microprocessor and the storage device, thereby reducing the number of program steps. An object of the present invention is to provide an elevator control device designed to shorten execution time.

以下、この発明の実施例を図面に基づいて説明する。Embodiments of the present invention will be described below based on the drawings.

第２図はこの発明のエレベータ制御装置のシーケンサに
適用される制御回路の一例を示すもので、コ／はマイク
ロプロセッサ（ＣＰＵ）、−一はＲＡＭ構成の記憶装置
であり、このマイクロプロセッサコ／と記憶装置−１間
は正論理でデータを読出すホートコ３と、負論理でデー
タを読出すボートコｑを介して接続されている。FIG. 2 shows an example of a control circuit applied to the sequencer of the elevator control device of the present invention. and the storage device 1 are connected via a portco 3 that reads data with positive logic and a portcoq that reads data with negative logic.

次に上記のように構成された本実施例の動作を表■に示
すプログラムに基づいて説明する。Next, the operation of this embodiment configured as described above will be explained based on the program shown in Table 2.

表　■ 上記プログラムは第１図に示すリレーシーテンスと同様
の動作を行わせるためのもので、ステップ３１では、記
憶装置、２−のＳＹＡ番地に予め記憶されている信号Ａ
の情報（接点／の情報）内容ヲ、ホード、２３を通して
マイクロプロセッサ、２／内のアキュームレータ（図示
せず）に取込む。なお、ボートコ３．−ダの選択は、マ
イクロプロセッサ−７と記憶装置−１間で授受されるデ
ータの下位ピッＦを利用することなどで行われる。ステ
ップ３２ではマイクロプロセッサコ／のインデックスレ
ジスタ（図示せず）に信号Ｂ（接点コの情報）の負論理
データを読込むためのＳＹＢ＋Ｘ（Ｘけ２″なるとき有
利である。但しｎ　−０，１，２，３，・・・）番地を
ストアーする。これにより、記憶装置２コの信号Ｂの情
報はポートコダを通してマイクロプロセッサコ／に取込
まれるようになる。次のステップ３３では上記アキュー
ムレータに取°込んだＳＹＡ番地の内容と、記憶装置−
一のＳＹＢ＋Ｘ番地からボートコダを通して反転してマ
イクロプロセッサ−／に取込んだ内容とをＡＮＤ演算し
１そして次のステップ３４では、上記ＡＮＤ演算したア
キュームレータの内容をボートλ３を通して記憶装置−
一のＳＸＣ番地へリレーフィルの情報としてストアーす
る。Table ■ The above program is for performing the same operation as the relay sequence shown in FIG.
The information (information on the contacts) is taken into an accumulator (not shown) in the microprocessor 2/ through the host 23. In addition, Boatco 3. The selection of the data is carried out by using the lower order data F of the data exchanged between the microprocessor 7 and the storage device 1. In step 32, it is advantageous to read the negative logic data of the signal B (contact information) into the index register (not shown) of the microprocessor. 2, 3, ...) address. As a result, the information of signal B of the two storage devices is taken in to the microprocessor co/ through the port coder. In the next step 33, the information of the signal B of the two storage devices is taken into the microprocessor code. The contents of the SYA address and the storage device
An AND operation is performed on the contents inverted from address 1 SYB +
Store it as relay fill information to the first SXC address.

上記のような方式にあっては、信号Ｂの負論理データを
読込むのに負論理ボートを通すだけで良いため、プログ
ラムステップが従来方式に比し減少し１これに伴いシー
ケンス制御のためのプログラム実行時間を短縮できる。In the above method, since it is only necessary to pass the negative logic port to read the negative logic data of signal B, the number of program steps is reduced compared to the conventional method1. Program execution time can be reduced.

なお・上記実施例では・２個の接点と１個のリレーで構
成される場合について述べたが、複雑なシーケンスが使
用されるエレベータ制御装置では上記効果はより確実に
発揮できる。In the above embodiment, a case was described in which the elevator control device is configured with two contacts and one relay, but the above effects can be more reliably achieved in an elevator control device that uses a complicated sequence.

以上説明した通り、この発明によれば、マイクロプロセ
ッサと記憶装置間を正論理データとして読出すボートと
負論理データとして読出すボートとにより接続する方式
としたので、従来方式に比しシーケンス制御に要するプ
ログラムが短くなり、これに伴い実行時間を短縮できる
ほか、従来のようにリレーシーケンスに対するアキュー
ムレータの取込み順を考える必要がなくなる。さらにプ
ログラムがメーク接点とブレーク接゛点で同一ステップ
のものを構成できるので、演算時間も容易になる利点が
ある。As explained above, according to the present invention, since the microprocessor and the storage device are connected by a port that reads data as positive logic data and a port that reads data as negative logic data, it is easier to control sequence than the conventional method. The required program is shortened, which reduces execution time, and there is no longer a need to consider the order in which accumulators are loaded in a relay sequence, as was the case in the past. Furthermore, since the program can be configured with the same steps for make contacts and break contacts, there is an advantage that calculation time is reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はエレベータのりレージ−ケンス回路の一例を示
す図、第２図はこの発明のエレベータ制御装置における
リレーシーケンスの制御ブロック図である。 ／・・・常開接点、＝・・・常閉接点、３・・・リレー
コイル、コ／・・・マイクロプロセッサ、−一・・・記
憶回路、コ３・・・正論理ボート、コダ・・・負論理ボ
ート。 代理人大岩増雄 （ほか２名） 手続補正書（自発） １．小作の表示　特願昭５８−１２２１０６号２、発明
の名称　：ｃ１／　”（−夕制御装置３、補正をする者 事件どの関係　特許出願人 住　所　東京都千代目］区丸の内二丁目２番３号名　称
　（６０１，）三菱電機株式会社代表者片由仁八部 ／１９代理人 ５、補正の対象 （１）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）　明細書簡４頁１行目ｒ（Ａ−ｎ）Ｊとあるをｒ
ｈ−ＢＪと補正する。 （２）同第４頁４行目「い。このことは、」とあるを下
記の通シ補正する。 記FIG. 1 is a diagram showing an example of an elevator range detection circuit, and FIG. 2 is a control block diagram of a relay sequence in the elevator control device of the present invention. /...Normally open contact, =...Normally closed contact, 3...Relay coil, K/...Microprocessor, -1...Memory circuit, K3...Positive logic board, Koda・...Negative logic boat. Agent Masuo Oiwa (and 2 others) Procedural amendment (voluntary) 1. Indication of tenant work Patent application No. 122106/1982 2, title of invention: c1/ ” (-Yu control device 3, person making amendment, case and relationship Patent applicant address: 2-2-3 Marunouchi, Chiyome, Tokyo) Name Title (601,) Mitsubishi Electric Corporation Representative Katayuni 8th Department/19 Agent 5, Subject of amendment (1) Detailed explanation of the invention in the specification column 6, Contents of amendment (1) Specification letter 4 The first line of the page is r(A-n)J.
Correct as h-BJ. (2) On page 4, line 4 of the same page, the phrase ``I. This thing is'' has been amended as follows. Record

Claims (1)

【特許請求の範囲】[Claims] シーケンス制御をコンピュータを使用して行う方式のエ
レベータ制御装置において、マイクロプロセッサと記憶
装置間に上記記憶装置の内容を負論理データとして読出
すボートと正論理データとして読出すボートを付加した
ことを特徴とするエレベータ制御装置。An elevator control device in which sequence control is performed using a computer, characterized in that a port for reading out the contents of the storage device as negative logic data and a port for reading out the contents as positive logic data are added between the microprocessor and the storage device. Elevator control equipment.