JPS60145632A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60145632A JPS60145632A JP296984A JP296984A JPS60145632A JP S60145632 A JPS60145632 A JP S60145632A JP 296984 A JP296984 A JP 296984A JP 296984 A JP296984 A JP 296984A JP S60145632 A JPS60145632 A JP S60145632A
- Authority
- JP
- Japan
- Prior art keywords
- annular
- electrode
- plate
- insulator
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、主表面に形成された所袂領域へ環状電極板
を圧接させるのに、環状゛電極板をろう付げを用いるこ
となく支持部材に支持させた半導体装置に関するもので
ある。
を圧接させるのに、環状゛電極板をろう付げを用いるこ
となく支持部材に支持させた半導体装置に関するもので
ある。
制御信号によってオンおよびオンすることのできる半導
体装置としては、ゲートターンオフ・サイリスタ（ＧＴ
Ｏ）やトランジスタがあり、この発明は、いずれにも適
用できるが、以下ではトランジスタを例にとって説明す
る。
体装置としては、ゲートターンオフ・サイリスタ（ＧＴ
Ｏ）やトランジスタがあり、この発明は、いずれにも適
用できるが、以下ではトランジスタを例にとって説明す
る。
ターリントン接続型トランジスタにおいては、クーンオ
フ時のスイッチングタイムを短ａｊるために、前段トラ
ンジスタのベース１則にカソード。
フ時のスイッチングタイムを短ａｊるために、前段トラ
ンジスタのベース１則にカソード。
後段トランジスタのベース側に７ノードとなるようにダ
イオードを接続する方法が用いられる。セして、ｌチッ
プ・ダーリントン◆トランジスタにおいて、チップに前
ｄｄダイオードを内蔵させる方法が知られているが、こ
の方法では、前記ダイオードの部分にトランジスタがを
生じ誤動作の原因となる。そこで、ベース化４Ｉ！（前
段トランジスタのベース）、エミッタ市使、コレクタ電
極の他に、後段トランジスタのベース電極を外装の外に
取り出して４メー子構造とし、外装の外部に前記ダイオ
ードを接続する方法が考え出された。
イオードを接続する方法が用いられる。セして、ｌチッ
プ・ダーリントン◆トランジスタにおいて、チップに前
ｄｄダイオードを内蔵させる方法が知られているが、こ
の方法では、前記ダイオードの部分にトランジスタがを
生じ誤動作の原因となる。そこで、ベース化４Ｉ！（前
段トランジスタのベース）、エミッタ市使、コレクタ電
極の他に、後段トランジスタのベース電極を外装の外に
取り出して４メー子構造とし、外装の外部に前記ダイオ
ードを接続する方法が考え出された。
ところで、半導体基板の主表面の内側に前段トランジス
タ、その外側に侯段トランジスタを有する１チツプ・ダ
ーリントン・トランジスタでは、前段トランジスタと後
段トランジスタの間に後段トランジスタのベース電極の
一部が存在し、したがって、この部分より電極を取り出
す方法が最も効率的である。そして大電流が流れる場合
には、接触抵抗を小さくするために、後段トランジスタ
のベース電極を後段ベース電極に加圧接触する必要があ
る。そこで従来では、第１図、第２図（ａ）。
タ、その外側に侯段トランジスタを有する１チツプ・ダ
ーリントン・トランジスタでは、前段トランジスタと後
段トランジスタの間に後段トランジスタのベース電極の
一部が存在し、したがって、この部分より電極を取り出
す方法が最も効率的である。そして大電流が流れる場合
には、接触抵抗を小さくするために、後段トランジスタ
のベース電極を後段ベース電極に加圧接触する必要があ
る。そこで従来では、第１図、第２図（ａ）。
（ｂ）、（Ｃ）に示されるような方法が用いられていた
。
。
すなわち、第１図、第２図（ａ）、（ｂ）、（Ｃ）に示
されるこの従来の方法としては、半導体基板１１の主表
面上に露出させた後段トランジスタのベース１！極に環
状制御電極１３を加圧接触させるために、この環状制御
電極１３を、これを支える断面コ字状の環状絶縁体１４
上に埋設状態にろう付けすることによって固着させ、こ
の環状制御電極１３と一体化されている棒状の後段トラ
ンジスタ・ベースリード９を後段トランジスタ・ベース
パイプ１０を通すことにより、後段ベース電極を外装の
絶縁筒１の外部に取り出すというものである。
されるこの従来の方法としては、半導体基板１１の主表
面上に露出させた後段トランジスタのベース１！極に環
状制御電極１３を加圧接触させるために、この環状制御
電極１３を、これを支える断面コ字状の環状絶縁体１４
上に埋設状態にろう付けすることによって固着させ、こ
の環状制御電極１３と一体化されている棒状の後段トラ
ンジスタ・ベースリード９を後段トランジスタ・ベース
パイプ１０を通すことにより、後段ベース電極を外装の
絶縁筒１の外部に取り出すというものである。
しかしながら、この従来の方法では次のような欠点があ
った。
った。
（１） うう付は時のストレスか、環状割ツ（ｖ電極１
３゜環状絶縁体１４．後段トランジスタ・ベースＩＪ
−ド９等に患影響を及ぼす恐れがある。
３゜環状絶縁体１４．後段トランジスタ・ベースＩＪ
−ド９等に患影響を及ぼす恐れがある。
（旧 ろう付は部１６が原因となって、環状制御電極１
３と、これを接触させる電極を露出させている半導体基
板１１０表面との間の平行度の精度が悪くなる。
３と、これを接触させる電極を露出させている半導体基
板１１０表面との間の平行度の精度が悪くなる。
（ｉｉｌＪ 環状制御１ＪＬ極１３と環状絶縁体１４を
ろう付けするための製造工程が俵雑で、コスト的に高く
なる。
ろう付けするための製造工程が俵雑で、コスト的に高く
なる。
（１ｖ） ろう付は部１６内に巣が発生することにより
、圧接力にかたよりが生じる。
、圧接力にかたよりが生じる。
この発明は、以上のような間組点を解決するためになさ
れたものであり、要は問題の原因をなす環状電極板と環
状絶縁体とのろう付けを用いずに、複数の環状絶縁体に
よって環状支持部材を構成し、これによって環状電極板
をその内・外側より挾持し、この挟持による土層力だけ
で環状′市伸板を保持しようとするものである。以下、
この発明の一実施例を図面について或明する。
れたものであり、要は問題の原因をなす環状電極板と環
状絶縁体とのろう付けを用いずに、複数の環状絶縁体に
よって環状支持部材を構成し、これによって環状電極板
をその内・外側より挾持し、この挟持による土層力だけ
で環状′市伸板を保持しようとするものである。以下、
この発明の一実施例を図面について或明する。
第３図、＠４図（ａ）、（ｂ）、（ｃ）、 ８５図はこ
の発明の一実施例を示すターリントン・トランジスタの
構成図であり１，１４１図および第２図（ａ）。
の発明の一実施例を示すターリントン・トランジスタの
構成図であり１，１４１図および第２図（ａ）。
（ｂ）、（Ｃ）で示す従来のものと同一個所は同一符号
で示している。これらの図において、１は外装をなす絶
縁筒、２，３はフランジ４，５でＱＪ記絶縁筒１の中央
部に対向状態に張架された金属７０ツク、６は前段トラ
ンジスタ・ベースリード、６ａはその先端部に設けられ
、半導体素子に接触する中央の主電極、７は前段トラン
ジスタ・ベースパイプ、８は前記金属７Ｏツク２に内装
された皿はね、９は後段トランジスタ・ベースリード、
１０は後段トランジスタ・ベースパイプ、１１は半導体
基板、１２はその支持板で、これらが一体の重合状態で
前記金属フロック２，３間に挾持されている。１γは前
記半導体基板１１上に露出された環状制御領域部の表面
に、その中火凸部１７ａの頂面が前記皿はね８によって
圧接される貼面Ｔ字形の環状電極板、１９．２０はこの
環状電極板１７をその内外側から覆うように挾持し、そ
れぞれ断面り字形をした内外の環゛状杷縁体で、これら
によは前記内外の環状絶縁体１９．２０の開放肩囲に対
向状ｄ＋に設けた前記係止爪２１．２２で保止され、内
側の環状’ｒｃ極板１１の開放面に土層された第３の環
状絶縁体である。上記各環状絶縁体１８〜２０で環状支
持部材が構成される。その他、図中の１５は、Ｍｔｌ記
中央の主車ｊＭ６ａの絶縁保持体である。
で示している。これらの図において、１は外装をなす絶
縁筒、２，３はフランジ４，５でＱＪ記絶縁筒１の中央
部に対向状態に張架された金属７０ツク、６は前段トラ
ンジスタ・ベースリード、６ａはその先端部に設けられ
、半導体素子に接触する中央の主電極、７は前段トラン
ジスタ・ベースパイプ、８は前記金属７Ｏツク２に内装
された皿はね、９は後段トランジスタ・ベースリード、
１０は後段トランジスタ・ベースパイプ、１１は半導体
基板、１２はその支持板で、これらが一体の重合状態で
前記金属フロック２，３間に挾持されている。１γは前
記半導体基板１１上に露出された環状制御領域部の表面
に、その中火凸部１７ａの頂面が前記皿はね８によって
圧接される貼面Ｔ字形の環状電極板、１９．２０はこの
環状電極板１７をその内外側から覆うように挾持し、そ
れぞれ断面り字形をした内外の環゛状杷縁体で、これら
によは前記内外の環状絶縁体１９．２０の開放肩囲に対
向状ｄ＋に設けた前記係止爪２１．２２で保止され、内
側の環状’ｒｃ極板１１の開放面に土層された第３の環
状絶縁体である。上記各環状絶縁体１８〜２０で環状支
持部材が構成される。その他、図中の１５は、Ｍｔｌ記
中央の主車ｊＭ６ａの絶縁保持体である。
上記構成において、環状電極板１１の組立に際しては、
内側の環状絶縁体１９を環状電極板１７内に差し込み、
これに第３の環状絶縁体１８を係止させながら環状絶縁
体２０を外側がら当接係止させて、これら各環状絶縁体
１８，１９．２０を一体化させ、そのときの圧接力だけ
で環状電極板１１を固定した状態で、この環状電極板１
７の中央凸部１７ａｔ！：後段ベース屯伸、ずなわち環
状制ω４１１Ｊｔ域部の表面に安定加圧状態に接触させ
るものである。
内側の環状絶縁体１９を環状電極板１７内に差し込み、
これに第３の環状絶縁体１８を係止させながら環状絶縁
体２０を外側がら当接係止させて、これら各環状絶縁体
１８，１９．２０を一体化させ、そのときの圧接力だけ
で環状電極板１１を固定した状態で、この環状電極板１
７の中央凸部１７ａｔ！：後段ベース屯伸、ずなわち環
状制ω４１１Ｊｔ域部の表面に安定加圧状態に接触させ
るものである。
すしも必要でないが、その場合は各係止爪２１゜２２を
直接糸上用に使用するものとする。さらに、この発明は
、大″「Ｕカトランジスタのみならず、大電力ブートタ
ーンオフ・サイリスタ（ＧＴＯ）のリングゲート部分の
圧接保持にも極めて有効であり、その他にも、環状電極
板を有づ−るすべての半導体装置に逍用可能である。ま
た、環状絶縁体１８〜２０は場合によっては２分割する
こともできる。
直接糸上用に使用するものとする。さらに、この発明は
、大″「Ｕカトランジスタのみならず、大電力ブートタ
ーンオフ・サイリスタ（ＧＴＯ）のリングゲート部分の
圧接保持にも極めて有効であり、その他にも、環状電極
板を有づ−るすべての半導体装置に逍用可能である。ま
た、環状絶縁体１８〜２０は場合によっては２分割する
こともできる。
以上説明したように、この発明は、環状支持部材に環状
電極板を収装保持せしめたので、環状電極板とこれを保
持する各環状絶縁体とをろうイ」けする必要がないので
、このろう伺は時のストレスによる悪影響の心配がなく
、製造工程が簡略化されるため、コストの低減になる等
の効果を有するものである。
電極板を収装保持せしめたので、環状電極板とこれを保
持する各環状絶縁体とをろうイ」けする必要がないので
、このろう伺は時のストレスによる悪影響の心配がなく
、製造工程が簡略化されるため、コストの低減になる等
の効果を有するものである。
第ｉＨは従来のダーリントン接続型トランジスタの断面
図、第２図（ａ） 、（ｂ） 、（ｃｌは従来の後段の
環状制御電極とこれを支持する環状絶縁体を示す図で、
第２図（ａ）は平＋Ｍ図、第２図（ｂ）は正面図、第２
図（Ｃ）は第２図（ａ）におけるＣ−Ｃ梅の断面図で、
第１図のＹ部の拡大断面図、第３図はこの発明の半導体
装置の一夷ＩＭ例をターリントン°トランジスタで示す
１０「面図、第４図（ａ）、 （ｂ）。 （Ｃ）はこの発明の後段の環状制御電極とこれを支持す
る環状絶縁体を示す図で、第４図（ａ）は平面図、第４
図（ｂ月末正面図、第４図（Ｃ）は第４図（ａ）Ｋおけ
るＣ−Ｃ線の断面図で、第３図の２都の拡大〃１面図、
第５図はこの発明の環状１ｌｉｌ制御電イΦと環状絶縁
体とを一体化するための各部の構成を示す部分斜視図で
ある。 図中、６ａは主電極、１１は半導体基板、１７は環状電
４＃仮、１８，１９．２０は環状絶縁体、２１．２２は
係止爪である。 なお、図中の同一符号は同一または相当部分を代理人
大暑増雄 （外２名） 第１図 第２図 （ａ）（ｂ） 第３図 第４図 （ａ） （ｂ） 第５図 手続補正書（自発） 昭和５唾８月２１゛日 １、事件の表示 特願昭５９−００２９８９号２、発明
の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号、、 Ｑ
、、”：’＼ ５、補正の対象 図面 ６、補正の内容 図面第１図、第２図（Ｃ）、第３図、第４図（Ｃ）を別
紙のように補正する。 以 ヒ 第１図 第 ２ 図 （Ｃ） 第３図 第４図（Ｃ）
図、第２図（ａ） 、（ｂ） 、（ｃｌは従来の後段の
環状制御電極とこれを支持する環状絶縁体を示す図で、
第２図（ａ）は平＋Ｍ図、第２図（ｂ）は正面図、第２
図（Ｃ）は第２図（ａ）におけるＣ−Ｃ梅の断面図で、
第１図のＹ部の拡大断面図、第３図はこの発明の半導体
装置の一夷ＩＭ例をターリントン°トランジスタで示す
１０「面図、第４図（ａ）、 （ｂ）。 （Ｃ）はこの発明の後段の環状制御電極とこれを支持す
る環状絶縁体を示す図で、第４図（ａ）は平面図、第４
図（ｂ月末正面図、第４図（Ｃ）は第４図（ａ）Ｋおけ
るＣ−Ｃ線の断面図で、第３図の２都の拡大〃１面図、
第５図はこの発明の環状１ｌｉｌ制御電イΦと環状絶縁
体とを一体化するための各部の構成を示す部分斜視図で
ある。 図中、６ａは主電極、１１は半導体基板、１７は環状電
４＃仮、１８，１９．２０は環状絶縁体、２１．２２は
係止爪である。 なお、図中の同一符号は同一または相当部分を代理人
大暑増雄 （外２名） 第１図 第２図 （ａ）（ｂ） 第３図 第４図 （ａ） （ｂ） 第５図 手続補正書（自発） 昭和５唾８月２１゛日 １、事件の表示 特願昭５９−００２９８９号２、発明
の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名 称
（６０１）三菱電機株式会社 代表者片山仁八部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号、、 Ｑ
、、”：’＼ ５、補正の対象 図面 ６、補正の内容 図面第１図、第２図（Ｃ）、第３図、第４図（Ｃ）を別
紙のように補正する。 以 ヒ 第１図 第 ２ 図 （Ｃ） 第３図 第４図（Ｃ）
Claims (3)
- （１）２つの主表面を有し、一方の主表面上に所要領域
が露出しており、この所要領域上に外部リードを有し支
持部材に支承された環状電極板を圧接せしめて接続して
なる半導体装置において、前記支持部材に環状支持部材
を用い、この環状支持部材内に前記環状′４ｉ極板を欧
装保持せしめたことを特徴とする半導体装置。 - （２） 支持部材は、内側の環状絶縁体と外側の環状絶
縁体とからなり、前記両環状絶縁体間に環状電極を挾持
するものである特許請求の範囲第（１）項記載の半導体
装置。 - （３）支持部材は、内側の環状絶縁体と外側の環状絶縁
体および第３の環状絶縁体からなり、前記内側と外側の
環状絶縁体内に環状電極を挾持し、さらに前記環状電極
の下方を前記第３の環状絶縁体で支持されたものである
特許請求の範囲第＋ｒ＋項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP296984A JPS60145632A (ja) | 1984-01-09 | 1984-01-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP296984A JPS60145632A (ja) | 1984-01-09 | 1984-01-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60145632A true JPS60145632A (ja) | 1985-08-01 |
Family
ID=11544198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP296984A Pending JPS60145632A (ja) | 1984-01-09 | 1984-01-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60145632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053854A (en) * | 1987-03-25 | 1991-10-01 | Bbc Brown Boveri Ag | Semiconductor components |
-
1984
- 1984-01-09 JP JP296984A patent/JPS60145632A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053854A (en) * | 1987-03-25 | 1991-10-01 | Bbc Brown Boveri Ag | Semiconductor components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60145632A (ja) | 半導体装置 | |
| US4380021A (en) | Semiconductor integrated circuit | |
| US4014718A (en) | Method of making integrated circuits free from the formation of a parasitic PNPN thyristor | |
| JPS61183963A (ja) | ラテラルトランジスタを有する回路 | |
| JPS586161A (ja) | 半導体装置 | |
| JPS6269564A (ja) | 半導体装置 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH0475371A (ja) | 半導体集積回路 | |
| EP0420164A1 (en) | Bipolar power semiconductor device and method for making the same | |
| JPS601843A (ja) | 半導体集積回路 | |
| KR930022369A (ko) | 워드선 구동회로 | |
| JP2527031B2 (ja) | 半導体集積回路装置 | |
| JPH02206126A (ja) | バイポーラ型半導体集積回路装置 | |
| JPH0124939Y2 (ja) | ||
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH0236277Y2 (ja) | ||
| JPS627705B2 (ja) | ||
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPH0440867B2 (ja) | ||
| JPS61152071A (ja) | 多段ダ−リントン半導体装置 | |
| JPH02152241A (ja) | 集積回路装置 | |
| JPS6239830B2 (ja) | ||
| JPH03120830A (ja) | 半導体装置 | |
| JPH022173A (ja) | アナログスイッチ | |
| JPS5882562A (ja) | 半導体装置 |