JPS6014346A - Error detecting system - Google Patents
Error detecting systemInfo
- Publication number
- JPS6014346A JPS6014346A JP58121098A JP12109883A JPS6014346A JP S6014346 A JPS6014346 A JP S6014346A JP 58121098 A JP58121098 A JP 58121098A JP 12109883 A JP12109883 A JP 12109883A JP S6014346 A JPS6014346 A JP S6014346A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- parity
- parity check
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】 (利用分野) 本発明はエラー検出方式に関するものである。[Detailed description of the invention] (Application field) The present invention relates to an error detection method.
(従来技術)
符来、ファームウェアを格納するメモリとして、FRO
M(プログラマブルリードオンリーメモリ)あるいはR
AM(ランダムアクセスメモリ)等が使用されている。(Prior art) FRO has traditionally been used as memory for storing firmware.
M (programmable read-only memory) or R
AM (Random Access Memory) etc. are used.
これらのメモリに記憶されているマイクロインストラク
ションのワード構成は、1バイト(Byte )+1パ
リテイビツト(Parity Bit )方式、2バイ
ト(Byte )+2パリテイピツト(Parity
Bit、 ) 方式、2バイト(Byte )+1パリ
テイビツト(Parity Bit )方式等がある。The word structure of the microinstructions stored in these memories is 1 byte + 1 parity bit, 2 bytes + 2 parity bits.
There are the 2-byte (Byte) + 1 parity bit (Parity Bit) method, etc.
第1図は従来のマイクロインストラクションのフォーマ
ントの一例を示す。このフォーマット罠おいては、タイ
プ、Aオペランド、Bオペランド、Dオペランド、コン
スタント及びパリティの各フィールドに分かれている。FIG. 1 shows an example of a conventional microinstruction formant. This format trap is divided into type, A operand, B operand, D operand, constant, and parity fields.
そして、パリティの対象は、パリティ1Pはバイト■、
パリティ2Pはバイト■を対象としている。And the object of parity is parity 1P is byte■,
Parity 2P targets byte ■.
しかしながら、パリティチェック方式である為、同−バ
イト中で2ビツトの誤りが発生すると検出ができないと
いう欠点があった。However, since it uses a parity check method, it has the disadvantage that it cannot detect a 2-bit error in the same byte.
また、近年nキロワーt’(Kw)Xmビット(Bit
)方式のFROMが出現している。In addition, in recent years, n kilowatts t' (Kw) x m bits (Bit
) type FROM has appeared.
例えば、nKwX4ビット方式のF ROMが作られて
いる。第2図はこの方式のFROMを用いて、第1図と
同様のマイクロインストラクションを形成した時の説明
図を示す。図において、1〜4はそれぞれnKwX4ビ
ットのFROMを示し。For example, an nKwX4-bit type FROM is manufactured. FIG. 2 shows an explanatory diagram when a microinstruction similar to that in FIG. 1 is formed using this type of FROM. In the figure, 1 to 4 each indicate an nKw×4-bit FROM.
5はこれらのFROMから作られたマイクロインストラ
クションを示す。すなわち、第1のFROMlによって
第1のバイト■の第0〜3ビツト目が作られ、第2のF
ROM2によって、第1のバイト■の第4〜7ビツト目
までが作られている。同様に、第6のFROM3によっ
て第2のバイト■の第0〜3ビツト目、第4のFROM
4によって第2のバイト■の第4〜7ビツト目が作られ
ている。5 shows microinstructions made from these FROMs. That is, the 0th to 3rd bits of the first byte (2) are created by the first FROM1, and the second FROM
The 4th to 7th bits of the first byte (2) are created by the ROM2. Similarly, the 0th to 3rd bits of the second byte
4, the 4th to 7th bits of the second byte (2) are created.
また、パリティ1Pは第1のバイト■をチェックの対象
とし、第2のパリティ2Pは第2のバイト■をチェック
の対象としている。Furthermore, the parity 1P targets the first byte ■, and the second parity 2P targets the second byte ■.
そして、この場合のパリティチェックマトリクスは下記
のようになされている。The parity check matrix in this case is as follows.
IP=■−0■■−1■■−2■・・・・・・■■−7
2P−■−0r8)■−1■■−2■・・・・・・■■
−7すなわち、前述のように、パリティ1Pは第2図の
バイト■を、パリティ2Pは第2図のバイト■をチェッ
クの対象にしている。IP=■-0■■-1■■-2■・・・・・・■■-7
2P-■-0r8)■-1■■-2■・・・・・・■■
-7 That is, as mentioned above, the parity 1P checks the byte ■ in FIG. 2, and the parity 2P checks the byte ■ in FIG.
したがって、従来方式では、n Kw X 4ピットの
ICを、1つのパリティチェックグループ内でチェック
しているため、例えば、FROMlに2個のビット誤り
があっても、これを発見することができなかった。Therefore, in the conventional method, an n Kw x 4-pit IC is checked within one parity check group, so even if there are two bit errors in FROMl, for example, this cannot be discovered. Ta.
以上のように、従来のエラー検出方式では、FROM等
のICの故障を発見する確率が小さいという欠点があっ
た。As described above, the conventional error detection method has the disadvantage that the probability of discovering a failure in an IC such as FROM is small.
(目 的)
本発明の目的は、前記した従来技術の欠点を除去し、従
来1つのパリティが受け持っていたビット中に連続する
2ビツトのエラーがあっても、正しくエラー検出を行な
うことができるエラー検出方式を提供することにある。(Objective) The object of the present invention is to eliminate the drawbacks of the prior art described above, and to be able to correctly detect errors even if there are two successive bit errors in the bits conventionally handled by one parity. The object of the present invention is to provide an error detection method.
(概 要)
本発明の特徴は、ラッチ手段にラッチされた内容を、n
個(ただし、nは1以上の整数)置きに取り出1−、パ
リティチェックを行なうようにした点にある。(Overview) A feature of the present invention is that the content latched by the latch means is
The point is that a parity check is performed every second (where n is an integer greater than or equal to 1).
(実施例]
次に、本発明を実施例によって説明する。本実施例は、
第2図の5に示されるようなマイクロインストラクショ
ンがあった場合、そのパリティチェックマトリクスな以
下の様にする。(Example) Next, the present invention will be explained with reference to an example.
If there is a microinstruction as shown in 5 in FIG. 2, its parity check matrix is as follows.
1p=■−o(1)−2eO−4(”F)■−6■■−
0■■−2■■−4■2−6
2P−■−1■■−3■■−5■■−7■■−1■■−
5■■−5■■−7
本実施例は上記の様にパリティチェックマトリクスを構
成することにより、1つのIC,例えば第2図のPRO
M1の出力の連続する2個のビットが故障しても、この
故障によるビット誤りが、ハリティIP、2Pの争件に
入っている為検出可能である。したがって、従来方式で
は検出できなかったビット誤りが検出でき、誤りの検出
確率が増加する。1p=■−o(1)−2eO−4(”F)■−6■■−
0■■-2■■-4■2-6 2P-■-1■■-3■■-5■■-7■■-1■■-
5■■-5■■-7 In this embodiment, by configuring the parity check matrix as described above, one IC, for example, the PRO shown in FIG.
Even if two successive bits of the output of M1 fail, it is possible to detect the bit error due to this failure because it is included in the contention of the harness IP and 2P. Therefore, bit errors that could not be detected using conventional methods can be detected, and the probability of error detection increases.
なお、従来方式の場合、上記のようにICの2ビツト出
力が故障すると、この故障に起因するビット誤りはパリ
ティiP、2Pのどちらか一方のみにしか属していない
為、この誤りを検出することはできない。In addition, in the case of the conventional method, if the 2-bit output of the IC fails as described above, the bit error caused by this failure only belongs to either parity iP or 2P, so this error cannot be detected. I can't.
第6図に本発明の一実施例のブロック図を示す。FIG. 6 shows a block diagram of an embodiment of the present invention.
FROM6からの出力は一度ラッチ回路7でラッチされ
る。その後、マイクロプログラム実行回路8へ供給され
、結果的に次のマイクロインストラクションをアクセス
する為のア1゛レスを発生させる。このアドレスはバス
aを通ってPROM6へ送られる。The output from FROM6 is once latched by latch circuit 7. After that, it is supplied to the microprogram execution circuit 8, and as a result, an address for accessing the next microinstruction is generated. This address is sent to PROM6 via bus a.
一方、ラッチの出力はエラー検出回路9にも供給される
。エラー検出回路9では本発明のパリティチェックマト
リクス釦従ってエラーの検出を行なう。この為、前述の
ように、エラー検出の確率が向上する。On the other hand, the output of the latch is also supplied to the error detection circuit 9. The error detection circuit 9 detects errors according to the parity check matrix button of the present invention. Therefore, as described above, the probability of error detection is improved.
第4図はエラー検出回路の一例を示す回路図である。こ
の回路において、8個の入力1o〜+7の論理°1“の
個数が奇数であれば、その出力が警11になる。一方t
o−t、の論理111の数が偶数であれば、その出力は
°01になる。したがって、例えば奇数パリティチェッ
クであれば、該エラー検出回路の出力が論理IQ+ に
なれば、ビット誤りがあると判断することができる。FIG. 4 is a circuit diagram showing an example of an error detection circuit. In this circuit, if the number of logic degrees 1" of the eight inputs 1o to +7 is an odd number, the output becomes alarm 11. On the other hand, t
If the number of logic 111 of o-t is even, its output will be 01. Therefore, in the case of an odd parity check, for example, if the output of the error detection circuit becomes logic IQ+, it can be determined that there is a bit error.
したがって、本実施例では、ある時刻に、第4図の8個
の入力1.−17 K、第2図の■−O9■−2.・・
・・・・■−4.■−6の各ビットデータを入力させ、
次の時刻に、■−1.■−6,・・・・・・■−5.■
−7の各ビットデータを入力させるようにする。そして
、第4図の回路の出力がlitになるかl □ l に
なるかをチェックするようにすればよい。Therefore, in this embodiment, at a certain time, the eight inputs 1. -17 K, ■-O9■-2 in Figure 2.・・・
...■-4. ■-6 each bit data is input,
At the next time, ■-1. ■-6,...■-5. ■
-7 each bit data is input. Then, it is sufficient to check whether the output of the circuit shown in FIG. 4 becomes lit or l □ l .
なお、上記の実施例では、マイクロインストラクション
の内容を1つおきに取出し、パリティチェックを行なっ
たが、本発明はこれに限定されることなく、2個おき、
6″個おき、・・・・・・・・・、に取出しパリティチ
ェックを行なってもよい。また、本発明のエラー検出方
式と従来のエラー検出方式を併用してもよい。Note that in the above embodiment, the contents of every second microinstruction are extracted and the parity check is performed, but the present invention is not limited to this;
The parity check may be performed every 6''. Also, the error detection method of the present invention and the conventional error detection method may be used together.
(効 果) 以上のように、本発明によれば、1つのIC。(effect) As described above, according to the present invention, one IC.
例えば、nKwXmRIt方式のFROMに連続する2
個のビット誤りが生じても、これを発見することができ
る。このため、訓り検出率が向上するという効果がある
。For example, 2 consecutive FROMs in the nKwXmRIt method.
Even if a bit error occurs, it can be detected. This has the effect of improving the learning detection rate.
第1図はマイクロインストラクションフォーマットの一
例を示す図、第2図は従来のn Kw X 4ビット方
式のFROMを用いた時のパリティチェックの説明図、
第6図は本発明の一実施例のブロック図、第4図は第3
図のエラー検出回路の一具体例を示す回路図である。
6・・・PROM、 7・・・ラッチ回路、8・・・マ
イクロプログラム実行回路、 9・・・エラー検出回路
代理人弁理士 平木 道 人外1名
牙 1 図
青 2 図FIG. 1 is a diagram showing an example of a microinstruction format, and FIG. 2 is an explanatory diagram of parity check when using a conventional n Kw x 4-bit type FROM.
FIG. 6 is a block diagram of one embodiment of the present invention, and FIG. 4 is a block diagram of one embodiment of the present invention.
FIG. 2 is a circuit diagram showing a specific example of the error detection circuit shown in the figure. 6...PROM, 7...Latch circuit, 8...Microprogram execution circuit, 9...Error detection circuit Patent attorney Michi Hiraki 1 Figure Blue 2 Figure
Claims (1)
出された内容をラッチする手段、および前記ラッチ手段
にランチした内容をn個(ただし、nは1以上の整数)
置きに取出し、パリティチェ7りを行な5手段を具備し
たことを特徴とするエラー検出方式。(]) A means for storing the firmware, a means for latching the contents read from the means, and n contents launched in the latch means (where n is an integer of 1 or more).
An error detection method characterized by having five means for taking out the data and performing a parity check.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58121098A JPS6014346A (en) | 1983-07-05 | 1983-07-05 | Error detecting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58121098A JPS6014346A (en) | 1983-07-05 | 1983-07-05 | Error detecting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6014346A true JPS6014346A (en) | 1985-01-24 |
Family
ID=14802825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58121098A Pending JPS6014346A (en) | 1983-07-05 | 1983-07-05 | Error detecting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6014346A (en) |
-
1983
- 1983-07-05 JP JP58121098A patent/JPS6014346A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4005405A (en) | Error detection and correction in data processing systems | |
US4107652A (en) | Error correcting and controlling system | |
JPS58123253A (en) | Error correcting device | |
JPS62117200A (en) | Unchanged memory | |
US4368532A (en) | Memory checking method | |
US4918695A (en) | Failure detection for partial write operations for memories | |
JPS6014346A (en) | Error detecting system | |
JPH06230990A (en) | Method and apparatus for discrimination and correction of error of code | |
JPH02207355A (en) | Memory readout system | |
JPS6345922A (en) | Error correction method | |
JPS607315B2 (en) | digital correlation detector | |
US5375231A (en) | Control memory error correcting apparatus | |
JPS5883397A (en) | Control system for check on memory contents | |
JPS62195800A (en) | Testing device for memory ic with redundancy circuit | |
JPS59229799A (en) | Memory device | |
JPS63231553A (en) | Partial writing system | |
JPS61237139A (en) | Malfunction detecting system of information processor | |
JPH01119843A (en) | Address converter | |
JPS59109950A (en) | Error processing system of control storage device | |
JPH0542847B2 (en) | ||
JPS63261435A (en) | Parity error check system | |
JPH0512133A (en) | Memory diagnostic system | |
JPH0778722B2 (en) | Register file method | |
JPS63298453A (en) | Monitor circuit for program runaway | |
JPS63175956A (en) | Parity circuit |