JPH0512133A - Memory diagnostic system - Google Patents

Abstract

PURPOSE:To speed up the diagnosis speed of a memory, at least as to the memory diagnostic system in a system consisting of an arithmetic mechanism (ALU) and a memory. CONSTITUTION:The system diagonizes the memory by means of the reading/ writing of plural repeated data patterns. After plural data patterns 1 are written in all the addresses of the memory, the contents of the memory are read out, the read contents are calculated with the next plural data pattern 1, the calculation result is written in all the addresses of the memory, and these procedures are repeated for plural data patterns 1. Then the contents of all the addresses of the memory are read out and it is checked that a specific data patterns 2 are written.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、少なくとも、演算機構
(ALU) とメモリとから構成されるシステムにおけるメモ
リ診断方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a memory diagnosis method in a system composed of (ALU) and memory.

【０００２】最近の半導体技術の著しい進歩に伴い、例
えば、コンピユータシステムのメモリ容量が増大してい
る。従って、ユーザで稼働中のコンピユータシステムに
電源を投入したときに行うプリケア診断 (初期診断) に
要する時間が増大する動向にあり、できる限り、短い時
間で該プリケア診断 (初期診断) を終了して、ユーザが
使用できる状態になることが要求される。With the recent remarkable progress in semiconductor technology, for example, the memory capacity of computer systems is increasing. Therefore, there is a tendency that the time required for the pre-care diagnosis (initial diagnosis) performed when the user turns on the computer system in operation is increasing, and the pre-care diagnosis (initial diagnosis) should be completed in the shortest possible time. It is required that the user can use it.

【０００３】[0003]

【従来の技術】図３〜図５は、従来のメモリ診断方式を
説明する図であり、図３は構成例を示し、図４，図５は
動作フローを示している。2. Description of the Related Art FIGS. 3 to 5 are diagrams for explaining a conventional memory diagnosis method, FIG. 3 shows a configuration example, and FIGS. 4 and 5 show operation flows.

【０００４】従来のメモリ診断方式においては、例え
ば、２バイト／語のデータを記憶するメモリ 2に対し
て、例えば、“５５５５”(16 進数：以下略），“ＡＡ
ＡＡ”，“ＡＢＡＢ”の３通りのデータパターン’
で、該メモリ 2の各ビット (但し、１バイト毎にパリテ
ィビットを持つ）の“０”及び“１”のテストを行うこ
とができる。In the conventional memory diagnostic system, for example, "5555" (hexadecimal number: abbreviated below), "AA" for the memory 2 storing 2 bytes / word data.
Three data patterns'AA 'and'ABAB'
Then, it is possible to test "0" and "1" of each bit of the memory 2 (however, each byte has a parity bit).

【０００５】即ち、図４，図５に示した動作フローにお
いて、図３に示した図示されていないプロセッサ(CPU)
の内部レジスタ(REG) 11よりメモリ 2に対して、データ
パターン“５５５５”をメモリ 2のテスト対象領域の全
てのアドレスにライトする。｛図４の処理ステップ 10
0,101参照｝次に、該テスト対象領域の全てのアドレス
のデータをリードして、例えば、プロセッサ(CPU) の内
部レジスタ(REG) 11に読み込み、上記ライトしたデータ
パターン“５５５５”と一致することをチェックし、違
っていれば、エラー処理に移る。データが正しければ、
アドレスを更新しながら、テスト対象領域の全てについ
て上記と同じことを繰り返す。｛図４の処理ステップ 1
02〜104 参照｝同様にして、データパターン“ＡＡＡ
Ａ”，“ＡＢＡＢ”について、同じ処理を繰り返す。
｛図４，図５の処理ステップ 105〜114 参照｝上記デー
タパターン‘５５５５”と“ＡＡＡＡ”により、各ビッ
トの“０”“１”テストができ、次のデータパターン
“ＡＢＡＢ”により、バイト毎に設けられているパリテ
ィビットを反転して、該パリティビットのチェックを行
うことができる。That is, in the operation flow shown in FIGS. 4 and 5, the processor (CPU) not shown in FIG. 3 is shown.
The data pattern “5555” is written from the internal register (REG) 11 of the memory 2 to the memory 2 at all addresses of the test target area of the memory 2. {Processing step 10 of FIG. 4
0, 101} Next, read the data of all the addresses in the test target area, for example, read them into the internal register (REG) 11 of the processor (CPU), and check that they match the above-mentioned written data pattern “5555”. Check and if not, move to error handling. If the data is correct,
The same as above is repeated for all the test target areas while updating the address. {Processing step 1 in FIG. 4
02-104} Similarly, the data pattern "AAA
The same process is repeated for "A" and "ABAB".
{Refer to processing steps 105 to 114 in FIGS. 4 and 5} "0" and "1" tests of each bit can be performed by the above data patterns "5555" and "AAAAA", and each byte can be performed by the next data pattern "ABAB". It is possible to check the parity bit by inverting the parity bit provided in.

【０００６】[0006]

【発明が解決しようとする課題】然しながら、上記従来
のメモリ診断方式においては、各データパターン毎に、
メモリのテスト対象領域の全アドレスについて、ライト
→リード→一致テストの動作となる為、メモリ容量が増
大してくると、該メモリの診断にかかる時間が膨大にな
ってくるという問題があった。However, in the above-mentioned conventional memory diagnostic system, each data pattern is
Since all the addresses in the test target area of the memory are in the operation of write->read-> match test, there is a problem that when the memory capacity increases, the time required for diagnosis of the memory becomes enormous.

【０００７】本発明は上記従来の欠点に鑑み、各データ
パターンによるメモリのテスト (診断) に必要な時間を
より少なくするような、メモリ診断方式を提供すること
を目的とするものである。In view of the above-mentioned conventional drawbacks, the present invention has an object to provide a memory diagnosis system which can reduce the time required for a memory test (diagnosis) by each data pattern.

【０００８】[0008]

【課題を解決するための手段】図１は本発明の原理構成
図である。上記の問題点は下記のように構成したメモリ
診断方式によって解決される。FIG. 1 is a block diagram showing the principle of the present invention. The above problems can be solved by the memory diagnosis method configured as follows.

【０００９】少なくとも、演算機構(ALU) 10と、メモリ
2とを備えたシステムにおいて、複数の繰り返しデータ
パターンのライト／リードで、上記メモリ 2の診断を
行う方式であって、上記複数のデータパターンを、該
メモリ 2の全てのアドレスにライトした後、該メモリ 2
の内容を読み出し、上記複数の次のデータパターンと
上記演算機構(ALU) 10で演算を行い、該演算結果を該メ
モリ 2の全てのアドレスに書き込むことを、上記複数の
データパターンについて繰り返した後、該メモリ 1の
全てのアドレスの内容を読み出して、特定のデータパタ
ーンが書き込まれていることをチェックするように構
成する。At least an arithmetic unit (ALU) 10 and a memory
In the system including and 2, in the method of diagnosing the memory 2 by writing / reading a plurality of repetitive data patterns, after writing the plurality of data patterns to all addresses of the memory 2, The memory 2
After repeating the above-mentioned plurality of data patterns by reading the contents of the above, performing the calculation with the plurality of next data patterns and the above arithmetic unit (ALU) 10, and writing the calculation result to all the addresses of the memory 2. , The contents of all addresses of the memory 1 are read out, and it is configured to check that a specific data pattern is written.

【００１０】[0010]

【作用】即ち、本発明においては、少なくとも、演算機
構(ALU) 10と、メモリ 2とを備えたシステムにおいて、
複数の繰り返しデータパターンのライト／リードで、
上記メモリ 2の診断を行う方式において、あるデータパ
ターン“５５５５”を、該メモリの全アドレスに書き
込み、次に、該メモリの全アドレスに、例えば、加算命
令を発行して、特定のデータパターン“５５５５”と
加算した結果（“ＡＡＡＡ”）を、該メモリの全アドレ
スに書き込むことにより、従来方式の、あるデータパタ
ーン“５５５５”を、該メモリの全アドレスに書き込
み、それを、読み出してチェックした後、次のデータパ
ターン“ＡＡＡＡ”を、該メモリの全アドレスに書き
込んだ結果と、上記加算命令による書き込み結果とが、
該メモリから見たとき同じ結果であることに着目して、
複数の特定のデータパターンとの、例えば、加算を繰
り返した後の、最後の加算結果の、該メモリの記憶内容
と、該加算結果データ（特定のデータパターンとなっ
ている）とのチェックを行うことにより、従来方式で必
要であった、メモリの全アドレスについてリードした結
果と、書き込みデータパターンとのチェックに必要な
ステップを無くするようにしたものであるので、メモリ
診断を高速化することができ、当該システムのメモリの
容量が大きくなっても、該システムの初期診断の時間を
必要最小限に抑えることがてきる効果がある。That is, in the present invention, in a system including at least an arithmetic unit (ALU) 10 and a memory 2,
By writing / reading multiple repeated data patterns,
In the method of diagnosing the memory 2, a certain data pattern “5555” is written to all the addresses of the memory, and then, for example, an addition instruction is issued to all the addresses of the memory to make a specific data pattern “5555”. By writing the result (“AAAAA”) added to 5555 ”to all the addresses of the memory, a certain data pattern“ 5555 ”of the conventional method is written to all the addresses of the memory and read and checked. After that, the result of writing the next data pattern “AAAA” to all the addresses of the memory and the result of writing by the addition instruction are
Paying attention to the same result when viewed from the memory,
With a plurality of specific data patterns, for example, the storage content of the memory of the final addition result after repeating the addition and the addition result data (having a specific data pattern) are checked. This eliminates the step required for checking the result of reading all the addresses of the memory and the write data pattern, which is required in the conventional method, so that the memory diagnosis can be speeded up. Even if the memory capacity of the system is increased, the time required for the initial diagnosis of the system can be suppressed to the necessary minimum.

【００１１】[0011]

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１は、本発明の原理構成図であるり、図２
は本発明の一実施例を流れ図で示した図である。上記の
問題点は下記の如くに構成したメモリ診断方式によって
解決される。Embodiments of the present invention will now be described in detail with reference to the drawings. The above-mentioned FIG. 1 is a block diagram of the principle of the present invention.
FIG. 3 is a flow chart showing an embodiment of the present invention. The above problems can be solved by the memory diagnosis method configured as follows.

【００１２】本発明においては、特定のデータパターン
を、診断対象のメモリ 2の全アドレスに書き込んだ
後、該メモリ 2の全アドレスに対して、例えば、加算命
令を発行して、該メモリ 2の内容を読み出し、該読み出
したデータに、特定のデータパターンを、演算機構(A
LU) 10で加算した結果を書き込むことを、複数のデータ
パターンについて行い、最終の加算結果データを、全
アドレスについて読み出し、特定のデータパターンと
照合してチェックする手段が本発明を実施するのに必要
な手段である。尚、全図を通して同じ符号は同じ対象物
を示している。In the present invention, after writing a specific data pattern to all the addresses of the memory 2 to be diagnosed, for example, an addition instruction is issued to all the addresses of the memory 2 to cause the memory 2 to be diagnosed. The contents are read, and a specific data pattern is added to the read data by the arithmetic unit (A
LU) 10 is used to write the result of addition for a plurality of data patterns, the final addition result data is read out for all addresses, and means for checking by comparing with a specific data pattern is used for implementing the present invention. It is a necessary means. The same reference numerals denote the same objects throughout the drawings.

【００１３】以下、図１を参照しながら、図２の流れ図
により、本発明のメモリ診断方式を説明する。本発明に
おいては、例えば、プロセッサ内部の演算機構(ALU) 10
を使用して、メモリ 2に演算結果データをライトするこ
とを特徴としている。The memory diagnostic method of the present invention will be described below with reference to the flow chart of FIG. 2 while referring to FIG. In the present invention, for example, an arithmetic unit (ALU) 10 in the processor is used.
Is used to write the calculation result data to the memory 2.

【００１４】先ず、従来技術の同じように、図示されて
いないプロセッサの内部レジスタ(REG) 11より、特定の
データパターン“５５５５”の繰り返しデータパター
ンを、テスト対象領域の全アドレスにライトする。（図
２の処理ステップ 200,201参照)本発明においては、こ
の時点で、該ライトしたデータパターンのチェックを行
わないで、上記プロセッサ内部の演算機構(ALU) 10を使
用して、該テスト対象の全てに、例えば、“５５５５”
のデータを加算する。（図２の処理ステップ 202,203参
照)ここで、テストプログラムからは、テスト対象領域
に対して、加算命令が実行されることになるが、該プロ
セッサとメモリ 2の動作としては、例えば、メモリ2→
プロセッサのワークレジスタ(REG) 11への読み出し, プ
ロセッサの演算機構(ALU) 10での加算, 加算結果→メモ
リ 2への書き込み動作が実行される。First, as in the prior art, the repetitive data pattern of the specific data pattern "5555" is written from the internal register (REG) 11 of the processor (not shown) to all the addresses of the test target area. (Refer to processing steps 200 and 201 in FIG. 2) In the present invention, all the test targets are tested by using the arithmetic unit (ALU) 10 inside the processor without checking the written data pattern. , For example, “5555”
Add the data of. (Refer to processing steps 202 and 203 in FIG. 2) Here, the addition instruction is executed from the test program to the test target area. The operation of the processor and the memory 2 is, for example, memory 2 →
Reading to the work register (REG) 11 of the processor, addition in the arithmetic unit (ALU) 10 of the processor, addition result → writing to memory 2 is executed.

【００１５】即ち、先ず、メモリ 2からプロセッサ内部
のワークレジスタ(REG) 11に“５５５５”がリードされ
る。次に、該プロセッサ内部の演算機構(ALU) 10で“５
５５５”のデータが加算され、“ＡＡＡＡ”のデータと
なる。そして、プロセッサ内部の演算機構(ALU) 10から
メモリ 2に対して、該“ＡＡＡＡ”のデータがライトさ
れる。ここで、若し、メモリのリードデータに誤りがあ
れば、メモリ 2へのライト時に、上記“ＡＡＡＡ”でな
いデータがメモリに書き込まれることになる。That is, first, "5555" is read from the memory 2 to the work register (REG) 11 inside the processor. Next, the arithmetic unit (ALU) 10 inside the processor is set to "5".
The data of "555" is added to become the data of "AAAA". Then, the data of "AAAA" is written to the memory 2 from the arithmetic unit (ALU) 10 inside the processor. If there is an error in the read data of the memory, the data other than "AAAA" will be written to the memory when writing to the memory 2.

【００１６】同様にして、次は、テスト対象領域の全て
に対して、“０１０１”のデータパターンを加算す
る。今度は、先ず、メモリ 2からプロセッサ内部のワー
クレジスタ(REG) 11に“ＡＡＡＡ”のデータがリードさ
れ、次に、該プロセッサ内部の演算機構(ALU) 10で“０
１０１”のデータが加算され、“ＡＢＡＢ”のデータと
なる。そして、プロセッサ内部の演算機構(ALU) 10から
メモリ 2に対して“ＡＢＡＢ”のデータがライトされ
る。（図２の処理ステップ 204,205参照)最後に、該テ
スト対象領域のデータをリードして、プロセッサの内部
レジスタ(REG) 11に読み込み、特定のデータパターン
“ＡＢＡＢ”と一致することをチェックする。若し、
ここで、“ＡＢＡＢ”以外のデータパターンになってい
れば、その領域はエラーであり、エラー処理に移る。
(図２の処理ステップ 206,207参照)このように、本発明
においては、データのチェックは、最後の加算結果の書
き込みを行った後のみに行う。これによって、従来は、
３回行っていたチェックが１回でよく、テスト時間が大
幅に短縮される。又、テスト対象であるメモリ 2に対す
るハードウェア的な動作は、従来のテスト方式と変わる
ことはない。Similarly, next, the data pattern of "0101" is added to all the test target areas. This time, first, data “AAAA” is read from the memory 2 to the work register (REG) 11 inside the processor, and then “0” is read by the arithmetic unit (ALU) 10 inside the processor.
The data of "101" is added to become the data of "ABAB". Then, the data of "ABAB" is written to the memory 2 from the arithmetic unit (ALU) 10 inside the processor (processing steps 204 and 205 in FIG. 2). Finally, the data of the test area is read and read into the internal register (REG) 11 of the processor, and it is checked that the data matches the specific data pattern “ABAB”.
Here, if the data pattern is other than "ABAB", the area is an error, and the error processing is started.
(See processing steps 206 and 207 in FIG. 2) As described above, in the present invention, the data check is performed only after the last addition result is written. This has traditionally allowed
You only have to check once instead of three times, and the test time is greatly reduced. Further, the hardware operation of the memory 2 to be tested is the same as that of the conventional test method.

【００１７】上記の実施例においては、メモリの内容と
加算した結果を書き込む例で説明したが、特に、加算に
限定されるものではなく、任意の演算であってもよいこ
とはいう迄もないことである。又、上記のメモリ診断方
式は、１バイト毎にパリティビットを備えたデータに対
する加算を例にして説明したが、このようなデータに限
定されるものではなく、例えば、誤り訂正符号(ECC) を
持ったデータに対しても、データパターンを選ぶことに
より、上記と同じメモリ診断を行うことが可能であるこ
とは明らかである。In the above embodiment, an example of writing the result of addition with the contents of the memory has been described, but it is needless to say that the operation is not limited to addition and any operation may be performed. That is. Further, although the above memory diagnostic method has been described by taking the addition to the data including the parity bit for each byte as an example, the present invention is not limited to such data, and for example, an error correction code (ECC) may be used. It is obvious that the same memory diagnosis as described above can be performed on the held data by selecting the data pattern.

【００１８】[0018]

【発明の効果】以上、詳細に説明したように、本発明の
メモリ診断方式は、特定のデータパターンを、診断対
象のメモリ 2の全アドレスに書き込んだ後、該メモリ 2
の全アドレスに対して、例えば、加算命令を発行して、
該メモリ 2の内容を読み出し、該読み出したデータに、
特定のデータパターンを、演算機構(ALU) 10で加算し
た結果を書き込むことを、複数のデータパターンにつ
いて行い、最終の加算結果データを、全アドレスについ
て読み出し、特定のデータパターンと照合してチェッ
クするようにしたものであるので、メモリ診断を高速化
することができ、当該システムのメモリの容量が大きく
なっても、該システムの初期診断の時間を必要最小限に
抑えることがてきる効果がある。As described above in detail, according to the memory diagnostic method of the present invention, a specific data pattern is written to all addresses of the memory 2 to be diagnosed, and then the memory 2
Issue an add instruction to all the addresses of
The contents of the memory 2 are read, and the read data is
Writing the result of addition of a specific data pattern by the arithmetic unit (ALU) 10 is performed for multiple data patterns, and the final addition result data is read for all addresses and checked against the specific data pattern. As a result, the memory diagnosis can be speeded up, and even if the memory capacity of the system becomes large, the time required for the initial diagnosis of the system can be minimized. ..

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の原理構成図FIG. 1 is a block diagram of the principle of the present invention.

【図２】本発明の一実施例を流れ図で示した図FIG. 2 is a flowchart showing an embodiment of the present invention.

【図３】従来のメモリ診断方式を説明する図（その１）FIG. 3 is a diagram (part 1) for explaining a conventional memory diagnostic method.

【図４】従来のメモリ診断方式を説明する図（その２）FIG. 4 is a diagram (part 2) for explaining a conventional memory diagnostic method.

【図５】従来のメモリ診断方式を説明する図（その３）FIG. 5 is a diagram (part 3) for explaining a conventional memory diagnosis method.

【符号の説明】[Explanation of symbols]

10 演算機構(ALU),又は、演算回路(ALU) 11 汎用レジスタ(REG),又は、ワークレジスタ(RE
G) 2 メモリ 100 〜114,200 〜208 処理ステップ10 Arithmetic mechanism (ALU) or arithmetic circuit (ALU) 11 General-purpose register (REG) or work register (RE
G) 2 memories 100 to 114,200 to 208 processing steps

Claims (1)

【特許請求の範囲】 【請求項１】少なくとも、演算機構(ALU)(10) と、メモ
リ(2) とを備えたシステムにおいて、複数の繰り返しデ
ータパターン () のライト／リードで、上記メモリ
(2) の診断を行う方式であって、 上記複数のデータパターン () を、該メモリ(2) の全
てのアドレスにライトした後、該メモリ(2) の内容を読
み出し、上記複数の次のデータパターン ()と上記演
算機構(ALU)(10) で演算を行い、該演算結果を該メモリ
(2) の全てのアドレスに書き込むことを、上記複数のデ
ータパターン () について繰り返した後、該メモリ
(1) の全てのアドレスの内容を読み出して、特定のデー
タパターン() が書き込まれていることをチェックす
ることを特徴とするメモリ診断方式。Claims: What is claimed is: 1. In a system comprising at least an arithmetic unit (ALU) (10) and a memory (2), the memory can be written / read by a plurality of repeated data patterns ().
In the method of diagnosing (2), after writing the plurality of data patterns () to all the addresses of the memory (2), the contents of the memory (2) are read and The data pattern () and the above arithmetic unit (ALU) (10) perform arithmetic operation, and the arithmetic result is stored in the memory.
After writing to all the addresses in (2) for the above multiple data patterns (),
A memory diagnostic method characterized by reading the contents of all addresses in (1) and checking that a specific data pattern () has been written.