JPS60143023A - デイジタル信号処理装置 - Google Patents
デイジタル信号処理装置Info
- Publication number
- JPS60143023A JPS60143023A JP25133583A JP25133583A JPS60143023A JP S60143023 A JPS60143023 A JP S60143023A JP 25133583 A JP25133583 A JP 25133583A JP 25133583 A JP25133583 A JP 25133583A JP S60143023 A JPS60143023 A JP S60143023A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- circuit
- signal processing
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号をディジタル信号に変換し、信号
処理を行ない、ディジタル信号の精度を向上さす信号処
理装置に関するものである。
処理を行ない、ディジタル信号の精度を向上さす信号処
理装置に関するものである。
従来例の構成とその問題点
近年ディジタル信号処理は画像処理に広く用いられる様
になシ、固体撮像素子よシの信号をＡ／Ｄ変換し、ディ
ジタルで信号処理を行なう装置が開発されているが、信
号処理過程において信号の精度が不足し、問題となる。
になシ、固体撮像素子よシの信号をＡ／Ｄ変換し、ディ
ジタルで信号処理を行なう装置が開発されているが、信
号処理過程において信号の精度が不足し、問題となる。
以下にアナログの撮像装置をディジタル信号処理にｉ゛
きかえ、従来のＡ／Ｄ変換器を用いたディジタル化され
た単板式の固体撮像装置のディジタル信号処理装置につ
いて説明する。
きかえ、従来のＡ／Ｄ変換器を用いたディジタル化され
た単板式の固体撮像装置のディジタル信号処理装置につ
いて説明する。
第１図は固体撮像素子の受光素子上に配置するモザイク
フィルタで、各受光素子の上に１つの色のフィルタが置
かれる。第２図のフィルタの配列について説明する。あ
るフィールドのｎ番目の水平ラインには透明（Ｗ）、グ
リーン（Ｇ）のフィルタがｎ＋１番の水平ラインには、
シアン（Ｃｙ）、イエロー（Ｙｅ）のフィルタが配置さ
れる。次のフィールドのｎ′番目の水平ラインにはグリ
ーン（Ｇ）。
フィルタで、各受光素子の上に１つの色のフィルタが置
かれる。第２図のフィルタの配列について説明する。あ
るフィールドのｎ番目の水平ラインには透明（Ｗ）、グ
リーン（Ｇ）のフィルタがｎ＋１番の水平ラインには、
シアン（Ｃｙ）、イエロー（Ｙｅ）のフィルタが配置さ
れる。次のフィールドのｎ′番目の水平ラインにはグリ
ーン（Ｇ）。
透明（Ｗ）のフィルタが、ｎ’＋１番目の水平ラインニ
ハ、イエロー（Ｙｅ） 、シアン（Ｃｙ）のフィルタが
配置される。
ハ、イエロー（Ｙｅ） 、シアン（Ｃｙ）のフィルタが
配置される。
第３図に第１図のモザイクフィルタをもった固体撮像素
子゛を用いたカラービデオカメラの具体例を示すもので
あシ、１は固体撮像素子で各画素ごとの光電変換された
電気信号を駆動パルスで順次読み出していく。２は１の
固体撮像素子の出力信号をディジタル信号に変換するＡ
／Ｄコンバータである。３は１水平走査期間遅延（Ｉ
ＨＤＬ ）させ、４の同時化回路に原信号を１水平走査
期間遅延させた信号と原信号とを入力する。４の同時化
回路で４つの色成分Ｗ、Ｇ。
子゛を用いたカラービデオカメラの具体例を示すもので
あシ、１は固体撮像素子で各画素ごとの光電変換された
電気信号を駆動パルスで順次読み出していく。２は１の
固体撮像素子の出力信号をディジタル信号に変換するＡ
／Ｄコンバータである。３は１水平走査期間遅延（Ｉ
ＨＤＬ ）させ、４の同時化回路に原信号を１水平走査
期間遅延させた信号と原信号とを入力する。４の同時化
回路で４つの色成分Ｗ、Ｇ。
Ｙｅ、Ｃｙに分解する。５はマトリックスと利得調整す
る回路でＷ、Ｇ、Ｙｅ、Ｃｙから赤（Ｒ）、緑（Ｇ）。
る回路でＷ、Ｇ、Ｙｅ、Ｃｙから赤（Ｒ）、緑（Ｇ）。
青（Ｂ）にマトリックスして得て、ホワイトバランスが
イＵられる様に利得調整された出力信号Ｒ８，Ｇｏ。
イＵられる様に利得調整された出力信号Ｒ８，Ｇｏ。
Ｂｏを得る。マトリックスの式は
（Ｗ−Ｃｙ） 十’、ｅ’Ｙｅ−Ｇ）
ｎ＝ □
（Ｗ−Ｙｅ） ＋（Ｃｙ−Ｇ）
Ｂ＝□
（Ｗ＋Ｇ）＋（Ｙｅ＋Ｃｙ）−２Ｒ−２ＢＧ＝
となる。
６はγ補正する回路で３原色の入力信号Ｒ８゜Ｇｏ、Ｂ
ｏに対して、Ｈ８４５、Ｇ ８４５ 、 Ｂ ８４５
の出力を得る。
ｏに対して、Ｈ８４５、Ｇ ８４５ 、 Ｂ ８４５
の出力を得る。
７はマ） ｌ）ックス回路で、輝度信号Ｙ。（Ｙｏ−ｏ
、ｓＲｏ＋０．６Ｇ８４５＋０．１ Ｂ０４５）と色差
信号Ｃ１（Ｃ１−Ｒ＆４５−Ｙｏ）、Ｃ２（Ｃ２−Ｂ０
４５−Ｙｏ）を得、８のエンコーダでエンコードされた
信号を得、９のＤ／Ａでディジタル信号をアナログ信号
に変換して、標準テレビジョン信号にする。一般にビデ
オ信号の周波数帯域をもつ信号をディジタル化して、信
号処理する場合、並列的処理をする。またＡ／Ｄコンバ
ータは全並列型がもちいられる。
、ｓＲｏ＋０．６Ｇ８４５＋０．１ Ｂ０４５）と色差
信号Ｃ１（Ｃ１−Ｒ＆４５−Ｙｏ）、Ｃ２（Ｃ２−Ｂ０
４５−Ｙｏ）を得、８のエンコーダでエンコードされた
信号を得、９のＤ／Ａでディジタル信号をアナログ信号
に変換して、標準テレビジョン信号にする。一般にビデ
オ信号の周波数帯域をもつ信号をディジタル化して、信
号処理する場合、並列的処理をする。またＡ／Ｄコンバ
ータは全並列型がもちいられる。
そのため、８ビツトのＡ／Ｄでコンパレータが２５６個
必要で、これを９ビツトにすると５１２個、また１０ビ
ツトにすると１０２４個になる。
必要で、これを９ビツトにすると５１２個、また１０ビ
ツトにすると１０２４個になる。
１ビツトのビット数を増加すると２倍のコンパレータが
必要であるのでなるべくビット数の少ないＡ／Ｄを用い
る必要がある。例えば今、８ビツトのＡ／Ｄコンバータ
を用い、透明（Ｗ）部の信号の最高値を８ビツトとする
と、赤（Ｒ）はＷの振巾の約−で、青（Ｂ）の振巾は約
−である。そのため赤７ ７ のビット数は６．７ビツト、青のビット数は５．２ビツ
トになる。これをγ補正すると少なくとも１．５ビツト
は減少する。そのため赤のビット数は５．２ビツト、青
のビット数は３．７ビツトになる。一般に色のビット数
は６ビツト程度必袈であることを考えるとＡ／Ｄコンバ
ータは１０ビツト必要になる。これはコンパレータが個
数が１０２４個必要で、コストが非常に高く、また消費
電力も多くなるという問題点を有していた。
必要であるのでなるべくビット数の少ないＡ／Ｄを用い
る必要がある。例えば今、８ビツトのＡ／Ｄコンバータ
を用い、透明（Ｗ）部の信号の最高値を８ビツトとする
と、赤（Ｒ）はＷの振巾の約−で、青（Ｂ）の振巾は約
−である。そのため赤７ ７ のビット数は６．７ビツト、青のビット数は５．２ビツ
トになる。これをγ補正すると少なくとも１．５ビツト
は減少する。そのため赤のビット数は５．２ビツト、青
のビット数は３．７ビツトになる。一般に色のビット数
は６ビツト程度必袈であることを考えるとＡ／Ｄコンバ
ータは１０ビツト必要になる。これはコンパレータが個
数が１０２４個必要で、コストが非常に高く、また消費
電力も多くなるという問題点を有していた。
まだｂｉｔ数が少なく、量子化のステップ（１ＬＳＢの
レベル）が大きいとき、ＣＲＴ上で偽輪郭が発生し、画
質をいちじるしく悪化させる。この改善手段としてディ
サ法が提案されている。
レベル）が大きいとき、ＣＲＴ上で偽輪郭が発生し、画
質をいちじるしく悪化させる。この改善手段としてディ
サ法が提案されている。
（Ｊ、Ｏ，Ｌｉｍｂ：Ｂｅ１ｌ Ｓｙｇｔ、Ｔｅｃｈ、
Ｊ、、４８．７ ＰＰ２６５５〜２５８２（１９６９）
）この方法を第３図に示す。第３図（−）は直線的にレ
ベルが上っていくランプ波形に対して図に示す量子化レ
ベル（１ＬＳＢ）で量子化（Ａ／Ｄ変換）したものであ
る。ディザ法はこのアナログ信号に対してランダムな擬
似雑音第３図（ｂ）を加算し、第３図（ｃ）のアナログ
信号とする。この加算された信号に対してＡ／Ｄ変換を
行なうもので、擬似雑音により一定の閾値の上下に信号
がふられた場所ではＡ／Ｄ変換後の出力も１ＬＳＢ分だ
け上下に分離する。このため、第３図体）で見えた偽輪
郭は分散され、見えにくくなるが、擬似雑音を加えてい
るため、Ｓ／Ｎ比が悪くなる。また偽輪郭は見えにくく
なっているが、これは偽輪郭に相当するエツジがノイズ
により分散されているのであり、Ａ／Ｄ変換された信号
の精度が上ったためではない。
Ｊ、、４８．７ ＰＰ２６５５〜２５８２（１９６９）
）この方法を第３図に示す。第３図（−）は直線的にレ
ベルが上っていくランプ波形に対して図に示す量子化レ
ベル（１ＬＳＢ）で量子化（Ａ／Ｄ変換）したものであ
る。ディザ法はこのアナログ信号に対してランダムな擬
似雑音第３図（ｂ）を加算し、第３図（ｃ）のアナログ
信号とする。この加算された信号に対してＡ／Ｄ変換を
行なうもので、擬似雑音により一定の閾値の上下に信号
がふられた場所ではＡ／Ｄ変換後の出力も１ＬＳＢ分だ
け上下に分離する。このため、第３図体）で見えた偽輪
郭は分散され、見えにくくなるが、擬似雑音を加えてい
るため、Ｓ／Ｎ比が悪くなる。また偽輪郭は見えにくく
なっているが、これは偽輪郭に相当するエツジがノイズ
により分散されているのであり、Ａ／Ｄ変換された信号
の精度が上ったためではない。
発明の目的
本発明は上記の問題点を解消するもので、同一の精度を
もったＡ／Ｄ変換器を、回路処理によりその精度を上げ
て使用することを可能とし、Ａ／Ｄ変換器に必要とされ
る精度を等制約に下げるディジタル信号処理装置を提供
することを目的とする。
もったＡ／Ｄ変換器を、回路処理によりその精度を上げ
て使用することを可能とし、Ａ／Ｄ変換器に必要とされ
る精度を等制約に下げるディジタル信号処理装置を提供
することを目的とする。
発明の構成
本発明は、アナログ入力信号をサンプルホールドし、ア
ナログ信号よシディジタル信号に変換する複数のＡ／Ｄ
変換回路と、前記アナログ信号にＡ／Ｄ変換回路のＬＳ
Ｂのｍ ／ ｎのレベルの信号を発生し、加算するオフ
セット発生回路と、Ａ／Ｄ変換されたディジタル信号を
平均する平均回路より構成されるディジタル信号処理装
置であり、Ａ／Ｄ変換暮を単独で用いたときの精度より
高い精度のディジタル信号を得ることができるものであ
る。
ナログ信号よシディジタル信号に変換する複数のＡ／Ｄ
変換回路と、前記アナログ信号にＡ／Ｄ変換回路のＬＳ
Ｂのｍ ／ ｎのレベルの信号を発生し、加算するオフ
セット発生回路と、Ａ／Ｄ変換されたディジタル信号を
平均する平均回路より構成されるディジタル信号処理装
置であり、Ａ／Ｄ変換暮を単独で用いたときの精度より
高い精度のディジタル信号を得ることができるものであ
る。
実施例の説明
第４図は本発明の実施例における信号処理装置のブロッ
ク図である。第４図において１ＱはＡ／Ｄ変換器、１２
は平均回路、１３はタイミング発生回路、１１はオフセ
ット発生回路である。
ク図である。第４図において１ＱはＡ／Ｄ変換器、１２
は平均回路、１３はタイミング発生回路、１１はオフセ
ット発生回路である。
上記のように構成されたこの実施例の信号処理装置につ
いて、以下にその動作を説明する。信号（ｄ）は入力信
号であり信号（ｅ）は−１ＬＳＢレベルだけオフセット
されたものである。第６図（ａ）の実線と破線はそれぞ
れ信号（ｄ）と信号０に対応しており、破線で示した信
号（ｅ）は実線の信号（ｄ）に−１ＬＳＢレベルだけ加
算されたものである。各Ａ／Ｄ変換器でディジタルに変
換された信号（ｆ） ’ｔ （９）は第６図Φ）の実線
と破線に対応する。、ＬＳＢレベルのオフセットによ一
シスレジホールドレベルが変化し、１ＬＳＢ増化する時
刻が変化する。このようにディジタル変換された信号の
変化点がアナログ信号においチー Ｌ Ｓ Ｂのレベル
だけシフトしているためこの２つの信号（ｆ） 、 （
ｃｒ）を平均することにより信号（ｈ）とし、第６図（
Ｃ）に示す様に精度を上げることが可能である。本発明
の実施例の構成をとることにより、−ＬＳＢレベルシフ
トされたディジタル信号（ｆ） 、 （ｑ）を同時に得
ることができるため、精度の高いディジタル信号を合成
する時間はＡ／Ｄ変換′器単体の変換時間とすることが
でき、高速な信号処理を必要とする用途に適している。
いて、以下にその動作を説明する。信号（ｄ）は入力信
号であり信号（ｅ）は−１ＬＳＢレベルだけオフセット
されたものである。第６図（ａ）の実線と破線はそれぞ
れ信号（ｄ）と信号０に対応しており、破線で示した信
号（ｅ）は実線の信号（ｄ）に−１ＬＳＢレベルだけ加
算されたものである。各Ａ／Ｄ変換器でディジタルに変
換された信号（ｆ） ’ｔ （９）は第６図Φ）の実線
と破線に対応する。、ＬＳＢレベルのオフセットによ一
シスレジホールドレベルが変化し、１ＬＳＢ増化する時
刻が変化する。このようにディジタル変換された信号の
変化点がアナログ信号においチー Ｌ Ｓ Ｂのレベル
だけシフトしているためこの２つの信号（ｆ） 、 （
ｃｒ）を平均することにより信号（ｈ）とし、第６図（
Ｃ）に示す様に精度を上げることが可能である。本発明
の実施例の構成をとることにより、−ＬＳＢレベルシフ
トされたディジタル信号（ｆ） 、 （ｑ）を同時に得
ることができるため、精度の高いディジタル信号を合成
する時間はＡ／Ｄ変換′器単体の変換時間とすることが
でき、高速な信号処理を必要とする用途に適している。
この実施例ではＡ／Ｄ変換器を２つ並列にした動作を例
として説明したが２コに限る必要は−なくｎコのＡ／Ｄ
１ ｎ−１ 変換器を用い一〜□ＬＳＢまでのオフセットｎ ｎ をそれぞれの入力信号に加算し、オフセットしないもの
と合せてｎコの平均をとり、理論的に精度をｎ倍にする
ことも可能である。
として説明したが２コに限る必要は−なくｎコのＡ／Ｄ
１ ｎ−１ 変換器を用い一〜□ＬＳＢまでのオフセットｎ ｎ をそれぞれの入力信号に加算し、オフセットしないもの
と合せてｎコの平均をとり、理論的に精度をｎ倍にする
ことも可能である。
また平均回路はＡ／Ｄ変換の直後でなくても良く、出力
までの信号処理回路の中に含まれていれば良い。たとえ
ばＬＰＦのように平均化の回路を羊れ自身もっているも
のであればその回路を用いることにより、特別に平均回
路を用いることはない。さらにＤ／Ａ変換後にアナログ
部で平均をとることも可能であり、アナログのＬＰＦで
平均することも可能である。
までの信号処理回路の中に含まれていれば良い。たとえ
ばＬＰＦのように平均化の回路を羊れ自身もっているも
のであればその回路を用いることにより、特別に平均回
路を用いることはない。さらにＤ／Ａ変換後にアナログ
部で平均をとることも可能であり、アナログのＬＰＦで
平均することも可能である。
さらにＡ／Ｄ変換の速度に余裕がある場合、Ａ／Ｄ変換
器の数を減少さすことができる。以下に第２の実施例と
して、同−Ａ／Ｄ変換器で２種のオフセットレベルを加
算したものをそれぞれ時系列的に変換し、処理を行なう
例を示す。たとえば直列（時系列的）に２回、並列で２
回の平均をとる場合の例を第６図に示す。Ａ／Ｄ変換変
換フタツク１７ａは、第４図に示した第１の実施例を直
列（時系列的）に動作するように構成したものである。
器の数を減少さすことができる。以下に第２の実施例と
して、同−Ａ／Ｄ変換器で２種のオフセットレベルを加
算したものをそれぞれ時系列的に変換し、処理を行なう
例を示す。たとえば直列（時系列的）に２回、並列で２
回の平均をとる場合の例を第６図に示す。Ａ／Ｄ変換変
換フタツク１７ａは、第４図に示した第１の実施例を直
列（時系列的）に動作するように構成したものである。
１ｏはＡ、／Ｄ変換器、１２は平均回路、１６ｂはオフ
セット発生回路、１３はタイミング発生回路である。初
めのＡ／Ｄ変換を行なうとき、オフセットレベルを零に
し、ディジタルに変換された信号を平均回路１２でラッ
チし、次のタイミングにおいてオフセットレベルを所定
のレベル・ヒし、この場合は−ＬＳＢのレベルとし、Ａ
／Ｄ変換を行なう。平均回路１２でラッチしたオフセッ
ト零のデータと合せて平均化し、１４の平均回路の入力
とする。１４の平均回路から後の動作は第４図に示した
Ｍｌの実施例と同様である。
セット発生回路、１３はタイミング発生回路である。初
めのＡ／Ｄ変換を行なうとき、オフセットレベルを零に
し、ディジタルに変換された信号を平均回路１２でラッ
チし、次のタイミングにおいてオフセットレベルを所定
のレベル・ヒし、この場合は−ＬＳＢのレベルとし、Ａ
／Ｄ変換を行なう。平均回路１２でラッチしたオフセッ
ト零のデータと合せて平均化し、１４の平均回路の入力
とする。１４の平均回路から後の動作は第４図に示した
Ｍｌの実施例と同様である。
この第２の実施例においてはオフセットのレベルを次の
ように定める。Ａ／Ｄ変換ブロック内にあるオフセット
発生回路１６ｂではτＬＳＢのオフセットを第７図に示
すように周期的に与え、１６ａでは、ＬＳＢのオフセン
トを定状的（直流として）に与え、０，７．＾及び、Ｌ
ＳＢオフセットして変換されたディジタル信号を平均し
て、精度の高いディジタル信号と１て次に必要とする信
号処理回路に供給する。第２の実施例ではＡ／Ｄ変換器
１０にａｂｉｔ精度のものを使用したとすると出力では
その４倍の精度の１０ｂｉｔ精度相自の信号を得ること
が可能となる。
ように定める。Ａ／Ｄ変換ブロック内にあるオフセット
発生回路１６ｂではτＬＳＢのオフセットを第７図に示
すように周期的に与え、１６ａでは、ＬＳＢのオフセン
トを定状的（直流として）に与え、０，７．＾及び、Ｌ
ＳＢオフセットして変換されたディジタル信号を平均し
て、精度の高いディジタル信号と１て次に必要とする信
号処理回路に供給する。第２の実施例ではＡ／Ｄ変換器
１０にａｂｉｔ精度のものを使用したとすると出力では
その４倍の精度の１０ｂｉｔ精度相自の信号を得ること
が可能となる。
以上筒２の実施例の説明を行なったがこの信号処理回路
を、第３図の撮像装置の信号処理に適用し、Ａ／Ｄ変換
器２の代シに用いた場合、第８図の構成となる。１８の
Ａ／Ｄ変換ブロックが本発明のディジタル信号処理装置
であり、８ｂｉｔ精度のＡ／Ｄ変換器を用い、１０ｂｉ
ｔ相当の精度の高いディジタル信号として次の処理回路
に送る。最終的にＲ，Ｂの原色信号に変換されたとき、
５ｂｔｔのＡ／Ｄ変換器単独で信号処理を行なった場合
の赤５．２ ｂｉｔ 、青３．７ ｂｉ ｔと比較して
、＋２ｂｉｔの赤７．２ ｂｉｔ 、青５．７ ｂｉ
ｔの精度となシ、撮像装置の信号処理として十分有効な
ものとすることができる。
を、第３図の撮像装置の信号処理に適用し、Ａ／Ｄ変換
器２の代シに用いた場合、第８図の構成となる。１８の
Ａ／Ｄ変換ブロックが本発明のディジタル信号処理装置
であり、８ｂｉｔ精度のＡ／Ｄ変換器を用い、１０ｂｉ
ｔ相当の精度の高いディジタル信号として次の処理回路
に送る。最終的にＲ，Ｂの原色信号に変換されたとき、
５ｂｔｔのＡ／Ｄ変換器単独で信号処理を行なった場合
の赤５．２ ｂｉｔ 、青３．７ ｂｉ ｔと比較して
、＋２ｂｉｔの赤７．２ ｂｉｔ 、青５．７ ｂｉ
ｔの精度となシ、撮像装置の信号処理として十分有効な
ものとすることができる。
以上実施例を撮像装置の一部として説明したが本発明は
撮像装置に限る必要はな（、Ａ／Ｄ変換器を用いた機器
の精度を上げることに広く応用が可能である。
撮像装置に限る必要はな（、Ａ／Ｄ変換器を用いた機器
の精度を上げることに広く応用が可能である。
発明の効果
本発明の信号処理装置は、アナログ信号より一ディジタ
ル信号に変換する少なくとも２つ以上のＡ／Ｄ変換回路
と、前記アナログ入力信号に、Ａ／Ｄ変換回路のＬＳＢ
Ｌ／ベルのｍ／ ｎ （０≦ｍ（ｎ’、 ｎ 、ｍは整
数）のレベルを加算する回路と、Ａ／Ｄ変換されたディ
ジタル信号を平均する回路を設けること、によシ、Ａ／
Ｄ変換器単独で定まる精度を上げることができ、高精度
なディジタル信号が必要とされる撮像装置などの信号処
理装置に、精度の低いＡ／Ｄ変換器を用いることが可能
となり、コストの面でもまた消費電力の点でもその実用
的効果は大きい。
ル信号に変換する少なくとも２つ以上のＡ／Ｄ変換回路
と、前記アナログ入力信号に、Ａ／Ｄ変換回路のＬＳＢ
Ｌ／ベルのｍ／ ｎ （０≦ｍ（ｎ’、 ｎ 、ｍは整
数）のレベルを加算する回路と、Ａ／Ｄ変換されたディ
ジタル信号を平均する回路を設けること、によシ、Ａ／
Ｄ変換器単独で定まる精度を上げることができ、高精度
なディジタル信号が必要とされる撮像装置などの信号処
理装置に、精度の低いＡ／Ｄ変換器を用いることが可能
となり、コストの面でもまた消費電力の点でもその実用
的効果は大きい。
第１図は固体撮像素子用のモザイク色フィルタの構成を
示す図、第２図は第１図のモザイク色フィルタを配した
固体撮像素子を用い、従来のＡ／Ｄ変換器を用いた信号
処理回路の一例を示すブロック図、第３図は従来の偽輪
郭の改善を行なうディザ法を説明するための波形図、第
４図は本発明の第１の実施例におけるディジタル信号処
理装置のブロック図、第５図は第１の実施例の各部動作
波形を示す波形図、第６図は本発明の第２の実施例にお
けるディジタル信号処理装置のブロック図、第７図は同
装置の電圧波形を示す波形図、第８図は固体撮像装置に
本発明の信号処理装置を用いた第３の実施例のブロック
図である。 １０・・・・・・Ａ／Ｄ変換器、１１・・・・・・オフ
セット発生回路、１２．１４・・・・・・平均回路、１
３・・・・・・タイミング発生回路、１６ａ、ｂ・・・
・・・オフセット発生回路、１７ａ、ｂ、１８・・・・
・・Ａ／Ｄ変換ブロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名纂１
図 莞２図 第３図 す 阿６図 第 ７Ｕ′７Ｊ
示す図、第２図は第１図のモザイク色フィルタを配した
固体撮像素子を用い、従来のＡ／Ｄ変換器を用いた信号
処理回路の一例を示すブロック図、第３図は従来の偽輪
郭の改善を行なうディザ法を説明するための波形図、第
４図は本発明の第１の実施例におけるディジタル信号処
理装置のブロック図、第５図は第１の実施例の各部動作
波形を示す波形図、第６図は本発明の第２の実施例にお
けるディジタル信号処理装置のブロック図、第７図は同
装置の電圧波形を示す波形図、第８図は固体撮像装置に
本発明の信号処理装置を用いた第３の実施例のブロック
図である。 １０・・・・・・Ａ／Ｄ変換器、１１・・・・・・オフ
セット発生回路、１２．１４・・・・・・平均回路、１
３・・・・・・タイミング発生回路、１６ａ、ｂ・・・
・・・オフセット発生回路、１７ａ、ｂ、１８・・・・
・・Ａ／Ｄ変換ブロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名纂１
図 莞２図 第３図 す 阿６図 第 ７Ｕ′７Ｊ
Claims (2)
- （１） アナログ信号よりディジタル信号に変換する複
数のＡ／Ｄ変換器と、前記各アナログ信号に、Ａ／Ｄ変
換器のＬＳＢＬ／ベルのｍ ／ ｎ （０≦ｍ（ｎ。 ｎ、ｍは整数）のレベルのオフセット信号を加算するこ
とを特徴としたディジタル信号処理装置。 - （２） Ａ／Ｄ変換器の信号を平均することを特徴とす
る特許請求の範囲第１項記載のディジタル信号処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25133583A JPS60143023A (ja) | 1983-12-29 | 1983-12-29 | デイジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25133583A JPS60143023A (ja) | 1983-12-29 | 1983-12-29 | デイジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143023A true JPS60143023A (ja) | 1985-07-29 |
Family
ID=17221290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25133583A Pending JPS60143023A (ja) | 1983-12-29 | 1983-12-29 | デイジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143023A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283295A (ja) * | 1987-05-14 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 輝度信号発生装置 |
| WO1989012359A1 (en) * | 1988-06-08 | 1989-12-14 | Fujitsu Limited | Signal processor |
| JPH07118628B1 (ja) * | 1988-06-08 | 1995-12-18 | Fujitsu Ltd | |
| US5615235A (en) * | 1988-06-08 | 1997-03-25 | Fujitsu Limited | Signal processing system for use in a digital signal clock changing apparatus |
| JP2016163288A (ja) * | 2015-03-05 | 2016-09-05 | 三菱電機株式会社 | アナログ／デジタル変換装置 |
-
1983
- 1983-12-29 JP JP25133583A patent/JPS60143023A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283295A (ja) * | 1987-05-14 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 輝度信号発生装置 |
| WO1989012359A1 (en) * | 1988-06-08 | 1989-12-14 | Fujitsu Limited | Signal processor |
| JPH07118628B1 (ja) * | 1988-06-08 | 1995-12-18 | Fujitsu Ltd | |
| US5615235A (en) * | 1988-06-08 | 1997-03-25 | Fujitsu Limited | Signal processing system for use in a digital signal clock changing apparatus |
| JP2016163288A (ja) * | 2015-03-05 | 2016-09-05 | 三菱電機株式会社 | アナログ／デジタル変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3035930B2 (ja) | カラー固体撮像装置 | |
| US5691821A (en) | A/D converting apparatus and image sensing apparatus | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| JPS60143023A (ja) | デイジタル信号処理装置 | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| RU2004136445A (ru) | Способ преобразования цифрового сигнала изображения и устройство для его реализации | |
| US4547796A (en) | Digital color video signal encoder | |
| JPS60143022A (ja) | デイジタル信号処理装置 | |
| JP2815474B2 (ja) | 画像処理装置 | |
| JP2533203B2 (ja) | 映像信号処理方法 | |
| JPS60127883A (ja) | デイジタルカメラ | |
| JP2558696B2 (ja) | ディジタル信号処理装置 | |
| JP2584771B2 (ja) | 輝度信号発生装置 | |
| JPS62183673A (ja) | 画像形成装置 | |
| JPS61280189A (ja) | デジタルテレビジヨンカメラ装置 | |
| JPS6243974A (ja) | カラ−画像処理装置 | |
| SU745018A1 (ru) | Устройство кодировани сигналов цветного телевидени | |
| JPH04313966A (ja) | ビデオ信号のフレア補正回路 | |
| JPS5928788A (ja) | 色信号エンコ−ダ装置 | |
| JPH0151232B2 (ja) | ||
| JPH05111046A (ja) | カラービデオカメラのホワイトバランス回路 | |
| JPS6081991A (ja) | カラ−固体撮像装置 | |
| JPH02273240A (ja) | 印写装置 | |
| JPH08140103A (ja) | カラーカメラにおける映像信号処理装置 | |
| JPH06189178A (ja) | 撮像装置 |