JPS60143023A - デイジタル信号処理装置 - Google Patents
デイジタル信号処理装置Info
- Publication number
- JPS60143023A JPS60143023A JP25133583A JP25133583A JPS60143023A JP S60143023 A JPS60143023 A JP S60143023A JP 25133583 A JP25133583 A JP 25133583A JP 25133583 A JP25133583 A JP 25133583A JP S60143023 A JPS60143023 A JP S60143023A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- circuit
- signal processing
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号をディジタル信号に変換し、信号
処理を行ない、ディジタル信号の精度を向上さす信号処
理装置に関するものである。
処理を行ない、ディジタル信号の精度を向上さす信号処
理装置に関するものである。
従来例の構成とその問題点
近年ディジタル信号処理は画像処理に広く用いられる様
になシ、固体撮像素子よシの信号をA/D変換し、ディ
ジタルで信号処理を行なう装置が開発されているが、信
号処理過程において信号の精度が不足し、問題となる。
になシ、固体撮像素子よシの信号をA/D変換し、ディ
ジタルで信号処理を行なう装置が開発されているが、信
号処理過程において信号の精度が不足し、問題となる。
以下にアナログの撮像装置をディジタル信号処理にi゛
きかえ、従来のA/D変換器を用いたディジタル化され
た単板式の固体撮像装置のディジタル信号処理装置につ
いて説明する。
きかえ、従来のA/D変換器を用いたディジタル化され
た単板式の固体撮像装置のディジタル信号処理装置につ
いて説明する。
第1図は固体撮像素子の受光素子上に配置するモザイク
フィルタで、各受光素子の上に1つの色のフィルタが置
かれる。第2図のフィルタの配列について説明する。あ
るフィールドのn番目の水平ラインには透明(W)、グ
リーン(G)のフィルタがn+1番の水平ラインには、
シアン(Cy)、イエロー(Ye)のフィルタが配置さ
れる。次のフィールドのn′番目の水平ラインにはグリ
ーン(G)。
フィルタで、各受光素子の上に1つの色のフィルタが置
かれる。第2図のフィルタの配列について説明する。あ
るフィールドのn番目の水平ラインには透明(W)、グ
リーン(G)のフィルタがn+1番の水平ラインには、
シアン(Cy)、イエロー(Ye)のフィルタが配置さ
れる。次のフィールドのn′番目の水平ラインにはグリ
ーン(G)。
透明(W)のフィルタが、n’+1番目の水平ラインニ
ハ、イエロー(Ye) 、シアン(Cy)のフィルタが
配置される。
ハ、イエロー(Ye) 、シアン(Cy)のフィルタが
配置される。
第3図に第1図のモザイクフィルタをもった固体撮像素
子゛を用いたカラービデオカメラの具体例を示すもので
あシ、1は固体撮像素子で各画素ごとの光電変換された
電気信号を駆動パルスで順次読み出していく。2は1の
固体撮像素子の出力信号をディジタル信号に変換するA
/Dコンバータである。3は1水平走査期間遅延(I
HDL )させ、4の同時化回路に原信号を1水平走査
期間遅延させた信号と原信号とを入力する。4の同時化
回路で4つの色成分W、G。
子゛を用いたカラービデオカメラの具体例を示すもので
あシ、1は固体撮像素子で各画素ごとの光電変換された
電気信号を駆動パルスで順次読み出していく。2は1の
固体撮像素子の出力信号をディジタル信号に変換するA
/Dコンバータである。3は1水平走査期間遅延(I
HDL )させ、4の同時化回路に原信号を1水平走査
期間遅延させた信号と原信号とを入力する。4の同時化
回路で4つの色成分W、G。
Ye、Cyに分解する。5はマトリックスと利得調整す
る回路でW、G、Ye、Cyから赤(R)、緑(G)。
る回路でW、G、Ye、Cyから赤(R)、緑(G)。
青(B)にマトリックスして得て、ホワイトバランスが
イUられる様に利得調整された出力信号R8,Go。
イUられる様に利得調整された出力信号R8,Go。
Boを得る。マトリックスの式は
(W−Cy) 十’、e’Ye−G)
n= □
(W−Ye) +(Cy−G)
B=□
(W+G)+(Ye+Cy)−2R−2BG=
となる。
6はγ補正する回路で3原色の入力信号R8゜Go、B
oに対して、H845、G 845 、 B 845
の出力を得る。
oに対して、H845、G 845 、 B 845
の出力を得る。
7はマ) l)ックス回路で、輝度信号Y。(Yo−o
、sRo+0.6G845+0.1 B045)と色差
信号C1(C1−R&45−Yo)、C2(C2−B0
45−Yo)を得、8のエンコーダでエンコードされた
信号を得、9のD/Aでディジタル信号をアナログ信号
に変換して、標準テレビジョン信号にする。一般にビデ
オ信号の周波数帯域をもつ信号をディジタル化して、信
号処理する場合、並列的処理をする。またA/Dコンバ
ータは全並列型がもちいられる。
、sRo+0.6G845+0.1 B045)と色差
信号C1(C1−R&45−Yo)、C2(C2−B0
45−Yo)を得、8のエンコーダでエンコードされた
信号を得、9のD/Aでディジタル信号をアナログ信号
に変換して、標準テレビジョン信号にする。一般にビデ
オ信号の周波数帯域をもつ信号をディジタル化して、信
号処理する場合、並列的処理をする。またA/Dコンバ
ータは全並列型がもちいられる。
そのため、8ビツトのA/Dでコンパレータが256個
必要で、これを9ビツトにすると512個、また10ビ
ツトにすると1024個になる。
必要で、これを9ビツトにすると512個、また10ビ
ツトにすると1024個になる。
1ビツトのビット数を増加すると2倍のコンパレータが
必要であるのでなるべくビット数の少ないA/Dを用い
る必要がある。例えば今、8ビツトのA/Dコンバータ
を用い、透明(W)部の信号の最高値を8ビツトとする
と、赤(R)はWの振巾の約−で、青(B)の振巾は約
−である。そのため赤7 7 のビット数は6.7ビツト、青のビット数は5.2ビツ
トになる。これをγ補正すると少なくとも1.5ビツト
は減少する。そのため赤のビット数は5.2ビツト、青
のビット数は3.7ビツトになる。一般に色のビット数
は6ビツト程度必袈であることを考えるとA/Dコンバ
ータは10ビツト必要になる。これはコンパレータが個
数が1024個必要で、コストが非常に高く、また消費
電力も多くなるという問題点を有していた。
必要であるのでなるべくビット数の少ないA/Dを用い
る必要がある。例えば今、8ビツトのA/Dコンバータ
を用い、透明(W)部の信号の最高値を8ビツトとする
と、赤(R)はWの振巾の約−で、青(B)の振巾は約
−である。そのため赤7 7 のビット数は6.7ビツト、青のビット数は5.2ビツ
トになる。これをγ補正すると少なくとも1.5ビツト
は減少する。そのため赤のビット数は5.2ビツト、青
のビット数は3.7ビツトになる。一般に色のビット数
は6ビツト程度必袈であることを考えるとA/Dコンバ
ータは10ビツト必要になる。これはコンパレータが個
数が1024個必要で、コストが非常に高く、また消費
電力も多くなるという問題点を有していた。
まだbit数が少なく、量子化のステップ(1LSBの
レベル)が大きいとき、CRT上で偽輪郭が発生し、画
質をいちじるしく悪化させる。この改善手段としてディ
サ法が提案されている。
レベル)が大きいとき、CRT上で偽輪郭が発生し、画
質をいちじるしく悪化させる。この改善手段としてディ
サ法が提案されている。
(J、O,Limb:Be1l Sygt、Tech、
J、、48.7 PP2655〜2582(1969)
)この方法を第3図に示す。第3図(−)は直線的にレ
ベルが上っていくランプ波形に対して図に示す量子化レ
ベル(1LSB)で量子化(A/D変換)したものであ
る。ディザ法はこのアナログ信号に対してランダムな擬
似雑音第3図(b)を加算し、第3図(c)のアナログ
信号とする。この加算された信号に対してA/D変換を
行なうもので、擬似雑音により一定の閾値の上下に信号
がふられた場所ではA/D変換後の出力も1LSB分だ
け上下に分離する。このため、第3図体)で見えた偽輪
郭は分散され、見えにくくなるが、擬似雑音を加えてい
るため、S/N比が悪くなる。また偽輪郭は見えにくく
なっているが、これは偽輪郭に相当するエツジがノイズ
により分散されているのであり、A/D変換された信号
の精度が上ったためではない。
J、、48.7 PP2655〜2582(1969)
)この方法を第3図に示す。第3図(−)は直線的にレ
ベルが上っていくランプ波形に対して図に示す量子化レ
ベル(1LSB)で量子化(A/D変換)したものであ
る。ディザ法はこのアナログ信号に対してランダムな擬
似雑音第3図(b)を加算し、第3図(c)のアナログ
信号とする。この加算された信号に対してA/D変換を
行なうもので、擬似雑音により一定の閾値の上下に信号
がふられた場所ではA/D変換後の出力も1LSB分だ
け上下に分離する。このため、第3図体)で見えた偽輪
郭は分散され、見えにくくなるが、擬似雑音を加えてい
るため、S/N比が悪くなる。また偽輪郭は見えにくく
なっているが、これは偽輪郭に相当するエツジがノイズ
により分散されているのであり、A/D変換された信号
の精度が上ったためではない。
発明の目的
本発明は上記の問題点を解消するもので、同一の精度を
もったA/D変換器を、回路処理によりその精度を上げ
て使用することを可能とし、A/D変換器に必要とされ
る精度を等制約に下げるディジタル信号処理装置を提供
することを目的とする。
もったA/D変換器を、回路処理によりその精度を上げ
て使用することを可能とし、A/D変換器に必要とされ
る精度を等制約に下げるディジタル信号処理装置を提供
することを目的とする。
発明の構成
本発明は、アナログ入力信号をサンプルホールドし、ア
ナログ信号よシディジタル信号に変換する複数のA/D
変換回路と、前記アナログ信号にA/D変換回路のLS
Bのm / nのレベルの信号を発生し、加算するオフ
セット発生回路と、A/D変換されたディジタル信号を
平均する平均回路より構成されるディジタル信号処理装
置であり、A/D変換暮を単独で用いたときの精度より
高い精度のディジタル信号を得ることができるものであ
る。
ナログ信号よシディジタル信号に変換する複数のA/D
変換回路と、前記アナログ信号にA/D変換回路のLS
Bのm / nのレベルの信号を発生し、加算するオフ
セット発生回路と、A/D変換されたディジタル信号を
平均する平均回路より構成されるディジタル信号処理装
置であり、A/D変換暮を単独で用いたときの精度より
高い精度のディジタル信号を得ることができるものであ
る。
実施例の説明
第4図は本発明の実施例における信号処理装置のブロッ
ク図である。第4図において1QはA/D変換器、12
は平均回路、13はタイミング発生回路、11はオフセ
ット発生回路である。
ク図である。第4図において1QはA/D変換器、12
は平均回路、13はタイミング発生回路、11はオフセ
ット発生回路である。
上記のように構成されたこの実施例の信号処理装置につ
いて、以下にその動作を説明する。信号(d)は入力信
号であり信号(e)は−1LSBレベルだけオフセット
されたものである。第6図(a)の実線と破線はそれぞ
れ信号(d)と信号0に対応しており、破線で示した信
号(e)は実線の信号(d)に−1LSBレベルだけ加
算されたものである。各A/D変換器でディジタルに変
換された信号(f) ’t (9)は第6図Φ)の実線
と破線に対応する。、LSBレベルのオフセットによ一
シスレジホールドレベルが変化し、1LSB増化する時
刻が変化する。このようにディジタル変換された信号の
変化点がアナログ信号においチー L S Bのレベル
だけシフトしているためこの2つの信号(f) 、 (
cr)を平均することにより信号(h)とし、第6図(
C)に示す様に精度を上げることが可能である。本発明
の実施例の構成をとることにより、−LSBレベルシフ
トされたディジタル信号(f) 、 (q)を同時に得
ることができるため、精度の高いディジタル信号を合成
する時間はA/D変換′器単体の変換時間とすることが
でき、高速な信号処理を必要とする用途に適している。
いて、以下にその動作を説明する。信号(d)は入力信
号であり信号(e)は−1LSBレベルだけオフセット
されたものである。第6図(a)の実線と破線はそれぞ
れ信号(d)と信号0に対応しており、破線で示した信
号(e)は実線の信号(d)に−1LSBレベルだけ加
算されたものである。各A/D変換器でディジタルに変
換された信号(f) ’t (9)は第6図Φ)の実線
と破線に対応する。、LSBレベルのオフセットによ一
シスレジホールドレベルが変化し、1LSB増化する時
刻が変化する。このようにディジタル変換された信号の
変化点がアナログ信号においチー L S Bのレベル
だけシフトしているためこの2つの信号(f) 、 (
cr)を平均することにより信号(h)とし、第6図(
C)に示す様に精度を上げることが可能である。本発明
の実施例の構成をとることにより、−LSBレベルシフ
トされたディジタル信号(f) 、 (q)を同時に得
ることができるため、精度の高いディジタル信号を合成
する時間はA/D変換′器単体の変換時間とすることが
でき、高速な信号処理を必要とする用途に適している。
この実施例ではA/D変換器を2つ並列にした動作を例
として説明したが2コに限る必要は−なくnコのA/D
1 n−1 変換器を用い一〜□LSBまでのオフセットn n をそれぞれの入力信号に加算し、オフセットしないもの
と合せてnコの平均をとり、理論的に精度をn倍にする
ことも可能である。
として説明したが2コに限る必要は−なくnコのA/D
1 n−1 変換器を用い一〜□LSBまでのオフセットn n をそれぞれの入力信号に加算し、オフセットしないもの
と合せてnコの平均をとり、理論的に精度をn倍にする
ことも可能である。
また平均回路はA/D変換の直後でなくても良く、出力
までの信号処理回路の中に含まれていれば良い。たとえ
ばLPFのように平均化の回路を羊れ自身もっているも
のであればその回路を用いることにより、特別に平均回
路を用いることはない。さらにD/A変換後にアナログ
部で平均をとることも可能であり、アナログのLPFで
平均することも可能である。
までの信号処理回路の中に含まれていれば良い。たとえ
ばLPFのように平均化の回路を羊れ自身もっているも
のであればその回路を用いることにより、特別に平均回
路を用いることはない。さらにD/A変換後にアナログ
部で平均をとることも可能であり、アナログのLPFで
平均することも可能である。
さらにA/D変換の速度に余裕がある場合、A/D変換
器の数を減少さすことができる。以下に第2の実施例と
して、同−A/D変換器で2種のオフセットレベルを加
算したものをそれぞれ時系列的に変換し、処理を行なう
例を示す。たとえば直列(時系列的)に2回、並列で2
回の平均をとる場合の例を第6図に示す。A/D変換変
換フタツク17aは、第4図に示した第1の実施例を直
列(時系列的)に動作するように構成したものである。
器の数を減少さすことができる。以下に第2の実施例と
して、同−A/D変換器で2種のオフセットレベルを加
算したものをそれぞれ時系列的に変換し、処理を行なう
例を示す。たとえば直列(時系列的)に2回、並列で2
回の平均をとる場合の例を第6図に示す。A/D変換変
換フタツク17aは、第4図に示した第1の実施例を直
列(時系列的)に動作するように構成したものである。
1oはA、/D変換器、12は平均回路、16bはオフ
セット発生回路、13はタイミング発生回路である。初
めのA/D変換を行なうとき、オフセットレベルを零に
し、ディジタルに変換された信号を平均回路12でラッ
チし、次のタイミングにおいてオフセットレベルを所定
のレベル・ヒし、この場合は−LSBのレベルとし、A
/D変換を行なう。平均回路12でラッチしたオフセッ
ト零のデータと合せて平均化し、14の平均回路の入力
とする。14の平均回路から後の動作は第4図に示した
Mlの実施例と同様である。
セット発生回路、13はタイミング発生回路である。初
めのA/D変換を行なうとき、オフセットレベルを零に
し、ディジタルに変換された信号を平均回路12でラッ
チし、次のタイミングにおいてオフセットレベルを所定
のレベル・ヒし、この場合は−LSBのレベルとし、A
/D変換を行なう。平均回路12でラッチしたオフセッ
ト零のデータと合せて平均化し、14の平均回路の入力
とする。14の平均回路から後の動作は第4図に示した
Mlの実施例と同様である。
この第2の実施例においてはオフセットのレベルを次の
ように定める。A/D変換ブロック内にあるオフセット
発生回路16bではτLSBのオフセットを第7図に示
すように周期的に与え、16aでは、LSBのオフセン
トを定状的(直流として)に与え、0,7.^及び、L
SBオフセットして変換されたディジタル信号を平均し
て、精度の高いディジタル信号と1て次に必要とする信
号処理回路に供給する。第2の実施例ではA/D変換器
10にabit精度のものを使用したとすると出力では
その4倍の精度の10bit精度相自の信号を得ること
が可能となる。
ように定める。A/D変換ブロック内にあるオフセット
発生回路16bではτLSBのオフセットを第7図に示
すように周期的に与え、16aでは、LSBのオフセン
トを定状的(直流として)に与え、0,7.^及び、L
SBオフセットして変換されたディジタル信号を平均し
て、精度の高いディジタル信号と1て次に必要とする信
号処理回路に供給する。第2の実施例ではA/D変換器
10にabit精度のものを使用したとすると出力では
その4倍の精度の10bit精度相自の信号を得ること
が可能となる。
以上筒2の実施例の説明を行なったがこの信号処理回路
を、第3図の撮像装置の信号処理に適用し、A/D変換
器2の代シに用いた場合、第8図の構成となる。18の
A/D変換ブロックが本発明のディジタル信号処理装置
であり、8bit精度のA/D変換器を用い、10bi
t相当の精度の高いディジタル信号として次の処理回路
に送る。最終的にR,Bの原色信号に変換されたとき、
5bttのA/D変換器単独で信号処理を行なった場合
の赤5.2 bit 、青3.7 bi tと比較して
、+2bitの赤7.2 bit 、青5.7 bi
tの精度となシ、撮像装置の信号処理として十分有効な
ものとすることができる。
を、第3図の撮像装置の信号処理に適用し、A/D変換
器2の代シに用いた場合、第8図の構成となる。18の
A/D変換ブロックが本発明のディジタル信号処理装置
であり、8bit精度のA/D変換器を用い、10bi
t相当の精度の高いディジタル信号として次の処理回路
に送る。最終的にR,Bの原色信号に変換されたとき、
5bttのA/D変換器単独で信号処理を行なった場合
の赤5.2 bit 、青3.7 bi tと比較して
、+2bitの赤7.2 bit 、青5.7 bi
tの精度となシ、撮像装置の信号処理として十分有効な
ものとすることができる。
以上実施例を撮像装置の一部として説明したが本発明は
撮像装置に限る必要はな(、A/D変換器を用いた機器
の精度を上げることに広く応用が可能である。
撮像装置に限る必要はな(、A/D変換器を用いた機器
の精度を上げることに広く応用が可能である。
発明の効果
本発明の信号処理装置は、アナログ信号より一ディジタ
ル信号に変換する少なくとも2つ以上のA/D変換回路
と、前記アナログ入力信号に、A/D変換回路のLSB
L/ベルのm/ n (0≦m(n’、 n 、mは整
数)のレベルを加算する回路と、A/D変換されたディ
ジタル信号を平均する回路を設けること、によシ、A/
D変換器単独で定まる精度を上げることができ、高精度
なディジタル信号が必要とされる撮像装置などの信号処
理装置に、精度の低いA/D変換器を用いることが可能
となり、コストの面でもまた消費電力の点でもその実用
的効果は大きい。
ル信号に変換する少なくとも2つ以上のA/D変換回路
と、前記アナログ入力信号に、A/D変換回路のLSB
L/ベルのm/ n (0≦m(n’、 n 、mは整
数)のレベルを加算する回路と、A/D変換されたディ
ジタル信号を平均する回路を設けること、によシ、A/
D変換器単独で定まる精度を上げることができ、高精度
なディジタル信号が必要とされる撮像装置などの信号処
理装置に、精度の低いA/D変換器を用いることが可能
となり、コストの面でもまた消費電力の点でもその実用
的効果は大きい。
第1図は固体撮像素子用のモザイク色フィルタの構成を
示す図、第2図は第1図のモザイク色フィルタを配した
固体撮像素子を用い、従来のA/D変換器を用いた信号
処理回路の一例を示すブロック図、第3図は従来の偽輪
郭の改善を行なうディザ法を説明するための波形図、第
4図は本発明の第1の実施例におけるディジタル信号処
理装置のブロック図、第5図は第1の実施例の各部動作
波形を示す波形図、第6図は本発明の第2の実施例にお
けるディジタル信号処理装置のブロック図、第7図は同
装置の電圧波形を示す波形図、第8図は固体撮像装置に
本発明の信号処理装置を用いた第3の実施例のブロック
図である。 10・・・・・・A/D変換器、11・・・・・・オフ
セット発生回路、12.14・・・・・・平均回路、1
3・・・・・・タイミング発生回路、16a、b・・・
・・・オフセット発生回路、17a、b、18・・・・
・・A/D変換ブロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名纂1
図 莞2図 第3図 す 阿6図 第 7U′7J
示す図、第2図は第1図のモザイク色フィルタを配した
固体撮像素子を用い、従来のA/D変換器を用いた信号
処理回路の一例を示すブロック図、第3図は従来の偽輪
郭の改善を行なうディザ法を説明するための波形図、第
4図は本発明の第1の実施例におけるディジタル信号処
理装置のブロック図、第5図は第1の実施例の各部動作
波形を示す波形図、第6図は本発明の第2の実施例にお
けるディジタル信号処理装置のブロック図、第7図は同
装置の電圧波形を示す波形図、第8図は固体撮像装置に
本発明の信号処理装置を用いた第3の実施例のブロック
図である。 10・・・・・・A/D変換器、11・・・・・・オフ
セット発生回路、12.14・・・・・・平均回路、1
3・・・・・・タイミング発生回路、16a、b・・・
・・・オフセット発生回路、17a、b、18・・・・
・・A/D変換ブロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名纂1
図 莞2図 第3図 す 阿6図 第 7U′7J
Claims (2)
- (1) アナログ信号よりディジタル信号に変換する複
数のA/D変換器と、前記各アナログ信号に、A/D変
換器のLSBL/ベルのm / n (0≦m(n。 n、mは整数)のレベルのオフセット信号を加算するこ
とを特徴としたディジタル信号処理装置。 - (2) A/D変換器の信号を平均することを特徴とす
る特許請求の範囲第1項記載のディジタル信号処理装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25133583A JPS60143023A (ja) | 1983-12-29 | 1983-12-29 | デイジタル信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25133583A JPS60143023A (ja) | 1983-12-29 | 1983-12-29 | デイジタル信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60143023A true JPS60143023A (ja) | 1985-07-29 |
Family
ID=17221290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25133583A Pending JPS60143023A (ja) | 1983-12-29 | 1983-12-29 | デイジタル信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60143023A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283295A (ja) * | 1987-05-14 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 輝度信号発生装置 |
WO1989012359A1 (en) * | 1988-06-08 | 1989-12-14 | Fujitsu Limited | Signal processor |
JPH07118628B1 (ja) * | 1988-06-08 | 1995-12-18 | Fujitsu Ltd | |
US5615235A (en) * | 1988-06-08 | 1997-03-25 | Fujitsu Limited | Signal processing system for use in a digital signal clock changing apparatus |
JP2016163288A (ja) * | 2015-03-05 | 2016-09-05 | 三菱電機株式会社 | アナログ/デジタル変換装置 |
-
1983
- 1983-12-29 JP JP25133583A patent/JPS60143023A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283295A (ja) * | 1987-05-14 | 1988-11-21 | Matsushita Electric Ind Co Ltd | 輝度信号発生装置 |
WO1989012359A1 (en) * | 1988-06-08 | 1989-12-14 | Fujitsu Limited | Signal processor |
JPH07118628B1 (ja) * | 1988-06-08 | 1995-12-18 | Fujitsu Ltd | |
US5615235A (en) * | 1988-06-08 | 1997-03-25 | Fujitsu Limited | Signal processing system for use in a digital signal clock changing apparatus |
JP2016163288A (ja) * | 2015-03-05 | 2016-09-05 | 三菱電機株式会社 | アナログ/デジタル変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3035930B2 (ja) | カラー固体撮像装置 | |
US5691821A (en) | A/D converting apparatus and image sensing apparatus | |
US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
JPS60143023A (ja) | デイジタル信号処理装置 | |
US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
RU2004136445A (ru) | Способ преобразования цифрового сигнала изображения и устройство для его реализации | |
US4547796A (en) | Digital color video signal encoder | |
JPS60143022A (ja) | デイジタル信号処理装置 | |
JP2815474B2 (ja) | 画像処理装置 | |
JP2533203B2 (ja) | 映像信号処理方法 | |
JPS60127883A (ja) | デイジタルカメラ | |
JP2558696B2 (ja) | ディジタル信号処理装置 | |
JP2584771B2 (ja) | 輝度信号発生装置 | |
JPS62183673A (ja) | 画像形成装置 | |
JPS61280189A (ja) | デジタルテレビジヨンカメラ装置 | |
JPS6243974A (ja) | カラ−画像処理装置 | |
SU745018A1 (ru) | Устройство кодировани сигналов цветного телевидени | |
JPH04313966A (ja) | ビデオ信号のフレア補正回路 | |
JPS5928788A (ja) | 色信号エンコ−ダ装置 | |
JPH0151232B2 (ja) | ||
JPH05111046A (ja) | カラービデオカメラのホワイトバランス回路 | |
JPS6081991A (ja) | カラ−固体撮像装置 | |
JPH02273240A (ja) | 印写装置 | |
JPH08140103A (ja) | カラーカメラにおける映像信号処理装置 | |
JPH06189178A (ja) | 撮像装置 |