JPS60136460A - Dtmf信号発生装置 - Google Patents
Dtmf信号発生装置Info
- Publication number
- JPS60136460A JPS60136460A JP24411783A JP24411783A JPS60136460A JP S60136460 A JPS60136460 A JP S60136460A JP 24411783 A JP24411783 A JP 24411783A JP 24411783 A JP24411783 A JP 24411783A JP S60136460 A JPS60136460 A JP S60136460A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- cosine wave
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/30—Devices which can set up and transmit only one digit at a time
- H04M1/50—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies
- H04M1/505—Devices which can set up and transmit only one digit at a time by generating or selecting currents of predetermined frequencies or combinations of frequencies signals generated in digital form
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電話通信回線網におけるDTMF(デュア
ルトーンマルチゾルフリーケンシー)信号発生装置に係
り、特にゾッシュ式電話機のキー操作に応じたDTMF
信号を発生して標準的な電話回線に送出するものに関す
る。
ルトーンマルチゾルフリーケンシー)信号発生装置に係
り、特にゾッシュ式電話機のキー操作に応じたDTMF
信号を発生して標準的な電話回線に送出するものに関す
る。
周知のように、首記の如きDTMF信号発生装置は、基
準発振回路から出力される基準クロック信号を、操作さ
れたキーの位置する行及び列毎に規格化された周波数に
までそれぞれ分周し、これら分周信号をそれぞれ異なる
周期のコサイン波形に変換して合成することにより、1
つのキーに対応し7’(DTMF信号を得るようにして
いる。
準発振回路から出力される基準クロック信号を、操作さ
れたキーの位置する行及び列毎に規格化された周波数に
までそれぞれ分周し、これら分周信号をそれぞれ異なる
周期のコサイン波形に変換して合成することにより、1
つのキーに対応し7’(DTMF信号を得るようにして
いる。
ところで、従来のDTMF信号発生装置は、その基準発
振回路から出力される基準クロック信号の周波数が3.
58 (MHz 〕と高いため、消費電流が多く回線電
圧が約3.0〜3.5[V)以上でないと発振動作を行
なうことができないものである。ところが、実際の電話
回線においては、回線電圧が1.5〜2.0(V〕程度
にまで降下することがあシ、このような場合、DTMF
′信号発生装置が動作されなくなるという問題が生じる
。
振回路から出力される基準クロック信号の周波数が3.
58 (MHz 〕と高いため、消費電流が多く回線電
圧が約3.0〜3.5[V)以上でないと発振動作を行
なうことができないものである。ところが、実際の電話
回線においては、回線電圧が1.5〜2.0(V〕程度
にまで降下することがあシ、このような場合、DTMF
′信号発生装置が動作されなくなるという問題が生じる
。
さらに、従来のDT■゛信号発生装置は、消費電流が多
く、分周回路の構成が複雑であるとともに、基準発振回
路に用いられる3、 58 (MHz )用の水晶振動
子が高価で経済的にも不利になる等、種々の問111’
に有しているものである。
く、分周回路の構成が複雑であるとともに、基準発振回
路に用いられる3、 58 (MHz )用の水晶振動
子が高価で経済的にも不利になる等、種々の問111’
に有しているものである。
そこで、従来より、基準クロック信号の周波数を低くシ
、消費電流を少なくして低電圧でも動作し得るようにす
ることも考えられているが、単純に基準クロック信号の
周波数を低くしてしまうと、キー配列の行及び列毎にそ
れぞれ規格化された周波数にまでクロック信号全分周す
るための分周比の設定が困難になシ、また分周回路自体
の構成もより複雑化し、ひいては精度のよいDTMF信
号を得ることができなくなってしまうものである。
、消費電流を少なくして低電圧でも動作し得るようにす
ることも考えられているが、単純に基準クロック信号の
周波数を低くしてしまうと、キー配列の行及び列毎にそ
れぞれ規格化された周波数にまでクロック信号全分周す
るための分周比の設定が困難になシ、また分周回路自体
の構成もより複雑化し、ひいては精度のよいDTMF信
号を得ることができなくなってしまうものである。
このため、従来より、低電圧でも十分安定に動作し得る
とともに、構成簡易にして経済的にも有利となるDTM
F信号発生装置の開発が要望されており、またこの要望
は、近時、DTMF信号発生装置’i CMO8集積回
路化するという要望ともあいまって、可及的に実現され
ることが強く望まれている。
とともに、構成簡易にして経済的にも有利となるDTM
F信号発生装置の開発が要望されており、またこの要望
は、近時、DTMF信号発生装置’i CMO8集積回
路化するという要望ともあいまって、可及的に実現され
ることが強く望まれている。
この発明は上記事情に基づいてなされたもので、低電源
電圧で動作可能であυ、構成簡易にして経済的にも有利
であるとともに、集積回路化全効果的に促進させ得る極
めて良好なりTMF信号発生装置を提供すること?目的
とする。
電圧で動作可能であυ、構成簡易にして経済的にも有利
であるとともに、集積回路化全効果的に促進させ得る極
めて良好なりTMF信号発生装置を提供すること?目的
とする。
すなわち、この発明は、操作されたキーの種別に対応し
て基準周波数信号上それぞれ二種の規格周波数にまで分
周するとともに該分周周期とほぼ等しい周期をもつサイ
ン波信号音発生する分周及びサイン波発生手段と、この
サイン波発生手段から出力された両信号を合成して得ら
れたDT■゛信号を電話回線に送出する合成手段とを有
するDTMF信号発生装置において、前記基準周波数信
号を発生する回路をMOg形半導体累子と固有振動菓子
とを含んで構成しかつ発振周波数’k 480 (kH
z )近傍に設定するとともに、前記分周手段に対して
前記480 (kHz )近傍の基準周波数信号を前記
規格周波数にまで分周し得る分周比を与えるようにする
ことによシ、低電圧でも十分安定に動作し得るようにし
たものである。
て基準周波数信号上それぞれ二種の規格周波数にまで分
周するとともに該分周周期とほぼ等しい周期をもつサイ
ン波信号音発生する分周及びサイン波発生手段と、この
サイン波発生手段から出力された両信号を合成して得ら
れたDT■゛信号を電話回線に送出する合成手段とを有
するDTMF信号発生装置において、前記基準周波数信
号を発生する回路をMOg形半導体累子と固有振動菓子
とを含んで構成しかつ発振周波数’k 480 (kH
z )近傍に設定するとともに、前記分周手段に対して
前記480 (kHz )近傍の基準周波数信号を前記
規格周波数にまで分周し得る分周比を与えるようにする
ことによシ、低電圧でも十分安定に動作し得るようにし
たものである。
以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、11は基準発振回路で、
インバータ11&、抵抗J 7 b 、 480 [k
Hz 、]の固有振動数を有−jるセラオックレゾネー
タ11c、コンデンサ11d。
に説明する。第1図において、11は基準発振回路で、
インバータ11&、抵抗J 7 b 、 480 [k
Hz 、]の固有振動数を有−jるセラオックレゾネー
タ11c、コンデンサ11d。
11*、NチャネルMOSトランジスタllf及びNO
R回路11gより構成されるものである。
R回路11gより構成されるものである。
この基準発振回路1ノは、後述するキー入力インターフ
ェース回路12からのパワーダウン信号PDがアクティ
ブつまりH(ハイ)レベルの5− ときトランジスタllfがオンし発振動作が停止されか
つNOR回路11gもf−1が閉じられた状態となって
その出力がL(ロー)レベルに固定され非動作状態とな
されている。また、基準発振回路1ノは、上記t4ワー
ダウン信号PDがノンアクティブつまj5Lレベルのと
キ、トランジスタllfがオフし自動的に発振動作が開
始されかつNOR回路11gもf−1の開かれた状態と
なシ、480 (kHz 〕の基準クロック信号CKが
出力されるようになるものである。
ェース回路12からのパワーダウン信号PDがアクティ
ブつまりH(ハイ)レベルの5− ときトランジスタllfがオンし発振動作が停止されか
つNOR回路11gもf−1が閉じられた状態となって
その出力がL(ロー)レベルに固定され非動作状態とな
されている。また、基準発振回路1ノは、上記t4ワー
ダウン信号PDがノンアクティブつまj5Lレベルのと
キ、トランジスタllfがオフし自動的に発振動作が開
始されかつNOR回路11gもf−1の開かれた状態と
なシ、480 (kHz 〕の基準クロック信号CKが
出力されるようになるものである。
そして、上記基準りaツク信号CKは、高群分周回路1
3及び低群分周回路14のクロック入力端CKINにそ
れぞれ供給される。また、これら高群及び低群分周回路
13.14は、そのリセット入力端Rに上記パワーダウ
ン信号pDがそれぞれ供給されるようになされておシ、
ノ臂ワーダウン信号PDがアクティブのとき非動作状態
となされ、ノンアクティブのとき上記キー入力インター
フェース回路12から出力される分局比データに基づい
て基準クロック信号CKi6一 それぞれ分周する動作状態となされるものである。
3及び低群分周回路14のクロック入力端CKINにそ
れぞれ供給される。また、これら高群及び低群分周回路
13.14は、そのリセット入力端Rに上記パワーダウ
ン信号pDがそれぞれ供給されるようになされておシ、
ノ臂ワーダウン信号PDがアクティブのとき非動作状態
となされ、ノンアクティブのとき上記キー入力インター
フェース回路12から出力される分局比データに基づい
て基準クロック信号CKi6一 それぞれ分周する動作状態となされるものである。
ここで、上記キー人力インターフェース回路12は、図
中点線で示すキー操作部15に、縦方向に3列、横方向
に4行配設された12個のキーのうち、操作されたキー
の位置する列及び行毎にそれぞれ対応した分周比データ
全生成するものである。すなわち、キー操作部15は、
3つの列信号ラインC1〜C3と、4つの行信号ライン
R1〜R4とを有しておplいずれか1つのキーが操作
されると、そのキーの位置する列及び行の各信号ライン
C1−C,及びR1−R4kそれぞれアクティブにする
ものである。
中点線で示すキー操作部15に、縦方向に3列、横方向
に4行配設された12個のキーのうち、操作されたキー
の位置する列及び行毎にそれぞれ対応した分周比データ
全生成するものである。すなわち、キー操作部15は、
3つの列信号ラインC1〜C3と、4つの行信号ライン
R1〜R4とを有しておplいずれか1つのキーが操作
されると、そのキーの位置する列及び行の各信号ライン
C1−C,及びR1−R4kそれぞれアクティブにする
ものである。
例えば、「5」のキーが操作されたとすると、列信号ラ
インC2と行信号ラインRsとが共にアクティブになさ
れるものである。
インC2と行信号ラインRsとが共にアクティブになさ
れるものである。
このようにして列信号ライン01〜C3のうちいずれか
1つがアクティブになりかつ行信号ラインR1〜R4の
うちいずれか1つがアクティブになされると、キー入力
インターフェース回路12は、列に対応した3ビ、トの
高群分周比データKC,〜KCs’ji生成して高群分
周回路13に出力するとともに、行に対応した4ビツト
の低群分周比データKR1〜KR41f!:生成して低
群分周回路14に出力するものである。例えば前述した
ように「5」のキーが操作された場合、高群分周比デー
タKC,〜KC3として、列信号ラインC,がアクティ
ブになったことに対応したr O、’I 、 OJなる
データを生成し、低群分周比データKR1〜KR4とし
て、行信号ラインR。
1つがアクティブになりかつ行信号ラインR1〜R4の
うちいずれか1つがアクティブになされると、キー入力
インターフェース回路12は、列に対応した3ビ、トの
高群分周比データKC,〜KCs’ji生成して高群分
周回路13に出力するとともに、行に対応した4ビツト
の低群分周比データKR1〜KR41f!:生成して低
群分周回路14に出力するものである。例えば前述した
ように「5」のキーが操作された場合、高群分周比デー
タKC,〜KC3として、列信号ラインC,がアクティ
ブになったことに対応したr O、’I 、 OJなる
データを生成し、低群分周比データKR1〜KR4とし
て、行信号ラインR。
がアクティブになったことに対応したro、I。
0.0」なるデータを生成するものである。
また、上記キー入力インターフェース回路12は、いず
れのキーも操作されていない状態では、前記ノ9ワーダ
ウン信号PDiアクティブつまシバレベルにしておき、
いずれか1つのキーが操作されて列及び行信号ラインC
I”Cm及びR1−R4がそれぞれアクティブになった
とき、ノ9ワーダウン信号PDをノンアクティブつま)
Lレベルとなすものである。
れのキーも操作されていない状態では、前記ノ9ワーダ
ウン信号PDiアクティブつまシバレベルにしておき、
いずれか1つのキーが操作されて列及び行信号ラインC
I”Cm及びR1−R4がそれぞれアクティブになった
とき、ノ9ワーダウン信号PDをノンアクティブつま)
Lレベルとなすものである。
そして、上記のようにして生成された高群及び低群分周
比データKC1〜KC8及びKR1〜KR4に基づいて
高群及び低群分周回路13.14はそれぞれ上記基準り
aツク信号CKを分周する。
比データKC1〜KC8及びKR1〜KR4に基づいて
高群及び低群分周回路13.14はそれぞれ上記基準り
aツク信号CKを分周する。
この場合、高群分周回路J3は、列信号ラインCIがア
クティブになったことに対応した高群分周比データKC
1〜KC,が入力されると、上記480 (kHz )
の基準クロ、り信号CK122分周するように動作され
る。また、高群分周回路13は、列信号ラインC*+C
Bがアクティブになったことに対応した高群分周比デー
タKC、−KC、が入力されると、基準クロック信号C
Kiそれぞれ20分周及び18分周するように動作され
る。
クティブになったことに対応した高群分周比データKC
1〜KC,が入力されると、上記480 (kHz )
の基準クロ、り信号CK122分周するように動作され
る。また、高群分周回路13は、列信号ラインC*+C
Bがアクティブになったことに対応した高群分周比デー
タKC、−KC、が入力されると、基準クロック信号C
Kiそれぞれ20分周及び18分周するように動作され
る。
さらに、上記低群分周回路14は、行信号ラインR1が
アクティブになったことに対応した低群分周比データK
R1〜KR,が入力されると、上記基準クロック信号C
Kf43分周するように動作される。また、低群分周回
路14は、行信号ラインRN * R1+ R4がアク
ティブにな9− ったことに対応した低群分周比データKR1〜KR,が
入力されると、上記基準クロック信号CKiそれぞれ3
9分周、35分周及び32分周するように動作される。
アクティブになったことに対応した低群分周比データK
R1〜KR,が入力されると、上記基準クロック信号C
Kf43分周するように動作される。また、低群分周回
路14は、行信号ラインRN * R1+ R4がアク
ティブにな9− ったことに対応した低群分周比データKR1〜KR,が
入力されると、上記基準クロック信号CKiそれぞれ3
9分周、35分周及び32分周するように動作される。
ここで、上記した分周数r22,20,18゜43.3
9,35,32Jは、詳細は後述するが、キー操作部1
5の各列及び各行毎にそれぞれ規格化された周波数を最
終的に得るために、選出した数である。
9,35,32Jは、詳細は後述するが、キー操作部1
5の各列及び各行毎にそれぞれ規格化された周波数を最
終的に得るために、選出した数である。
上記のようにして高群分周回路13及び低群分周回路1
4で分周された高群分周信号φ□及び低群分周信号φ、
は、高群コサイン波発生回路16及び低群コサイン波発
生回路17の入力端INにそれぞれ供給される。これら
高群及び低群コサイン波発生回路16.11は、そのリ
セット入力端Rに上記ノ母ワーダウン信号FDがそれぞ
れ供給されるようになされており、パワーダウン信号P
Dがアクティブのとき非動作状態となされ、ノンアクテ
ィブのとき動作状態となされるものである。
4で分周された高群分周信号φ□及び低群分周信号φ、
は、高群コサイン波発生回路16及び低群コサイン波発
生回路17の入力端INにそれぞれ供給される。これら
高群及び低群コサイン波発生回路16.11は、そのリ
セット入力端Rに上記ノ母ワーダウン信号FDがそれぞ
れ供給されるようになされており、パワーダウン信号P
Dがアクティブのとき非動作状態となされ、ノンアクテ
ィブのとき動作状態となされるものである。
10−
そして、まず高群コサイン波発生回路16は、詳細は後
述するが、上記高群分周信号φ□の18周期分の時間’
に1周期とし、かつ高群分周信号φ□の半周期毎に電圧
レベルの変化する階段状の高群コサイン波信号を生成す
るものである。また、低群コサイン波発生回路17は、
上記低群分周信号φ、の16周期分の時間をI周期とし
、かつ低群分周信号φ1の半周期毎に電圧レベルの変化
する階段状の低群コサイン波信号を生成するものである
。すなわち、この高群及び低群コサイン波信号は、周波
数的にみると、上記高群及び低群分周信号φ8.φLを
それぞれ18分周及び16分周したものとな嘔れている
。そして、この場合の分周数r18.I6Jも先に高群
及び低群分周回路13.14で説明したように、キー操
作部15の各列及び各行毎にそれぞれ規格化された周波
数を得るために選出した数である。
述するが、上記高群分周信号φ□の18周期分の時間’
に1周期とし、かつ高群分周信号φ□の半周期毎に電圧
レベルの変化する階段状の高群コサイン波信号を生成す
るものである。また、低群コサイン波発生回路17は、
上記低群分周信号φ、の16周期分の時間をI周期とし
、かつ低群分周信号φ1の半周期毎に電圧レベルの変化
する階段状の低群コサイン波信号を生成するものである
。すなわち、この高群及び低群コサイン波信号は、周波
数的にみると、上記高群及び低群分周信号φ8.φLを
それぞれ18分周及び16分周したものとな嘔れている
。そして、この場合の分周数r18.I6Jも先に高群
及び低群分周回路13.14で説明したように、キー操
作部15の各列及び各行毎にそれぞれ規格化された周波
数を得るために選出した数である。
このようにして高群及び低群コサイン波発生回路16.
17から出力された高群及び低群コサイン波信号は、そ
れぞれ出力合成回路18で合成されて、ここに1つのキ
ーに対応したDTMF信号が生成されるものである。そ
してこのDTMF’信号は、出力端子19全介して図示
しない電話回線、交換機等に送出きれるものである。な
お、上記出力合成回路18にもそのリセット入力端Rに
上記パワーダウン信号PDが供給されるようにな芒れて
おり、この出力合成回路18はパワーダウン信号PDが
アクティブのとき非動作状態となされ、ノンアクティブ
のとき動作状態とな式れるものである・ ここで、上述したように、前記基準発振回路1ノから出
力される基準クロック信号CKは、高群及び低群分周回
路13.14によシ操作されたキーの位置する列及び行
毎にそれぞれ対応した分周比で分周式れた後、高群及び
低群コサイン波発生回路16.17によりそれぞれ18
分周及び16分周δれるものであるが、キー操作部15
の列及び行信号ラインC1〜C3及びR,−R4がアク
ティブになされることによる高群及び低群分周回路13
.14の出力周波数と、高群及び低群コサイン波発生回
路16.17の出力周波数とは、次表のようになる。
17から出力された高群及び低群コサイン波信号は、そ
れぞれ出力合成回路18で合成されて、ここに1つのキ
ーに対応したDTMF信号が生成されるものである。そ
してこのDTMF’信号は、出力端子19全介して図示
しない電話回線、交換機等に送出きれるものである。な
お、上記出力合成回路18にもそのリセット入力端Rに
上記パワーダウン信号PDが供給されるようにな芒れて
おり、この出力合成回路18はパワーダウン信号PDが
アクティブのとき非動作状態となされ、ノンアクティブ
のとき動作状態とな式れるものである・ ここで、上述したように、前記基準発振回路1ノから出
力される基準クロック信号CKは、高群及び低群分周回
路13.14によシ操作されたキーの位置する列及び行
毎にそれぞれ対応した分周比で分周式れた後、高群及び
低群コサイン波発生回路16.17によりそれぞれ18
分周及び16分周δれるものであるが、キー操作部15
の列及び行信号ラインC1〜C3及びR,−R4がアク
ティブになされることによる高群及び低群分周回路13
.14の出力周波数と、高群及び低群コサイン波発生回
路16.17の出力周波数とは、次表のようになる。
13−
すなわち、例えば行信号ライ/R1がアクティブになさ
れた場合、低群分周回路14は480(kHz 〕の基
準クロック信号CK143分周して11. J 6 [
kHz )の低群分周信号φLを出力する。すると、低
群コサイン波発生回路17は11、16 [kHz 〕
の〕低群分周信号φ、J−16分周して、697.7[
Hz]の低群コサイン波信号を出力する。ここで、低群
コサイン波信号の697.7[Hz〕という周波数は、
上記行信号ラインR1に対して予め定められている規格
周波数697[Hz〕と0.1 C% )の偏差しか有
さない極めて精度の高いもので、ここに行信号ラインR
1に対応する規格周波数を得ることができるものである
。また、他の信号ラインR、−R4及びC1〜C3につ
いても上述と略同様に説明することができ、それぞれ対
応する規格周波数を得ることができるものである。
れた場合、低群分周回路14は480(kHz 〕の基
準クロック信号CK143分周して11. J 6 [
kHz )の低群分周信号φLを出力する。すると、低
群コサイン波発生回路17は11、16 [kHz 〕
の〕低群分周信号φ、J−16分周して、697.7[
Hz]の低群コサイン波信号を出力する。ここで、低群
コサイン波信号の697.7[Hz〕という周波数は、
上記行信号ラインR1に対して予め定められている規格
周波数697[Hz〕と0.1 C% )の偏差しか有
さない極めて精度の高いもので、ここに行信号ラインR
1に対応する規格周波数を得ることができるものである
。また、他の信号ラインR、−R4及びC1〜C3につ
いても上述と略同様に説明することができ、それぞれ対
応する規格周波数を得ることができるものである。
以上に全体的な動作について説明したが、次に各部の詳
細な構成及びその動作についてそれぞれ説明する。まず
、第2図は前記基準発振回路11を示すもので、前記イ
ンバータllaは、図示の如くPチャネルMO8)ラン
ジスタQ1及びNチャネルMOSトランジスタロ1よシ
構成されている。また、インバータ11aの入力端及び
出力端には、それぞれ人力抵抗11b及び出力抵抗11
1が接続されている。この場合、接続端子11j、II
kより図中上側の部分がCMO8集積回路化される部分
で、出力抵抗111゜セラミックレゾネータlie及び
コンデンサ11d、lleは外付けされるものである。
細な構成及びその動作についてそれぞれ説明する。まず
、第2図は前記基準発振回路11を示すもので、前記イ
ンバータllaは、図示の如くPチャネルMO8)ラン
ジスタQ1及びNチャネルMOSトランジスタロ1よシ
構成されている。また、インバータ11aの入力端及び
出力端には、それぞれ人力抵抗11b及び出力抵抗11
1が接続されている。この場合、接続端子11j、II
kより図中上側の部分がCMO8集積回路化される部分
で、出力抵抗111゜セラミックレゾネータlie及び
コンデンサ11d、lleは外付けされるものである。
また、第2図中111は前記パワーダウン信号PDの供
給される入力端子であり、11mは前記高群及び低群分
周回路13.14のクロック入力端CKINに接続され
る出力端子であり、11nは直流電圧十Vの印加される
電源端子である。
給される入力端子であり、11mは前記高群及び低群分
周回路13.14のクロック入力端CKINに接続され
る出力端子であり、11nは直流電圧十Vの印加される
電源端子である。
ここで、上記セラミ、クレゾネータllcとしては、基
準周波数480 CkHz ] 、周波数公差±0.5
〔チ〕、共振抵抗20〔Ω〕以下、***振抵抗70〔k
Ω〕以上、温度安定性±0.3〔チ〕(−20〔℃〕〜
+80[℃])なる特性’kVするものが実現されてい
る。また、前記抵抗11bは帰還作用を奏するもので、
通常l〔題〕程度のものが用いられる。さらに、実際的
には、上記入力抵抗11b及び出力抵抗111はそれぞ
れ約1 [kΩ〕のものが用いられ、上記コンデンサl
ld、11eとしてはそれぞれ】0O〔…〕程度のもの
が用いられて動作されるものである。
準周波数480 CkHz ] 、周波数公差±0.5
〔チ〕、共振抵抗20〔Ω〕以下、***振抵抗70〔k
Ω〕以上、温度安定性±0.3〔チ〕(−20〔℃〕〜
+80[℃])なる特性’kVするものが実現されてい
る。また、前記抵抗11bは帰還作用を奏するもので、
通常l〔題〕程度のものが用いられる。さらに、実際的
には、上記入力抵抗11b及び出力抵抗111はそれぞ
れ約1 [kΩ〕のものが用いられ、上記コンデンサl
ld、11eとしてはそれぞれ】0O〔…〕程度のもの
が用いられて動作されるものである。
し友がって、上記のような基準発振回路11によれば、
MOSトランジスタを用いて構成されるので、1.5
CV ) 〜2.0 [V )程[(7)低電圧でも十
分に安定した発振動作を行なうことができるとともに、
取9も直式ずCMO8集積回路化に好適するものである
。また、基準クロック信号CKの周波数を、従来の3.
58 (MHz )に対して480 [kHz )と格
段に低くしたので、周波数×電圧×充放電容量で決まる
ところの動作消費電流も著しく低くすることができるも
のである。さらに、セラミックレゾネータ1lcf用い
ているため、従来のようにクリスタルレゾネ17− −タを用いたものに比して経済的に有利となるものであ
る。
MOSトランジスタを用いて構成されるので、1.5
CV ) 〜2.0 [V )程[(7)低電圧でも十
分に安定した発振動作を行なうことができるとともに、
取9も直式ずCMO8集積回路化に好適するものである
。また、基準クロック信号CKの周波数を、従来の3.
58 (MHz )に対して480 [kHz )と格
段に低くしたので、周波数×電圧×充放電容量で決まる
ところの動作消費電流も著しく低くすることができるも
のである。さらに、セラミックレゾネータ1lcf用い
ているため、従来のようにクリスタルレゾネ17− −タを用いたものに比して経済的に有利となるものであ
る。
ここで、上記基準クロック信号CKの周波数は、し0え
ば1.5[V]〜2.0[:V)程度の低電圧でも十分
安定な発振動作全行ない得る程度に壕で消費電流を少な
くし得るような低い周波数であるという条件と、後段に
接続される種々の分周手段が安定な分周動作を行ない得
る程度にまで高い周波数であるという条件と、画表に示
すように分周比が全て簡拳な整数で実現されかつ規格周
波数に極めて近い1直を得られる周波数であるという条
件とから、480(kHz)に選定されたものである。
ば1.5[V]〜2.0[:V)程度の低電圧でも十分
安定な発振動作全行ない得る程度に壕で消費電流を少な
くし得るような低い周波数であるという条件と、後段に
接続される種々の分周手段が安定な分周動作を行ない得
る程度にまで高い周波数であるという条件と、画表に示
すように分周比が全て簡拳な整数で実現されかつ規格周
波数に極めて近い1直を得られる周波数であるという条
件とから、480(kHz)に選定されたものである。
このため、基準クロック信号CKの周波数は、正確に4
80 CkHz )でなければならないものではなく
、480(kHz)の前後に若干のばらつきがあっても
許容系れるもので、要するに480 [kHz ]近傍
であればよいものである。
80 CkHz )でなければならないものではなく
、480(kHz)の前後に若干のばらつきがあっても
許容系れるもので、要するに480 [kHz ]近傍
であればよいものである。
次に、第3図は前記高群分周回路13’Jf示すもので
ある。すなわち、この高群分周回路1318− は機能的にはプログラマブル分周器と等価なもので、4
ビツトシフトカウンタ回路20とプログラマブル状態検
出回路21と、バイナリカウンタ回路22とよりなるも
のである。このうち、4ビツトシフトカウンタ回路2O
は、4つのDタイプフリップフロラプ回路(以下DFF
回路という)201〜20df直列接続し、その最終段
のDFF回路20c及び20dの出力端Qを否定排他的
論理和回路(以下E X −NOR回路という)20e
を介して、初段のDFF回路20aの入力端りに接続す
るようにしたものである。
ある。すなわち、この高群分周回路1318− は機能的にはプログラマブル分周器と等価なもので、4
ビツトシフトカウンタ回路20とプログラマブル状態検
出回路21と、バイナリカウンタ回路22とよりなるも
のである。このうち、4ビツトシフトカウンタ回路2O
は、4つのDタイプフリップフロラプ回路(以下DFF
回路という)201〜20df直列接続し、その最終段
のDFF回路20c及び20dの出力端Qを否定排他的
論理和回路(以下E X −NOR回路という)20e
を介して、初段のDFF回路20aの入力端りに接続す
るようにしたものである。
そして、各DFF回路201L〜20dのクロック入力
端CKは、前記基準クロック信号CKの供給される入力
端子20fK接続されている。
端CKは、前記基準クロック信号CKの供給される入力
端子20fK接続されている。
また、図中20gは、前記ノ(ワーダウン信号PDの供
給される入力端子で、OR回路20bを介して各DFF
回路2Oa〜20(1のリセット入力端Rに接続されて
いる。そして、前記キー操作部J5のいずれかのキーが
操作され、第4図(−)に示すようにパワーダウン信号
PDがノンアクティブつまfiLレベルになされると、
前記基準発振回路11が駆動され第4図(b)に示すよ
うに基準クロック信号CKが発生される。すると、4ビ
ツトシフトカウンタ回路2Oは、動作を開始し、各DF
F回路20h〜20dの出力がプログラマブル状態検出
回路21に供給されるようになる。
給される入力端子で、OR回路20bを介して各DFF
回路2Oa〜20(1のリセット入力端Rに接続されて
いる。そして、前記キー操作部J5のいずれかのキーが
操作され、第4図(−)に示すようにパワーダウン信号
PDがノンアクティブつまfiLレベルになされると、
前記基準発振回路11が駆動され第4図(b)に示すよ
うに基準クロック信号CKが発生される。すると、4ビ
ツトシフトカウンタ回路2Oは、動作を開始し、各DF
F回路20h〜20dの出力がプログラマブル状態検出
回路21に供給されるようになる。
ここで、上記プログラマブル状態検出回路21は、上記
各DFF回路20 a 〜20 dの出力を、高群分周
比データKC1% KC,に基づいて適宜演算し、上記
基準クロック信号CKt高群分周比データKC1〜KC
1で指定された分周比毎に区切るような第4図(C)に
示す如き分周・ぐルス信号を出力するものである。この
分周パルス信号は、前記OR回路20hf介して各DF
F回路20IL〜20(1のリセット入力端Rに供給さ
れるようになされており、Hレベルになる毎に4ビツト
シフトカウンタ回路2Oがリセットてれるようになって
いる。そして、上記分周パルス信号は、バイナリカウン
タ回路22に供給され、その立上9毎にレベル反転され
て、ここに第4図(d)に示すような高群分周信号φヨ
が生成されるものである。この場合、上記プログラマブ
ル状態検出回路21は、高群分周信号φ□のHレベル期
間とLレベル期間との割合が略50C%Eづつになるよ
うに分周・fルス信号を制御して出力しているものであ
る。そして、上記バイナリカウンタ回路22から出力さ
れる高群分周信号φヨは、出力端子23を介して、前記
高群コサイン波発生回路16に出力されるものである。
各DFF回路20 a 〜20 dの出力を、高群分周
比データKC1% KC,に基づいて適宜演算し、上記
基準クロック信号CKt高群分周比データKC1〜KC
1で指定された分周比毎に区切るような第4図(C)に
示す如き分周・ぐルス信号を出力するものである。この
分周パルス信号は、前記OR回路20hf介して各DF
F回路20IL〜20(1のリセット入力端Rに供給さ
れるようになされており、Hレベルになる毎に4ビツト
シフトカウンタ回路2Oがリセットてれるようになって
いる。そして、上記分周パルス信号は、バイナリカウン
タ回路22に供給され、その立上9毎にレベル反転され
て、ここに第4図(d)に示すような高群分周信号φヨ
が生成されるものである。この場合、上記プログラマブ
ル状態検出回路21は、高群分周信号φ□のHレベル期
間とLレベル期間との割合が略50C%Eづつになるよ
うに分周・fルス信号を制御して出力しているものであ
る。そして、上記バイナリカウンタ回路22から出力さ
れる高群分周信号φヨは、出力端子23を介して、前記
高群コサイン波発生回路16に出力されるものである。
次に、第5図は前記低群分周回路14を示すものである
。この低群分周回路14も機能的にはプログラマブル分
周器と等価なもので、6ビ、トシフトカウンタ回路24
とプログラマブル状態検出回路25と、NOR回路2e
a + x 6 bより構成されるセット−リセット
タイプフリ。
。この低群分周回路14も機能的にはプログラマブル分
周器と等価なもので、6ビ、トシフトカウンタ回路24
とプログラマブル状態検出回路25と、NOR回路2e
a + x 6 bより構成されるセット−リセット
タイプフリ。
ゾフロップ回路(以下R−SFF回路という)26とよ
シなるものである。このうち、6ビツトシフトカウンタ
回路24は、6つのDFF回路24a〜24ff直列接
続し、そのDFF回路2l− 24e及び24fの出力端Q g E X −NORO
R回路24介f介、初段のDFF回路24mの入力端D
K接続するようにしたものである。
シなるものである。このうち、6ビツトシフトカウンタ
回路24は、6つのDFF回路24a〜24ff直列接
続し、そのDFF回路2l− 24e及び24fの出力端Q g E X −NORO
R回路24介f介、初段のDFF回路24mの入力端D
K接続するようにしたものである。
そして、各DFF回路24a〜24fのクロック入力端
CKは、前記基準クロック信号CKの供給される入力端
子24bに接続されている。
CKは、前記基準クロック信号CKの供給される入力端
子24bに接続されている。
マタ、図中241は、前記パワーダウン信号PDの供給
される入力端子で、OR回路24」を介して各DFF回
路24&〜1141のリセット入力端Rに接続されてい
る。そして、前記キー操作部15のいずれかのキーが操
作され、第6図(、)に示すように)4ワ一ダウン信号
PDがノンアクティブつまJLレベルになされると、前
記基準発振回路1ノが駆動され第6図(b)に示すよう
に基準クロック信号CKが発生される。すると、6ビツ
トシフトカウンタ回路24は動作を開始し、各OFF回
路24h〜24fの出力がプログラマブル状態検出回路
25に供給されるようになる。
される入力端子で、OR回路24」を介して各DFF回
路24&〜1141のリセット入力端Rに接続されてい
る。そして、前記キー操作部15のいずれかのキーが操
作され、第6図(、)に示すように)4ワ一ダウン信号
PDがノンアクティブつまJLレベルになされると、前
記基準発振回路1ノが駆動され第6図(b)に示すよう
に基準クロック信号CKが発生される。すると、6ビツ
トシフトカウンタ回路24は動作を開始し、各OFF回
路24h〜24fの出力がプログラマブル状態検出回路
25に供給されるようになる。
ここで、上記プログラマブル状態検出回路22−
25は、上記各DFF回路24 a 〜24 fの出力
を、低群分周比データKR1%KR,に基づいて適宜演
算し、上記基準りaツク信号CK−i低群分周比データ
KR,〜KR,で指定された分周比毎に区切るような、
第6図(e) 、 (d)に示す如き分周パルス信号を
それぞれ出力するものである。この分周パルス信号のう
ちの一方(第6図(C)参照)は、前記OR回路24J
′fr介してDFF回路24a〜24fのリセット入力
端Rに供給されるようになされており、Hレベルになる
毎に6ビツトシフトカウンタ回路24がリセットされる
ようになっている。そして、これら分周パルス信号は、
R−SFF回路26に供給され、第6図(d)に示す分
周パルス信号の立上pでセットされ第6図(、)に示す
分周ノ4ルス信号の立上シでリセットされて、ここに第
6図(、)に示すような低群分周信号φ1が生成される
ものである。この場合、上記プログラマブル状態検出回
路25は、低群分周信号φ1のHレベル期間とLレベル
期間との割合が略50[%Eづつになるように分局パル
ス信号全制御して出力しているものである。そして、上
記R−SFF回路26から出力される低群分周信号φ、
は、出力端子27を介して、前記低群コサイン波発生回
路17に出力されるものである。
を、低群分周比データKR1%KR,に基づいて適宜演
算し、上記基準りaツク信号CK−i低群分周比データ
KR,〜KR,で指定された分周比毎に区切るような、
第6図(e) 、 (d)に示す如き分周パルス信号を
それぞれ出力するものである。この分周パルス信号のう
ちの一方(第6図(C)参照)は、前記OR回路24J
′fr介してDFF回路24a〜24fのリセット入力
端Rに供給されるようになされており、Hレベルになる
毎に6ビツトシフトカウンタ回路24がリセットされる
ようになっている。そして、これら分周パルス信号は、
R−SFF回路26に供給され、第6図(d)に示す分
周パルス信号の立上pでセットされ第6図(、)に示す
分周ノ4ルス信号の立上シでリセットされて、ここに第
6図(、)に示すような低群分周信号φ1が生成される
ものである。この場合、上記プログラマブル状態検出回
路25は、低群分周信号φ1のHレベル期間とLレベル
期間との割合が略50[%Eづつになるように分局パル
ス信号全制御して出力しているものである。そして、上
記R−SFF回路26から出力される低群分周信号φ、
は、出力端子27を介して、前記低群コサイン波発生回
路17に出力されるものである。
次に、第7図は前記高群コザイン波発生回路16f示す
ものである。すなわち、まず18個のDFF回路回路t
−I)isが直列接続されて、9ビツトシフト力ウンタ
回路28が構成されている。
ものである。すなわち、まず18個のDFF回路回路t
−I)isが直列接続されて、9ビツトシフト力ウンタ
回路28が構成されている。
これらDFF回路DI”Dlllのうち奇数符号の何重
れ九DFF回路D1 + D+1 r D5 e D?
* D9 +D11 r D13 v I)ts l
Dtyは、そのクロック入力端φが上記高群分周信号
φ□の供給される入力端子28hVC接続されている。
れ九DFF回路D1 + D+1 r D5 e D?
* D9 +D11 r D13 v I)ts l
Dtyは、そのクロック入力端φが上記高群分周信号
φ□の供給される入力端子28hVC接続されている。
つまり、奇数符号の付されたDFF回路り1−yl)、
は、高群分周信号φ□の立上シで入力端りに供給された
信号をラッチして出力端Qから出力するものである。ま
た、上記DFF回路D1〜I)tsのうち偶数符号の付
されたDFF回路D2 # D4 * D6 e I)
s 1D+o r Dxz +014 + Dts +
Dtsは1そのりoツク入力端φが上記入力端子28
aに接続されている。つまシ、偶数符号の付されたDF
FFF回路−2〜Isは、高群分周信号φ、の立下シで
入力端りに供給された信号をラッチして出力端Qから出
力するものである。
は、高群分周信号φ□の立上シで入力端りに供給された
信号をラッチして出力端Qから出力するものである。ま
た、上記DFF回路D1〜I)tsのうち偶数符号の付
されたDFF回路D2 # D4 * D6 e I)
s 1D+o r Dxz +014 + Dts +
Dtsは1そのりoツク入力端φが上記入力端子28
aに接続されている。つまシ、偶数符号の付されたDF
FFF回路−2〜Isは、高群分周信号φ、の立下シで
入力端りに供給された信号をラッチして出力端Qから出
力するものである。
また、上記各DFF回路D1〜D11Bのリセット入力
端Rは、前記パワーダウン信号PDの供給される入力端
子28bに共に接続されている。
端Rは、前記パワーダウン信号PDの供給される入力端
子28bに共に接続されている。
さらに、9ビツトシフト力ウンタ回路28の最終段のD
FF’回路DIi1の出力端Qは、インバータ28cf
介して初段のDFF回路Dlの入力端りに接続されると
ともに、NOR回路29の一方の入力端に接続されてい
る。
FF’回路DIi1の出力端Qは、インバータ28cf
介して初段のDFF回路Dlの入力端りに接続されると
ともに、NOR回路29の一方の入力端に接続されてい
る。
ここにおいて、上記スイッチ回路81〜5illは、そ
れぞれDFFFF回路−1〜Dlll力に応じて、基準
電圧発生回路32から出力式れる基準電圧v11 y
VB2 k選択的にコンデンサC1〜0111に供給さ
せるように動作するものである口すなわち、上記スイッ
チ回路S1〜StSはその1つ?例にとると、第8図に
示すように構成されている。つまシ、上記DFF回路D
1〜D1gの25− 出力が供給される入力端子33はPチャネルMOSトラ
ンジスタ34の制御電極に接続されるとともに、インバ
ータ35を介して他のPチャネルMOSトランジスタ3
60制御電極に接続されている。そして、これらトラン
ジスタ34゜36の一方の被制御電極は、それぞれ前記
基準電圧v 、■ の印加された電源ライン32 a。
れぞれDFFFF回路−1〜Dlll力に応じて、基準
電圧発生回路32から出力式れる基準電圧v11 y
VB2 k選択的にコンデンサC1〜0111に供給さ
せるように動作するものである口すなわち、上記スイッ
チ回路S1〜StSはその1つ?例にとると、第8図に
示すように構成されている。つまシ、上記DFF回路D
1〜D1gの25− 出力が供給される入力端子33はPチャネルMOSトラ
ンジスタ34の制御電極に接続されるとともに、インバ
ータ35を介して他のPチャネルMOSトランジスタ3
60制御電極に接続されている。そして、これらトラン
ジスタ34゜36の一方の被制御電極は、それぞれ前記
基準電圧v 、■ の印加された電源ライン32 a。
RL R2
32bに接続され、各他方の被制御電極は、前記コンデ
ンサCI”C1lに接続される出力端子37に共に接続
されている。このため、上記DFF回路DI”Dlll
の出力端QがHレベルになされると、トランジスタ34
がオンし基準電圧■8□が出力端子37に発生され、ま
たDFF回路DI””’DI11の出力端QがLレベル
になされるとトランジスタ36がオンし基準電圧■8□
が出力端子37に発生されるようになるものである。
ンサCI”C1lに接続される出力端子37に共に接続
されている。このため、上記DFF回路DI”Dlll
の出力端QがHレベルになされると、トランジスタ34
がオンし基準電圧■8□が出力端子37に発生され、ま
たDFF回路DI””’DI11の出力端QがLレベル
になされるとトランジスタ36がオンし基準電圧■8□
が出力端子37に発生されるようになるものである。
この場合、上記基準電圧vR□1vR2は、■8□〉v
R□ なる関係となされており、特に基準電圧vR1の26一 方は、電源電圧を直接用いるようにしてもよいものであ
る。
R□ なる関係となされており、特に基準電圧vR1の26一 方は、電源電圧を直接用いるようにしてもよいものであ
る。
また、再び第7図に示すように、上記基準電圧vR□の
印加される電源ライン32hは、前記スイッチ31の他
端に接続されている。さらに、上記DFF回路Dlの出
力端Qは、上記NOR回路29の他方の入力端に接続さ
れている。そして、上記スイッチ31は、NOR回路2
9の出力がHレベルのときオンし、Lレベルのときオフ
するように動作するものである。
印加される電源ライン32hは、前記スイッチ31の他
端に接続されている。さらに、上記DFF回路Dlの出
力端Qは、上記NOR回路29の他方の入力端に接続さ
れている。そして、上記スイッチ31は、NOR回路2
9の出力がHレベルのときオンし、Lレベルのときオフ
するように動作するものである。
上記のような構成となされた高群コサイン波発生回路1
6において、以下その動作全説明する。まず、入力端子
28aに第9図(、)に示すような高群分周信号φ□が
供給されたとする。すると、各DF’F回路D1〜I)
taの出力は、第9図(b)〜(s)に示すように、高
群分周信号φ□を18分周したもので、かつ位相が高群
分周信号φ、の1/2周期づつシフトされたものとなる
。そして、上記NOR回路29の出力は、第9図(1)
に示すように、DFF回路D1の18分周出力(第9図
(b)参照)の1周期毎に、高群分周信号φヨの1/2
周期期間だけHレベルとなるようになされる。なお、以
下NOR回路29の出力がHレベルになったことi R
CH信号が発生はれたということにする。
6において、以下その動作全説明する。まず、入力端子
28aに第9図(、)に示すような高群分周信号φ□が
供給されたとする。すると、各DF’F回路D1〜I)
taの出力は、第9図(b)〜(s)に示すように、高
群分周信号φ□を18分周したもので、かつ位相が高群
分周信号φ、の1/2周期づつシフトされたものとなる
。そして、上記NOR回路29の出力は、第9図(1)
に示すように、DFF回路D1の18分周出力(第9図
(b)参照)の1周期毎に、高群分周信号φヨの1/2
周期期間だけHレベルとなるようになされる。なお、以
下NOR回路29の出力がHレベルになったことi R
CH信号が発生はれたということにする。
そして、今、第9図中時刻tlで同図(1)に示すよう
にRCH信号が発生されたとする。すると、上記スイッ
チ31がオンされ、基準電圧発生回路32から出力され
る基準電圧vR□がスイッチ31f、介して出力端子3
0に発生される。ここで、第10図は出力端子30に発
生される電圧レベルの変化を示すもので、理解を容易に
するために、第9図と同一時刻には同一記号を付して示
すとともに、高群分周信号φ□及びRCH信号も合わせ
て示している。
にRCH信号が発生されたとする。すると、上記スイッ
チ31がオンされ、基準電圧発生回路32から出力され
る基準電圧vR□がスイッチ31f、介して出力端子3
0に発生される。ここで、第10図は出力端子30に発
生される電圧レベルの変化を示すもので、理解を容易に
するために、第9図と同一時刻には同一記号を付して示
すとともに、高群分周信号φ□及びRCH信号も合わせ
て示している。
すなわち、時刻t1でRCH信号が発生されると、出力
端子30には基準電圧vR□が発生されることになる。
端子30には基準電圧vR□が発生されることになる。
このとき、第9図から明らかなように全てのDFF回路
D!〜Dtsの出力はLレベルになっているため、スイ
ッチ回路S工〜S1=は基準電圧V、1eコンデンサ0
1〜C,8に:出力している。つまシ、各コンデンサC
1〜CtSの第7図中上側には基準電圧■8□が印加さ
れ、下側にも基準電圧vR1が印加されていることにな
る。
D!〜Dtsの出力はLレベルになっているため、スイ
ッチ回路S工〜S1=は基準電圧V、1eコンデンサ0
1〜C,8に:出力している。つまシ、各コンデンサC
1〜CtSの第7図中上側には基準電圧■8□が印加さ
れ、下側にも基準電圧vR1が印加されていることにな
る。
そして、時刻1.の次の高群分周信号φヨの立上シ(時
刻tz )で、第9図(b)に示すようにDFF回路D
!の出力端QがHレベルに反転されると、RCH信号は
発生停止(つまpLレベル)されスイッチ31がオフさ
れるとともに、スイッチ回路S1が基準電圧VB2全2
ヲデンサC!に出力するようになる。このとき、出力端
子30に生じる電圧変動は、各コンデンサCt〜C1l
の並列合成容量ヲCHとすると。
刻tz )で、第9図(b)に示すようにDFF回路D
!の出力端QがHレベルに反転されると、RCH信号は
発生停止(つまpLレベル)されスイッチ31がオフさ
れるとともに、スイッチ回路S1が基準電圧VB2全2
ヲデンサC!に出力するようになる。このとき、出力端
子30に生じる電圧変動は、各コンデンサCt〜C1l
の並列合成容量ヲCHとすると。
となる。このため、出力端子30に発生される電圧は、
となる。ここで、前述したようにVR□〉vR□の29
− 関係があるため、(1)式で表わされる電圧呟け、第1
0図に示すように基準電圧■3□よりも低いものとなる
。
− 関係があるため、(1)式で表わされる電圧呟け、第1
0図に示すように基準電圧■3□よりも低いものとなる
。
次に、時刻1.の次の高群分周信号φヨの立下り(時刻
ts )で、第9図(C)に示すようにDFF回路り、
の出力端QがHレベルに反転されると、スイッチ回路S
!が基準電圧VB2eコンデンサC,に出力するように
なる。このため、出力端子30に発生される電圧は、 となり、第10図に示すように(1)式で表わされる直
よシもさらに低くなる。
ts )で、第9図(C)に示すようにDFF回路り、
の出力端QがHレベルに反転されると、スイッチ回路S
!が基準電圧VB2eコンデンサC,に出力するように
なる。このため、出力端子30に発生される電圧は、 となり、第10図に示すように(1)式で表わされる直
よシもさらに低くなる。
上記のようにしてDFFFF回路−3〜DI?力端Qが
順次Hレベルに反転されることにより、出力端子30に
発生される電圧は、第10図に示すように、高群分周信
号φ□の1/2周期毎に順次低くなっていくものである
。
順次Hレベルに反転されることにより、出力端子30に
発生される電圧は、第10図に示すように、高群分周信
号φ□の1/2周期毎に順次低くなっていくものである
。
そして、今、時刻t4で第9図(、)に示すように最終
段のDFF回路回路taの出力端QがHレベル−30− に反転されると、スイッチ回路Slaが基準電圧■8□
をコンデンサC1lに出力するようになる。
段のDFF回路回路taの出力端QがHレベル−30− に反転されると、スイッチ回路Slaが基準電圧■8□
をコンデンサC1lに出力するようになる。
このため、出力端子30に発生される電圧は。
=vR2
とな9、ここに階段状の高群コサイン波信号の1A周期
が得られるものである。
が得られるものである。
ここで、上記各コンデンサ01〜C11lの容量は、電
圧変動の太き嘔ヲ決定するファクターとなっておシ第7
図中両端部に位置するコンデンサCteCtse最も小
さくシ、中央部に向かって順次大きくな9、コンデンサ
CG+CI。が最大となるように対称的に設定されてい
るものである。このようにすることにより、第10図に
示すように高群コサイン波信号の階段状の電圧変動幅を
制御し、よシコサイン波形に近づけるようにしているも
のである。
圧変動の太き嘔ヲ決定するファクターとなっておシ第7
図中両端部に位置するコンデンサCteCtse最も小
さくシ、中央部に向かって順次大きくな9、コンデンサ
CG+CI。が最大となるように対称的に設定されてい
るものである。このようにすることにより、第10図に
示すように高群コサイン波信号の階段状の電圧変動幅を
制御し、よシコサイン波形に近づけるようにしているも
のである。
そして、この時刻t4において、各コンデンサC1〜C
tSの第7図中上側及び下側の電圧は、ともに基準電圧
vR□となるものである。
tSの第7図中上側及び下側の電圧は、ともに基準電圧
vR□となるものである。
次に、時刻t4の次の高群分周信号φ3の立上シ(時刻
Ts )で、第9図(b)に示すようにDFF回路Dl
の出力端QがLレベルに反転されると、スイッチ回路S
1が基準電圧VR1にコンデンサC1に出力するように
なる。このため、出力端子30に発生される電圧は、 となる。ここで、前述し友ようにvRl〉VR□の関係
があるため、(2)式で表わされる電圧直は、第10図
に示すように基準電圧vR□よシも高いものとなる。
Ts )で、第9図(b)に示すようにDFF回路Dl
の出力端QがLレベルに反転されると、スイッチ回路S
1が基準電圧VR1にコンデンサC1に出力するように
なる。このため、出力端子30に発生される電圧は、 となる。ここで、前述し友ようにvRl〉VR□の関係
があるため、(2)式で表わされる電圧直は、第10図
に示すように基準電圧vR□よシも高いものとなる。
そして、時刻t5の次の高群分周信号φ□の立下シ(時
刻1.)で、第9図(c)に示すようにDFF回路D!
の出力端QがLレベルに反転されると、スイッチ回路S
、が基準電圧VRX全コンデンサC2に出力するように
なシ、出力端子30に発生される電圧は、 となシ、第10図に示すように(2)式で表わされる値
よりもさらに高くなる。
刻1.)で、第9図(c)に示すようにDFF回路D!
の出力端QがLレベルに反転されると、スイッチ回路S
、が基準電圧VRX全コンデンサC2に出力するように
なシ、出力端子30に発生される電圧は、 となシ、第10図に示すように(2)式で表わされる値
よりもさらに高くなる。
上記のようにしてDFFFF回路−3〜Dty力端Qが
順次Lレベルに反転されることにょ夛、出力端子3Oに
発生される電圧は、第10図に示すように、高群分周信
号φ□の1/2周期毎に順次高くなっていくものである
。
順次Lレベルに反転されることにょ夛、出力端子3Oに
発生される電圧は、第10図に示すように、高群分周信
号φ□の1/2周期毎に順次高くなっていくものである
。
そして、時刻t、で第9図(、)に示すようにDFF回
路Dlaの出力端QがLレベルに反転されると、第9図
(1)に示すように前記RCH信号が発生され、前記ス
イッチ31がオンされて出力端子30に発生される電圧
が元の基準電圧VB□にリフレッシュでれ、ここに高群
コサイン波信号の】周期が完成されるものである。
路Dlaの出力端QがLレベルに反転されると、第9図
(1)に示すように前記RCH信号が発生され、前記ス
イッチ31がオンされて出力端子30に発生される電圧
が元の基準電圧VB□にリフレッシュでれ、ここに高群
コサイン波信号の】周期が完成されるものである。
33−
次に、第11図は前記低群コサイン波発生回路17を示
すものである。ただし、この低群コサイン波発生回路1
7は上述した高群コサイン波発生回路16と略同様な構
成であるため、第7図と同一部分には同一記号を付して
示し、ここでは異なる部分についてのみ説明する。
すものである。ただし、この低群コサイン波発生回路1
7は上述した高群コサイン波発生回路16と略同様な構
成であるため、第7図と同一部分には同一記号を付して
示し、ここでは異なる部分についてのみ説明する。
すなわち、この低群コサイン波発生回路17は、前記低
群分周信号φ、の16周期期間全1周期とするコサイン
波信号を生成するものであるから、16個のDFF回路
Dl−D1611r、直列接続してなる8ビツトシフト
カウンタ回路38を用いている点が、高群コサイン波発
生回路16と異なる点である。また、この場合、入力端
子28mには、低群分周信号φ1が供給されるもので、
NOR回路29の出力がHレベルになったことをRCL
信号が発生されたということにする。
群分周信号φ、の16周期期間全1周期とするコサイン
波信号を生成するものであるから、16個のDFF回路
Dl−D1611r、直列接続してなる8ビツトシフト
カウンタ回路38を用いている点が、高群コサイン波発
生回路16と異なる点である。また、この場合、入力端
子28mには、低群分周信号φ1が供給されるもので、
NOR回路29の出力がHレベルになったことをRCL
信号が発生されたということにする。
ざらに、各コンデンサCI”’C16の容量は、第11
図中両端部に位置するコンデンサC,,C,。
図中両端部に位置するコンデンサC,,C,。
を最小とし、中央部に向がって順次大きくなり、コンデ
ンサca+c9が最大となるように対称34− 的に設定されているものである。
ンサca+c9が最大となるように対称34− 的に設定されているものである。
このように構成することにより、具体的な動作は前記高
群コサイン波発生回路16と同様に説明することができ
、出力端子3Oに第12図に示すような、低群分周信号
φ、の16周期期間を一周期とする低群コサイン波信号
が得られるようになるものである。
群コサイン波発生回路16と同様に説明することができ
、出力端子3Oに第12図に示すような、低群分周信号
φ、の16周期期間を一周期とする低群コサイン波信号
が得られるようになるものである。
したがって、上記したような高群及び低群コサイン波発
生回路16.17によれば、各コンデンサCI”C18
及びax−ctsの両端に加わる電圧を順次可変して出
力端子30に高群及び低群コサイン波信号を得るように
したので、定常電流が流れることがなく、全体的に消費
電流を少なくすることができ、低電源電圧で動作可能と
なるものである。
生回路16.17によれば、各コンデンサCI”C18
及びax−ctsの両端に加わる電圧を順次可変して出
力端子30に高群及び低群コサイン波信号を得るように
したので、定常電流が流れることがなく、全体的に消費
電流を少なくすることができ、低電源電圧で動作可能と
なるものである。
この点に関し、従来のコサイン波発生回路は、第13図
(、)に示すように、抵抗39の両端に基準電圧+v
、−v’2それぞれ印加し、該抵抗39の所定位置に複
数のスイッチSW全接続し、このスイッチSW全コント
ロール信号によって順次オン、オフさせることによ)、
第13図(b)に示すようなコサイン波を得るようにし
ている。
(、)に示すように、抵抗39の両端に基準電圧+v
、−v’2それぞれ印加し、該抵抗39の所定位置に複
数のスイッチSW全接続し、このスイッチSW全コント
ロール信号によって順次オン、オフさせることによ)、
第13図(b)に示すようなコサイン波を得るようにし
ている。
このため、従来の回路は、常に抵抗39に定常電流が流
れることになり、消費電流が多く、低電源電圧化が困難
なものであった。
れることになり、消費電流が多く、低電源電圧化が困難
なものであった。
ところが、第7図及び第11図に示したような高群及び
低群コサイン波発生回路16.17によれば、消費電流
を少なくすることができ、低電源電圧化に寄与し得、ひ
いてはDTMF信号発生装置のCMO8集積回路化を効
果的に促進させることができるものである。
低群コサイン波発生回路16.17によれば、消費電流
を少なくすることができ、低電源電圧化に寄与し得、ひ
いてはDTMF信号発生装置のCMO8集積回路化を効
果的に促進させることができるものである。
ここで、上記高群コサイン波発生回路16のコンデンサ
C1〜CI+1の容量値の比率は、コンデンサC1〜C
tSの全並列合成容量CHerlJとした場合、例えば
表(1)のように設定すると良好な高群コサイン波信号
を得ることができる。
C1〜CI+1の容量値の比率は、コンデンサC1〜C
tSの全並列合成容量CHerlJとした場合、例えば
表(1)のように設定すると良好な高群コサイン波信号
を得ることができる。
37−
この場合、コンデンサC1〜C1gの各容量値の比率は
、次のようにしてめられる。すなわち、18個あるコン
デンサct””ctsのうち、コンデンサct””ct
sの全並列合成容量CHを「1」と規格化した場合、コ
ンデンサC1からN番目のコンデンサまでの並列合成容
量、石、Ctは、 で表わされる。このため、N=1つまりコンデンサC,
の容量は、 とな、9、N=2つまシコンデンサc1.c2の並列合
成容量は、 となp、N=3つまシコンデンサ01〜c3の並列合成
容量は、 38− となる。このようにして得られた並列合成容量 、をま
とめると表(2)のようになる。
、次のようにしてめられる。すなわち、18個あるコン
デンサct””ctsのうち、コンデンサct””ct
sの全並列合成容量CHを「1」と規格化した場合、コ
ンデンサC1からN番目のコンデンサまでの並列合成容
量、石、Ctは、 で表わされる。このため、N=1つまりコンデンサC,
の容量は、 とな、9、N=2つまシコンデンサc1.c2の並列合
成容量は、 となp、N=3つまシコンデンサ01〜c3の並列合成
容量は、 38− となる。このようにして得られた並列合成容量 、をま
とめると表(2)のようになる。
そして、例えばN=2のときの容量は(C1+C2)で
あるから、N=1のときの容量を引くことにより、0.
0302−0.0076=0.0226と前記衣(1)
に示したコンデンサC2の容を比が得られるものである
。
あるから、N=1のときの容量を引くことにより、0.
0302−0.0076=0.0226と前記衣(1)
に示したコンデンサC2の容を比が得られるものである
。
また、前記低群コサイン波発生回路17の各コンデンサ
ct−ctsの容量比も、上記と同様にしてめることが
でき、これを表(3)に示す。
ct−ctsの容量比も、上記と同様にしてめることが
でき、これを表(3)に示す。
表(3)
ここで、前記高群及び低群コサイン波発生回路16.1
7は、例えば低群コサイン波発生回路17を例にとると
、第14図に示すように構成することもできる。すなわ
ち、これは8個のDFFFF回路−1〜DI+イッチ回
路81〜S8及びコンデンサ01〜C8を用いるように
したもので、入力端子28*に供給される低群分周信号
φL’fr’A分周回路40を介して各DFF回路D1
〜D8のクロック入力端φまたは1に導くようにしたも
のである。
7は、例えば低群コサイン波発生回路17を例にとると
、第14図に示すように構成することもできる。すなわ
ち、これは8個のDFFFF回路−1〜DI+イッチ回
路81〜S8及びコンデンサ01〜C8を用いるように
したもので、入力端子28*に供給される低群分周信号
φL’fr’A分周回路40を介して各DFF回路D1
〜D8のクロック入力端φまたは1に導くようにしたも
のである。
このように構成することによシ、入力端子281Lに第
15図(LL)に示すような低群分周信号φLが供給さ
れると、通分周回路4Oの出力は第15図(b)に示す
ようになる。そして、DFF回路DI ”’ D8 、
スイッチ回路S1〜Ss及びコンデンサC1〜C8がそ
れぞれ前述したように動作することによって、出力端子
30には第15図(c)に示すような低群コサイン波信
号を得ることができるものである。この低群コサイン信
号は、第12図に示したものと同様に、低群分周信号φ
Lの16周期期間を1周期とするもので1.$1241
− 図に示したものとは分解能が異なっているものである。
15図(LL)に示すような低群分周信号φLが供給さ
れると、通分周回路4Oの出力は第15図(b)に示す
ようになる。そして、DFF回路DI ”’ D8 、
スイッチ回路S1〜Ss及びコンデンサC1〜C8がそ
れぞれ前述したように動作することによって、出力端子
30には第15図(c)に示すような低群コサイン波信
号を得ることができるものである。この低群コサイン信
号は、第12図に示したものと同様に、低群分周信号φ
Lの16周期期間を1周期とするもので1.$1241
− 図に示したものとは分解能が異なっているものである。
このため、コサイノ波形としてあまり精度が要求されな
いような場合には、第14図に示すような構成とするこ
とにより、よシ一層構成を簡易化することができるもの
である。なお、第15図(d)はRCL信号の発生状態
を示すものである。
いような場合には、第14図に示すような構成とするこ
とにより、よシ一層構成を簡易化することができるもの
である。なお、第15図(d)はRCL信号の発生状態
を示すものである。
また、高群コサイン波発生回路16についても、上記と
同様にして構成を簡易化することができることはもちろ
んである。この場合には、DFF回路、スイッチ回路及
びコンデンサの数を9個づつにして、高群分周信号φn
t−H分周してDFF回路のクロック入力端φまたはf
に供給させるようにすればよいものである。
同様にして構成を簡易化することができることはもちろ
んである。この場合には、DFF回路、スイッチ回路及
びコンデンサの数を9個づつにして、高群分周信号φn
t−H分周してDFF回路のクロック入力端φまたはf
に供給させるようにすればよいものである。
さらに、前記高群コサイン波発生回路16は、第16図
に示すように、DFF回路010””Dlgのセット入
力端Sを入力端子28bに接続し、パワーダウン信号P
DがHレベルからLレベルに反転されたとき、DFF回
路り、%D、の出力端QがLレベルにリセットされ、O
FF回路DIG〜42− 1)tsの出力端QがHレベルにセットされるようにす
れば、サイン波形を得るようにすることもでき、必要に
応じて適宜選択し得る蝿のである。
に示すように、DFF回路010””Dlgのセット入
力端Sを入力端子28bに接続し、パワーダウン信号P
DがHレベルからLレベルに反転されたとき、DFF回
路り、%D、の出力端QがLレベルにリセットされ、O
FF回路DIG〜42− 1)tsの出力端QがHレベルにセットされるようにす
れば、サイン波形を得るようにすることもでき、必要に
応じて適宜選択し得る蝿のである。
また、前記低群コサイン波発生回路17においても、D
FFFF回路−9〜Isのセット入力端Sを入力端子2
8bに接続することにより、サイン波形が得られること
はもちろんである。
FFFF回路−9〜Isのセット入力端Sを入力端子2
8bに接続することにより、サイン波形が得られること
はもちろんである。
次に、第17図は前記出力合成回路18を示すものであ
る。すなわち、図中′41は入力端子で、前記高群コサ
イン波発生回路16から出力される高群コサイン波信号
が供給されるものである。この入力端子41はコンデン
サCFI 1 + cH2を直列に介して接地されてい
る。そして、上記コンデンサC旧+CH2の接続点は、
スイッチ回路42を介して基準電圧VBBO印加された
電源端子43に接続されるとともに演算増幅器op。
る。すなわち、図中′41は入力端子で、前記高群コサ
イン波発生回路16から出力される高群コサイン波信号
が供給されるものである。この入力端子41はコンデン
サCFI 1 + cH2を直列に介して接地されてい
る。そして、上記コンデンサC旧+CH2の接続点は、
スイッチ回路42を介して基準電圧VBBO印加された
電源端子43に接続されるとともに演算増幅器op。
の非反転入力端(+)に接続されている。ここで、上記
スイッチ回路42は、前記高群コサイン波発生回路16
のNOR回路29から発生されるRCHM 号の有無、
つま#)Hレベル、Lレベルに応じてオン、オフされる
ものである。そして、上記コンデンサC旧1 CH2及
びスイッチ回路42等よりなる回路が、高群レベル変換
回路44を構成するものである。
スイッチ回路42は、前記高群コサイン波発生回路16
のNOR回路29から発生されるRCHM 号の有無、
つま#)Hレベル、Lレベルに応じてオン、オフされる
ものである。そして、上記コンデンサC旧1 CH2及
びスイッチ回路42等よりなる回路が、高群レベル変換
回路44を構成するものである。
一方、第17図中45は入力端子で、前記低群コサイン
波発生回路17から出力される低群コサイン波信号が供
給されるものである。この入力端子45はコンデンサC
L11CL2を直列に介して接地されている。そして上
記コンデンサCLIlCL2の接続点は、スイッチ回路
46を介して基準電圧VR3の印加された電源端子47
に接続されるとともに、演算増幅器OP2の非反転入力
端(+)に接続されている。
波発生回路17から出力される低群コサイン波信号が供
給されるものである。この入力端子45はコンデンサC
L11CL2を直列に介して接地されている。そして上
記コンデンサCLIlCL2の接続点は、スイッチ回路
46を介して基準電圧VR3の印加された電源端子47
に接続されるとともに、演算増幅器OP2の非反転入力
端(+)に接続されている。
ここで、上記スイッチ回路46は、前記低群コサイン波
発生回路17のNOR回路29から発生されるRCL信
号の有無つまりHレベル、Lレベルに応じてオン、オフ
されるものである。そして上記コンデンサCLI +
Cu2及びスイッチ回路46等よシなる回路が低群レベ
ル変換回路48を構成するものである。
発生回路17のNOR回路29から発生されるRCL信
号の有無つまりHレベル、Lレベルに応じてオン、オフ
されるものである。そして上記コンデンサCLI +
Cu2及びスイッチ回路46等よシなる回路が低群レベ
ル変換回路48を構成するものである。
ここで、上記演算増幅器0P110P2は、それぞれそ
の出力端が反転入力端(−)に接続された♂ルテージフ
ォロワ構成となされておシ、インピーダンス変換用の緩
衝増幅器49.50を構成しているものである。この緩
衝増幅器49゜50の出力端は、それぞれ抵抗R1+R
1を介して互いに接続されておシ、その接続点はNPN
形のトランジスタTr!のペースに接続されている。ま
た、このトランジスタTr1のコレクタは直流電圧(+
Va)の印加された電源端子51に接続され、エミッタ
は出力端子52に接続されている。そして、上記緩衝増
幅器49,50、抵抗R1+R2及びトランジスタTr
1等よシなる回路が、ミクシング回路53を構成するも
のである。
の出力端が反転入力端(−)に接続された♂ルテージフ
ォロワ構成となされておシ、インピーダンス変換用の緩
衝増幅器49.50を構成しているものである。この緩
衝増幅器49゜50の出力端は、それぞれ抵抗R1+R
1を介して互いに接続されておシ、その接続点はNPN
形のトランジスタTr!のペースに接続されている。ま
た、このトランジスタTr1のコレクタは直流電圧(+
Va)の印加された電源端子51に接続され、エミッタ
は出力端子52に接続されている。そして、上記緩衝増
幅器49,50、抵抗R1+R2及びトランジスタTr
1等よシなる回路が、ミクシング回路53を構成するも
のである。
上記のような構成の出力合成回路18において、まず入
力端子41に供給された高群コサイン波信号は、コンデ
ンサCHI r CHIの容量比に応じてレベル変換さ
れ、その1周期毎にスイッチ回路42がオンされること
によシ基準電圧Vnst−基準としてレベルシフトされ
る。また、入力端子45に供給された低群コサイン波信
号45− も、コンデンサCLI + Cu2の容量比に応じてレ
ベル変換され、その1周期毎にスイッチ回路46がオン
されることによシ基準電圧viaを基準としてレベルシ
フトされる。このようなレベル変換動作は、後段のミク
シング回路53で電圧合成し易いようにしているための
ものである。
力端子41に供給された高群コサイン波信号は、コンデ
ンサCHI r CHIの容量比に応じてレベル変換さ
れ、その1周期毎にスイッチ回路42がオンされること
によシ基準電圧Vnst−基準としてレベルシフトされ
る。また、入力端子45に供給された低群コサイン波信
号45− も、コンデンサCLI + Cu2の容量比に応じてレ
ベル変換され、その1周期毎にスイッチ回路46がオン
されることによシ基準電圧viaを基準としてレベルシ
フトされる。このようなレベル変換動作は、後段のミク
シング回路53で電圧合成し易いようにしているための
ものである。
そして、上記のようにレベル変換された高群及び低群コ
サイン波信号は、それぞれ緩衝増幅器49.50及び抵
抗R11R2を介して電圧合成され、トランジスタTr
1で電流変換されて、DTMF信号として出力端子52
を介して電話回線に送出されるものである。要するに、
出力合成回路18は、電話回線のDTMF信号を送出す
るために適した電圧振幅、出力インピーダンス等を付与
する作用を行なうものでおる。
サイン波信号は、それぞれ緩衝増幅器49.50及び抵
抗R11R2を介して電圧合成され、トランジスタTr
1で電流変換されて、DTMF信号として出力端子52
を介して電話回線に送出されるものである。要するに、
出力合成回路18は、電話回線のDTMF信号を送出す
るために適した電圧振幅、出力インピーダンス等を付与
する作用を行なうものでおる。
したがって、上記のような出力合成回路18によれば、
ミクシング回路530信号入力部である緩衝増幅器49
.50はその入力インピーダンスが高いため、ミクシン
グ回路53に対する信号供給部であるレベル変換回路4
4 、4846− としてコンデンサC旧+ CH2及びct、i l C
L2を用いたインピーダンスの高いものを用いることが
でき、良好なりTMF信号を生成し得るとともに、構成
を簡易化することができるものである。
ミクシング回路530信号入力部である緩衝増幅器49
.50はその入力インピーダンスが高いため、ミクシン
グ回路53に対する信号供給部であるレベル変換回路4
4 、4846− としてコンデンサC旧+ CH2及びct、i l C
L2を用いたインピーダンスの高いものを用いることが
でき、良好なりTMF信号を生成し得るとともに、構成
を簡易化することができるものである。
この点に関し、従来の出力合成回路は、第18図(&)
に示すように、入力端子54.55に供給された高群及
び低群コサイン波信号を、抵抗Ra+R+e介して電流
加算し、ダーリントン接続されたトランジスタTr2
、 TrBを介して出力端子56からDTMF信号を得
るようにしたり、第18図(b)に示すように、入力端
子57゜58に供給された高群及び低群コサイン波信号
を、抵抗R5、R6を介して合成し、演算増幅器OP、
及び抵抗R7よりなる増幅器59を介して出力端子60
からDTMF信号を得るようにしている。このため、入
力インピーダンスが低く、入力信号源としてもインピー
ダンスの低いものでなければ使用することができないと
いう問題を有するとともに、特に低電圧で動作させるこ
とが困難になるものである。
に示すように、入力端子54.55に供給された高群及
び低群コサイン波信号を、抵抗Ra+R+e介して電流
加算し、ダーリントン接続されたトランジスタTr2
、 TrBを介して出力端子56からDTMF信号を得
るようにしたり、第18図(b)に示すように、入力端
子57゜58に供給された高群及び低群コサイン波信号
を、抵抗R5、R6を介して合成し、演算増幅器OP、
及び抵抗R7よりなる増幅器59を介して出力端子60
からDTMF信号を得るようにしている。このため、入
力インピーダンスが低く、入力信号源としてもインピー
ダンスの低いものでなければ使用することができないと
いう問題を有するとともに、特に低電圧で動作させるこ
とが困難になるものである。
ところが、第17図に示した出力合成回路18によれば
、入力信号源として前述したように容量性のものをも自
由に使用し得るとともに、MOS )ランジスタを用い
ることによシ容易に低電圧化を図ることができるもので
ある。
、入力信号源として前述したように容量性のものをも自
由に使用し得るとともに、MOS )ランジスタを用い
ることによシ容易に低電圧化を図ることができるもので
ある。
次に、第19図乃至第23図は、それぞれ上記出力合成
回路18の他の例を示すものである。
回路18の他の例を示すものである。
まず、第19図に示すものは、前記緩衝増幅器49.5
0をNチャネルMOS )ランゾスタQs+Q4及びQ
s+Qsを用いて構成するようにしたもので、この場合
ソースフォロワ構成となされている。このようにすれば
、簡易な構成で入力インピーダンスを高くかつ出力イン
ピーダンス全群くすることができるとともに、特に低電
圧動作を容易に可能とすることができるものである。
0をNチャネルMOS )ランゾスタQs+Q4及びQ
s+Qsを用いて構成するようにしたもので、この場合
ソースフォロワ構成となされている。このようにすれば
、簡易な構成で入力インピーダンスを高くかつ出力イン
ピーダンス全群くすることができるとともに、特に低電
圧動作を容易に可能とすることができるものである。
また、第20図に示すものは、NチャネルMOSトラン
ジスタQ7〜Q9で差動回路を構成し、トランジスタQ
? 、Qllのソース合成電圧’i DTMF信号とし
て取シ出すようにしたものである。
ジスタQ7〜Q9で差動回路を構成し、トランジスタQ
? 、Qllのソース合成電圧’i DTMF信号とし
て取シ出すようにしたものである。
さらに、第21図に示すものは、高群及び低群コサイン
波信号をコンデンサ61*、62@及び演算増幅器OP
410P5よ勺なる積分回路61.62と抵抗R81R
Iを介して合成し、抵抗RtO及び演算増幅器0Psよ
りなる増幅器63を介してDTMF信号を得るようにし
たものである。
波信号をコンデンサ61*、62@及び演算増幅器OP
410P5よ勺なる積分回路61.62と抵抗R81R
Iを介して合成し、抵抗RtO及び演算増幅器0Psよ
りなる増幅器63を介してDTMF信号を得るようにし
たものである。
また、第22図に示すものは、入力端子64゜65に供
給された高群及び低群コサイン波信号を、第19図に示
したようなソースフォロワ回路66.67及び抵抗al
l + Rls k介して合成し、抵抗ats l 1
R14* R15%演算増幅器OP7よシなる増幅器6
8及びトランジスタTr4ffi介してDTMF信号を
得るようにしたものである。この場合、演算増幅器0P
70反転入力端(−)に印される電圧は、基準電圧VR
4’cソースフォロワ回路69を介して得るようにして
いる。ここで、抵抗R13は演算増幅器0Pyの入力抵
抗でメク、抵抗R14r Rtsは増幅器68のrイン
設定用の49− ものとなる。
給された高群及び低群コサイン波信号を、第19図に示
したようなソースフォロワ回路66.67及び抵抗al
l + Rls k介して合成し、抵抗ats l 1
R14* R15%演算増幅器OP7よシなる増幅器6
8及びトランジスタTr4ffi介してDTMF信号を
得るようにしたものである。この場合、演算増幅器0P
70反転入力端(−)に印される電圧は、基準電圧VR
4’cソースフォロワ回路69を介して得るようにして
いる。ここで、抵抗R13は演算増幅器0Pyの入力抵
抗でメク、抵抗R14r Rtsは増幅器68のrイン
設定用の49− ものとなる。
さらに、第23図に示すものは、抵抗R11゜Rlmを
介して合成された信号を、演算増幅器OPs及び抵抗R
111r R1?よυなる増幅器70を介してトランジ
スタTr4に導くようにしたものである。この場合、抵
抗R16が増幅器70のrイン設定用であシ、抵抗at
yが演算増幅器opsの入力抵抗である。
介して合成された信号を、演算増幅器OPs及び抵抗R
111r R1?よυなる増幅器70を介してトランジ
スタTr4に導くようにしたものである。この場合、抵
抗R16が増幅器70のrイン設定用であシ、抵抗at
yが演算増幅器opsの入力抵抗である。
ここで、上述した種々の出力合成回路18において、高
群及び低群コサイン波信号のレベル変換の必要がない場
合には、高群及び低群コサイン波発生回路16.17か
ら出力された高群及び低群コサイン波信号を、高群及び
低群レベル変換回路44,411を介さずに、上述した
ように合成してもよいことはもちろんである。
群及び低群コサイン波信号のレベル変換の必要がない場
合には、高群及び低群コサイン波発生回路16.17か
ら出力された高群及び低群コサイン波信号を、高群及び
低群レベル変換回路44,411を介さずに、上述した
ように合成してもよいことはもちろんである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
したがって、以上詳述したようにこの発明に50−
よれば、低電源電圧で動作可能であシ、構成簡易にして
経済的にも有利であるとともに、集積回路化を効果的に
促進させ得る極めて良好なりTMF信号発生装置を提供
することができる。
経済的にも有利であるとともに、集積回路化を効果的に
促進させ得る極めて良好なりTMF信号発生装置を提供
することができる。
第1図はこの発明に係るDTMF信号発生装置の一実施
例を示すブロック回路構成図、第2図は同実施例の基準
発振回路の詳細を示す回路構成図、第3図及び第4図は
それぞれ同実施例の高群分周回路を示すブロック構成図
及びその動作を説明するためのタイミング図、第5図及
び第6図はそれぞれ同実施例の低群分周回路を示すブロ
ック構成図及びその動作を説明するためのタイミング図
、第7図は同実施例の高群コサイン波発生輿路を示すブ
ロック構成図、第8図は同高群コサイン波発生回路のス
イッチ回路の詳細金示す回路構成図、第9図及び第10
図はそれぞれ同高群コサイン波発生回路の動作を説明す
るためのタイミング図、第11図及び第12図はそれぞ
れ同実施例の低群コサイン波発生回路を示すブロック構
成図及びその動作を説明するためのタイミング図、第1
3図は従来のコサイン波発生回路の説明図、第14図及
び第15図はそれぞれ低群コサイン波発生回路の変形例
を示すブロック構成図及びその動作を説明するためのタ
イミング図、第16図は高群コサイン波発生回路の変形
例を示すブロック構成図、第17図は同実施例の出力合
成回路を示すブロック回路構成図、第18図は従来の出
力合成回路を示すブロック回路構成図、第19図乃至第
23図はそれぞれ同実施例の出力合成回路の他の例を示
すブロック回路構成図である。 11・・・基準発振回路、12・・・キー入力インター
フェース回路、13・・・高群分周回路、14・・・低
群分周回路、15・・・キー操作部、16・・・高群コ
サイン波発生回路、17・・・低群コサイン波発生回路
、18・・・出力合成回路、19・・・出力端子、20
・・・4ビツトシフトカウンタ回路、2ノ・・・プログ
ラマブル状態検出回路、22・・・バイナリカウンタ回
路、23・・・出力端子、24・・・6ビツトシフトカ
ウンタ回路、25・・・プログラマゾル状態検出回路、
26・・・R−8FF回路、27・・・出力端子、28
・・・9ビツトシフトカウ/り回路、29・・・NOR
回路、30・・・出力端子、31・・・スイッチ、32
・・・基準電圧発生回路、33・・・入力端子、34・
・・PチャネルMO8)ランジスタ、35・・・インバ
ータ、36・・・PチャネルMO8)ランジスタ、37
・・・出力端子、38・・・8ビツトシフトカウンタ回
路、39・・・抵抗、40・・・性分周回路、41・・
・入力端子、42・・・スイッチ回路、43・・・電源
端子、44・・・高群レベル変換回路、45・・・入力
端子、46・・・スイッチ回路、47・・・電源端子、
48・・・低群レベル変換回路、49.50・・・緩衝
増幅器、51・・・電源端子、52出力端子、53・・
・ミクシング回路、54.55・・・入力端子、56・
・・出力端子、57.58・・・入力端子、59・・・
増幅器、60・・・出力端子、61 t 62・・・積
分回路、63・・・増幅器、64.65・・・入力端子
、66.67・・・ソースフォロワ°回路ζ6“8・・
・増幅器、69・・・ソースフォロワ回路、70・・・
増幅器。 53− 第17図 第18図 (a) (b)
例を示すブロック回路構成図、第2図は同実施例の基準
発振回路の詳細を示す回路構成図、第3図及び第4図は
それぞれ同実施例の高群分周回路を示すブロック構成図
及びその動作を説明するためのタイミング図、第5図及
び第6図はそれぞれ同実施例の低群分周回路を示すブロ
ック構成図及びその動作を説明するためのタイミング図
、第7図は同実施例の高群コサイン波発生輿路を示すブ
ロック構成図、第8図は同高群コサイン波発生回路のス
イッチ回路の詳細金示す回路構成図、第9図及び第10
図はそれぞれ同高群コサイン波発生回路の動作を説明す
るためのタイミング図、第11図及び第12図はそれぞ
れ同実施例の低群コサイン波発生回路を示すブロック構
成図及びその動作を説明するためのタイミング図、第1
3図は従来のコサイン波発生回路の説明図、第14図及
び第15図はそれぞれ低群コサイン波発生回路の変形例
を示すブロック構成図及びその動作を説明するためのタ
イミング図、第16図は高群コサイン波発生回路の変形
例を示すブロック構成図、第17図は同実施例の出力合
成回路を示すブロック回路構成図、第18図は従来の出
力合成回路を示すブロック回路構成図、第19図乃至第
23図はそれぞれ同実施例の出力合成回路の他の例を示
すブロック回路構成図である。 11・・・基準発振回路、12・・・キー入力インター
フェース回路、13・・・高群分周回路、14・・・低
群分周回路、15・・・キー操作部、16・・・高群コ
サイン波発生回路、17・・・低群コサイン波発生回路
、18・・・出力合成回路、19・・・出力端子、20
・・・4ビツトシフトカウンタ回路、2ノ・・・プログ
ラマブル状態検出回路、22・・・バイナリカウンタ回
路、23・・・出力端子、24・・・6ビツトシフトカ
ウンタ回路、25・・・プログラマゾル状態検出回路、
26・・・R−8FF回路、27・・・出力端子、28
・・・9ビツトシフトカウ/り回路、29・・・NOR
回路、30・・・出力端子、31・・・スイッチ、32
・・・基準電圧発生回路、33・・・入力端子、34・
・・PチャネルMO8)ランジスタ、35・・・インバ
ータ、36・・・PチャネルMO8)ランジスタ、37
・・・出力端子、38・・・8ビツトシフトカウンタ回
路、39・・・抵抗、40・・・性分周回路、41・・
・入力端子、42・・・スイッチ回路、43・・・電源
端子、44・・・高群レベル変換回路、45・・・入力
端子、46・・・スイッチ回路、47・・・電源端子、
48・・・低群レベル変換回路、49.50・・・緩衝
増幅器、51・・・電源端子、52出力端子、53・・
・ミクシング回路、54.55・・・入力端子、56・
・・出力端子、57.58・・・入力端子、59・・・
増幅器、60・・・出力端子、61 t 62・・・積
分回路、63・・・増幅器、64.65・・・入力端子
、66.67・・・ソースフォロワ°回路ζ6“8・・
・増幅器、69・・・ソースフォロワ回路、70・・・
増幅器。 53− 第17図 第18図 (a) (b)
Claims (1)
- 操作されたキーの種別に対応して基準周波数信号をそれ
ぞれ二種の規格周波数にまで分周するとともに該分周周
期とほぼ等しい周期をもつサイン波信号を発生する分周
及びサイン波発生手段と、このサイン波発生手段から出
力された両信号を合成して得られたDTMF信号全電話
回線に送出する合成手段とを有するDTMF信号発生装
置において、前記基準周波数信号を発生する回路(i−
MO8形半導体素子と固有振動素子とを含んで構成しか
つ発振周波数k 480 [kHz ]近傍に設定する
とともに、前記分周手段に対して前記480 [kHz
コ近傍の基準周波数信号を前記規格周波数にまで分周し
得る分周比分与えるようにしてなることを特徴とするD
TMF信号発生装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24411783A JPS60136460A (ja) | 1983-12-26 | 1983-12-26 | Dtmf信号発生装置 |
EP84115872A EP0147791B1 (en) | 1983-12-26 | 1984-12-19 | Dual-tone multiple-frequency-signal generating apparatus |
DE8484115872T DE3483095D1 (de) | 1983-12-26 | 1984-12-19 | Vorrichtung zum erzeugen von dtmf-signalen. |
US06/685,834 US4639554A (en) | 1983-12-26 | 1984-12-24 | Dual-tone multiple-frequency-signal generating apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24411783A JPS60136460A (ja) | 1983-12-26 | 1983-12-26 | Dtmf信号発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60136460A true JPS60136460A (ja) | 1985-07-19 |
Family
ID=17114009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24411783A Pending JPS60136460A (ja) | 1983-12-26 | 1983-12-26 | Dtmf信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60136460A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5289403A (en) * | 1975-07-10 | 1977-07-27 | Western Electric Co | Scanning circuit |
JPS545923A (en) * | 1977-06-15 | 1979-01-17 | Bayer Ag | Phosphoric acid esters |
-
1983
- 1983-12-26 JP JP24411783A patent/JPS60136460A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5289403A (en) * | 1975-07-10 | 1977-07-27 | Western Electric Co | Scanning circuit |
JPS545923A (en) * | 1977-06-15 | 1979-01-17 | Bayer Ag | Phosphoric acid esters |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4639554A (en) | Dual-tone multiple-frequency-signal generating apparatus | |
JPS5847092B2 (ja) | 論理回路 | |
JPH05199088A (ja) | 遅延回路 | |
WO1982004168A1 (en) | Circuit for generating analog signals | |
JPS60136460A (ja) | Dtmf信号発生装置 | |
US5335254A (en) | Shift register system for driving active matrix display | |
US4648103A (en) | Flip-flop having divide inhibit circuitry to change divide ratio | |
US6826243B1 (en) | Circuit arrangement for the processing of binary signals | |
JPH01101026A (ja) | 多相ロック発生器及びこれに使用する位相セル | |
US4471170A (en) | Non-integer programmable counter | |
US5418734A (en) | Finely adjustable signal wave forming circuit including complementary clock signal counters | |
JPS60136461A (ja) | Dtmf信号発生装置 | |
US4805508A (en) | Sound synthesizing circuit | |
JP2659361B2 (ja) | Dtmf型ダイヤラ | |
JPS60136459A (ja) | Dtmf信号発生装置 | |
US4492927A (en) | Offset voltage compensation circuit | |
JPH07226660A (ja) | 集積回路 | |
JP2994882B2 (ja) | 分周回路 | |
JPH018028Y2 (ja) | ||
JPH05504420A (ja) | 表示装置の駆動に関する可変幅の制御パルスを発生するための装置 | |
JPS6220455A (ja) | デイジタルト−ン発生回路 | |
JP2605680B2 (ja) | 音声ノイズ発生回路 | |
SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
JPS59141805A (ja) | 繰り返し波形発生回路 | |
JPS6256056A (ja) | 電話機用半導体集積回路 |