JPS60136460A

JPS60136460A - Ｄｔｍｆ信号発生装置

Info

Publication number: JPS60136460A
Application number: JP24411783A
Authority: JP
Inventors: Eiji Masuda; 英司増田; Yasuhiko Fujita; 康彦藤田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1985-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、電話通信回線網におけるＤＴＭＦ（デュア
ルトーンマルチゾルフリーケンシー）信号発生装置に係
り、特にゾッシュ式電話機のキー操作に応じたＤＴＭＦ
信号を発生して標準的な電話回線に送出するものに関す
る。

〔発明の技術的背景とその問題点〕

周知のように、首記の如きＤＴＭＦ信号発生装置は、基
準発振回路から出力される基準クロック信号を、操作さ
れたキーの位置する行及び列毎に規格化された周波数に
までそれぞれ分周し、これら分周信号をそれぞれ異なる
周期のコサイン波形に変換して合成することにより、１
つのキーに対応し７’（ＤＴＭＦ信号を得るようにして
いる。

ところで、従来のＤＴＭＦ信号発生装置は、その基準発
振回路から出力される基準クロック信号の周波数が３．
５８　（ＭＨｚ　〕と高いため、消費電流が多く回線電
圧が約３．０〜３．５［Ｖ）以上でないと発振動作を行
なうことができないものである。ところが、実際の電話
回線においては、回線電圧が１．５〜２．０（Ｖ〕程度
にまで降下することがあシ、このような場合、ＤＴＭＦ
′信号発生装置が動作されなくなるという問題が生じる
。

さらに、従来のＤＴ■゛信号発生装置は、消費電流が多
く、分周回路の構成が複雑であるとともに、基準発振回
路に用いられる３、　５８　（ＭＨｚ　）用の水晶振動
子が高価で経済的にも不利になる等、種々の問１１１’
に有しているものである。

そこで、従来より、基準クロック信号の周波数を低くシ
、消費電流を少なくして低電圧でも動作し得るようにす
ることも考えられているが、単純に基準クロック信号の
周波数を低くしてしまうと、キー配列の行及び列毎にそ
れぞれ規格化された周波数にまでクロック信号全分周す
るための分周比の設定が困難になシ、また分周回路自体
の構成もより複雑化し、ひいては精度のよいＤＴＭＦ信
号を得ることができなくなってしまうものである。

このため、従来より、低電圧でも十分安定に動作し得る
とともに、構成簡易にして経済的にも有利となるＤＴＭ
Ｆ信号発生装置の開発が要望されており、またこの要望
は、近時、ＤＴＭＦ信号発生装置’ｉ　ＣＭＯ８集積回
路化するという要望ともあいまって、可及的に実現され
ることが強く望まれている。

〔発明の目的〕

この発明は上記事情に基づいてなされたもので、低電源
電圧で動作可能であυ、構成簡易にして経済的にも有利
であるとともに、集積回路化全効果的に促進させ得る極
めて良好なりＴＭＦ信号発生装置を提供すること？目的
とする。

〔発明の概要〕

すなわち、この発明は、操作されたキーの種別に対応し
て基準周波数信号上それぞれ二種の規格周波数にまで分
周するとともに該分周周期とほぼ等しい周期をもつサイ
ン波信号音発生する分周及びサイン波発生手段と、この
サイン波発生手段から出力された両信号を合成して得ら
れたＤＴ■゛信号を電話回線に送出する合成手段とを有
するＤＴＭＦ信号発生装置において、前記基準周波数信
号を発生する回路をＭＯｇ形半導体累子と固有振動菓子
とを含んで構成しかつ発振周波数’ｋ　４８０　（ｋＨ
ｚ　）近傍に設定するとともに、前記分周手段に対して
前記４８０　（ｋＨｚ　）近傍の基準周波数信号を前記
規格周波数にまで分周し得る分周比を与えるようにする
ことによシ、低電圧でも十分安定に動作し得るようにし
たものである。

〔発明の実施例〕

以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、１１は基準発振回路で、
インバータ１１＆、抵抗Ｊ　７　ｂ　、　４８０　［ｋ
Ｈｚ　、］の固有振動数を有−ｊるセラオックレゾネー
タ１１ｃ、コンデンサ１１ｄ。

１１＊、ＮチャネルＭＯＳトランジスタｌｌｆ及びＮＯ
Ｒ回路１１ｇより構成されるものである。

この基準発振回路１ノは、後述するキー入力インターフ
ェース回路１２からのパワーダウン信号ＰＤがアクティ
ブつまりＨ（ハイ）レベルの５− ときトランジスタｌｌｆがオンし発振動作が停止されか
つＮＯＲ回路１１ｇもｆ−１が閉じられた状態となって
その出力がＬ（ロー）レベルに固定され非動作状態とな
されている。また、基準発振回路１ノは、上記ｔ４ワー
ダウン信号ＰＤがノンアクティブつまｊ５Ｌレベルのと
キ、トランジスタｌｌｆがオフし自動的に発振動作が開
始されかつＮＯＲ回路１１ｇもｆ−１の開かれた状態と
なシ、４８０　（ｋＨｚ　〕の基準クロック信号ＣＫが
出力されるようになるものである。

そして、上記基準りａツク信号ＣＫは、高群分周回路１
３及び低群分周回路１４のクロック入力端ＣＫＩＮにそ
れぞれ供給される。また、これら高群及び低群分周回路
１３．１４は、そのリセット入力端Ｒに上記パワーダウ
ン信号ｐＤがそれぞれ供給されるようになされておシ、
ノ臂ワーダウン信号ＰＤがアクティブのとき非動作状態
となされ、ノンアクティブのとき上記キー入力インター
フェース回路１２から出力される分局比データに基づい
て基準クロック信号ＣＫｉ６一それぞれ分周する動作状態となされるものである。

ここで、上記キー人力インターフェース回路１２は、図
中点線で示すキー操作部１５に、縦方向に３列、横方向
に４行配設された１２個のキーのうち、操作されたキー
の位置する列及び行毎にそれぞれ対応した分周比データ
全生成するものである。すなわち、キー操作部１５は、
３つの列信号ラインＣ１〜Ｃ３と、４つの行信号ライン
Ｒ１〜Ｒ４とを有しておｐｌいずれか１つのキーが操作
されると、そのキーの位置する列及び行の各信号ライン
Ｃ１−Ｃ，及びＲ１−Ｒ４ｋそれぞれアクティブにする
ものである。

例えば、「５」のキーが操作されたとすると、列信号ラ
インＣ２と行信号ラインＲｓとが共にアクティブになさ
れるものである。

このようにして列信号ライン０１〜Ｃ３のうちいずれか
１つがアクティブになりかつ行信号ラインＲ１〜Ｒ４の
うちいずれか１つがアクティブになされると、キー入力
インターフェース回路１２は、列に対応した３ビ、トの
高群分周比データＫＣ，〜ＫＣｓ’ｊｉ生成して高群分
周回路１３に出力するとともに、行に対応した４ビツト
の低群分周比データＫＲ１〜ＫＲ４１ｆ！：生成して低
群分周回路１４に出力するものである。例えば前述した
ように「５」のキーが操作された場合、高群分周比デー
タＫＣ，〜ＫＣ３として、列信号ラインＣ，がアクティ
ブになったことに対応したｒ　Ｏ、’Ｉ　、　ＯＪなる
データを生成し、低群分周比データＫＲ１〜ＫＲ４とし
て、行信号ラインＲ。

がアクティブになったことに対応したｒｏ、Ｉ。

０．０」なるデータを生成するものである。

また、上記キー入力インターフェース回路１２は、いず
れのキーも操作されていない状態では、前記ノ９ワーダ
ウン信号ＰＤｉアクティブつまシバレベルにしておき、
いずれか１つのキーが操作されて列及び行信号ラインＣ
Ｉ”Ｃｍ及びＲ１−Ｒ４がそれぞれアクティブになった
とき、ノ９ワーダウン信号ＰＤをノンアクティブつま）
Ｌレベルとなすものである。

そして、上記のようにして生成された高群及び低群分周
比データＫＣ１〜ＫＣ８及びＫＲ１〜ＫＲ４に基づいて
高群及び低群分周回路１３．１４はそれぞれ上記基準り
ａツク信号ＣＫを分周する。

この場合、高群分周回路Ｊ３は、列信号ラインＣＩがア
クティブになったことに対応した高群分周比データＫＣ
１〜ＫＣ，が入力されると、上記４８０　（ｋＨｚ　）
の基準クロ、り信号ＣＫ１２２分周するように動作され
る。また、高群分周回路１３は、列信号ラインＣ＊＋Ｃ
Ｂがアクティブになったことに対応した高群分周比デー
タＫＣ、−ＫＣ、が入力されると、基準クロック信号Ｃ
Ｋｉそれぞれ２０分周及び１８分周するように動作され
る。

さらに、上記低群分周回路１４は、行信号ラインＲ１が
アクティブになったことに対応した低群分周比データＫ
Ｒ１〜ＫＲ，が入力されると、上記基準クロック信号Ｃ
Ｋｆ４３分周するように動作される。また、低群分周回
路１４は、行信号ラインＲＮ　＊　Ｒ１＋　Ｒ４がアク
ティブにな９− ったことに対応した低群分周比データＫＲ１〜ＫＲ，が
入力されると、上記基準クロック信号ＣＫｉそれぞれ３
９分周、３５分周及び３２分周するように動作される。

ここで、上記した分周数ｒ２２，２０，１８゜４３．３
９，３５，３２Ｊは、詳細は後述するが、キー操作部１
５の各列及び各行毎にそれぞれ規格化された周波数を最
終的に得るために、選出した数である。

上記のようにして高群分周回路１３及び低群分周回路１
４で分周された高群分周信号φ□及び低群分周信号φ、
は、高群コサイン波発生回路１６及び低群コサイン波発
生回路１７の入力端ＩＮにそれぞれ供給される。これら
高群及び低群コサイン波発生回路１６．１１は、そのリ
セット入力端Ｒに上記ノ母ワーダウン信号ＦＤがそれぞ
れ供給されるようになされており、パワーダウン信号Ｐ
Ｄがアクティブのとき非動作状態となされ、ノンアクテ
ィブのとき動作状態となされるものである。

１０− そして、まず高群コサイン波発生回路１６は、詳細は後
述するが、上記高群分周信号φ□の１８周期分の時間’
に１周期とし、かつ高群分周信号φ□の半周期毎に電圧
レベルの変化する階段状の高群コサイン波信号を生成す
るものである。また、低群コサイン波発生回路１７は、
上記低群分周信号φ、の１６周期分の時間をＩ周期とし
、かつ低群分周信号φ１の半周期毎に電圧レベルの変化
する階段状の低群コサイン波信号を生成するものである
。すなわち、この高群及び低群コサイン波信号は、周波
数的にみると、上記高群及び低群分周信号φ８．φＬを
それぞれ１８分周及び１６分周したものとな嘔れている
。そして、この場合の分周数ｒ１８．Ｉ６Ｊも先に高群
及び低群分周回路１３．１４で説明したように、キー操
作部１５の各列及び各行毎にそれぞれ規格化された周波
数を得るために選出した数である。

このようにして高群及び低群コサイン波発生回路１６．
１７から出力された高群及び低群コサイン波信号は、そ
れぞれ出力合成回路１８で合成されて、ここに１つのキ
ーに対応したＤＴＭＦ信号が生成されるものである。そ
してこのＤＴＭＦ’信号は、出力端子１９全介して図示
しない電話回線、交換機等に送出きれるものである。な
お、上記出力合成回路１８にもそのリセット入力端Ｒに
上記パワーダウン信号ＰＤが供給されるようにな芒れて
おり、この出力合成回路１８はパワーダウン信号ＰＤが
アクティブのとき非動作状態となされ、ノンアクティブ
のとき動作状態とな式れるものである・ここで、上述したように、前記基準発振回路１ノから出
力される基準クロック信号ＣＫは、高群及び低群分周回
路１３．１４によシ操作されたキーの位置する列及び行
毎にそれぞれ対応した分周比で分周式れた後、高群及び
低群コサイン波発生回路１６．１７によりそれぞれ１８
分周及び１６分周δれるものであるが、キー操作部１５
の列及び行信号ラインＣ１〜Ｃ３及びＲ，−Ｒ４がアク
ティブになされることによる高群及び低群分周回路１３
．１４の出力周波数と、高群及び低群コサイン波発生回
路１６．１７の出力周波数とは、次表のようになる。

１３− すなわち、例えば行信号ライ／Ｒ１がアクティブになさ
れた場合、低群分周回路１４は４８０（ｋＨｚ　〕の基
準クロック信号ＣＫ１４３分周して１１．　Ｊ　６　［
ｋＨｚ　）の低群分周信号φＬを出力する。すると、低
群コサイン波発生回路１７は１１、１６　［ｋＨｚ　〕
の〕低群分周信号φ、Ｊ−１６分周して、６９７．７［
Ｈｚ］の低群コサイン波信号を出力する。ここで、低群
コサイン波信号の６９７．７［Ｈｚ〕という周波数は、
上記行信号ラインＲ１に対して予め定められている規格
周波数６９７［Ｈｚ〕と０．１　Ｃ％　）の偏差しか有
さない極めて精度の高いもので、ここに行信号ラインＲ
１に対応する規格周波数を得ることができるものである
。また、他の信号ラインＲ、−Ｒ４及びＣ１〜Ｃ３につ
いても上述と略同様に説明することができ、それぞれ対
応する規格周波数を得ることができるものである。

以上に全体的な動作について説明したが、次に各部の詳
細な構成及びその動作についてそれぞれ説明する。まず
、第２図は前記基準発振回路１１を示すもので、前記イ
ンバータｌｌａは、図示の如くＰチャネルＭＯ８）ラン
ジスタＱ１及びＮチャネルＭＯＳトランジスタロ１よシ
構成されている。また、インバータ１１ａの入力端及び
出力端には、それぞれ人力抵抗１１ｂ及び出力抵抗１１
１が接続されている。この場合、接続端子１１ｊ、ＩＩ
ｋより図中上側の部分がＣＭＯ８集積回路化される部分
で、出力抵抗１１１゜セラミックレゾネータｌｉｅ及び
コンデンサ１１ｄ、ｌｌｅは外付けされるものである。

また、第２図中１１１は前記パワーダウン信号ＰＤの供
給される入力端子であり、１１ｍは前記高群及び低群分
周回路１３．１４のクロック入力端ＣＫＩＮに接続され
る出力端子であり、１１ｎは直流電圧十Ｖの印加される
電源端子である。

ここで、上記セラミ、クレゾネータｌｌｃとしては、基
準周波数４８０　ＣｋＨｚ　］　、周波数公差±０．５
〔チ〕、共振抵抗２０〔Ω〕以下、***振抵抗７０〔ｋ
Ω〕以上、温度安定性±０．３〔チ〕（−２０〔℃〕〜
＋８０［℃］）なる特性’ｋＶするものが実現されてい
る。また、前記抵抗１１ｂは帰還作用を奏するもので、
通常ｌ〔題〕程度のものが用いられる。さらに、実際的
には、上記入力抵抗１１ｂ及び出力抵抗１１１はそれぞ
れ約１　［ｋΩ〕のものが用いられ、上記コンデンサｌ
ｌｄ、１１ｅとしてはそれぞれ】０Ｏ〔…〕程度のもの
が用いられて動作されるものである。

し友がって、上記のような基準発振回路１１によれば、
ＭＯＳトランジスタを用いて構成されるので、１．５　
ＣＶ　）　〜２．０　［Ｖ　）程［（７）低電圧でも十
分に安定した発振動作を行なうことができるとともに、
取９も直式ずＣＭＯ８集積回路化に好適するものである
。また、基準クロック信号ＣＫの周波数を、従来の３．
５８　（ＭＨｚ　）に対して４８０　［ｋＨｚ　）と格
段に低くしたので、周波数×電圧×充放電容量で決まる
ところの動作消費電流も著しく低くすることができるも
のである。さらに、セラミックレゾネータ１ｌｃｆ用い
ているため、従来のようにクリスタルレゾネ１７− −タを用いたものに比して経済的に有利となるものであ
る。

ここで、上記基準クロック信号ＣＫの周波数は、し０え
ば１．５［Ｖ］〜２．０［：Ｖ）程度の低電圧でも十分
安定な発振動作全行ない得る程度に壕で消費電流を少な
くし得るような低い周波数であるという条件と、後段に
接続される種々の分周手段が安定な分周動作を行ない得
る程度にまで高い周波数であるという条件と、画表に示
すように分周比が全て簡拳な整数で実現されかつ規格周
波数に極めて近い１直を得られる周波数であるという条
件とから、４８０（ｋＨｚ）に選定されたものである。

このため、基準クロック信号ＣＫの周波数は、正確に４
８０　ＣｋＨｚ　）でなければならないものではなく　
、４８０（ｋＨｚ）の前後に若干のばらつきがあっても
許容系れるもので、要するに４８０　［ｋＨｚ　］近傍
であればよいものである。

次に、第３図は前記高群分周回路１３’Ｊｆ示すもので
ある。すなわち、この高群分周回路１３１８− は機能的にはプログラマブル分周器と等価なもので、４
ビツトシフトカウンタ回路２０とプログラマブル状態検
出回路２１と、バイナリカウンタ回路２２とよりなるも
のである。このうち、４ビツトシフトカウンタ回路２Ｏ
は、４つのＤタイプフリップフロラプ回路（以下ＤＦＦ
回路という）２０１〜２０ｄｆ直列接続し、その最終段
のＤＦＦ回路２０ｃ及び２０ｄの出力端Ｑを否定排他的
論理和回路（以下Ｅ　Ｘ　−ＮＯＲ回路という）２０ｅ
を介して、初段のＤＦＦ回路２０ａの入力端りに接続す
るようにしたものである。

そして、各ＤＦＦ回路２０１Ｌ〜２０ｄのクロック入力
端ＣＫは、前記基準クロック信号ＣＫの供給される入力
端子２０ｆＫ接続されている。

また、図中２０ｇは、前記ノ（ワーダウン信号ＰＤの供
給される入力端子で、ＯＲ回路２０ｂを介して各ＤＦＦ
回路２Ｏａ〜２０（１のリセット入力端Ｒに接続されて
いる。そして、前記キー操作部Ｊ５のいずれかのキーが
操作され、第４図（−）に示すようにパワーダウン信号
ＰＤがノンアクティブつまｆｉＬレベルになされると、
前記基準発振回路１１が駆動され第４図（ｂ）に示すよ
うに基準クロック信号ＣＫが発生される。すると、４ビ
ツトシフトカウンタ回路２Ｏは、動作を開始し、各ＤＦ
Ｆ回路２０ｈ〜２０ｄの出力がプログラマブル状態検出
回路２１に供給されるようになる。

ここで、上記プログラマブル状態検出回路２１は、上記
各ＤＦＦ回路２０　ａ　〜２０　ｄの出力を、高群分周
比データＫＣ１％　ＫＣ，に基づいて適宜演算し、上記
基準クロック信号ＣＫｔ高群分周比データＫＣ１〜ＫＣ
１で指定された分周比毎に区切るような第４図（Ｃ）に
示す如き分周・ぐルス信号を出力するものである。この
分周パルス信号は、前記ＯＲ回路２０ｈｆ介して各ＤＦ
Ｆ回路２０ＩＬ〜２０（１のリセット入力端Ｒに供給さ
れるようになされており、Ｈレベルになる毎に４ビツト
シフトカウンタ回路２Ｏがリセットてれるようになって
いる。そして、上記分周パルス信号は、バイナリカウン
タ回路２２に供給され、その立上９毎にレベル反転され
て、ここに第４図（ｄ）に示すような高群分周信号φヨ
が生成されるものである。この場合、上記プログラマブ
ル状態検出回路２１は、高群分周信号φ□のＨレベル期
間とＬレベル期間との割合が略５０Ｃ％Ｅづつになるよ
うに分周・ｆルス信号を制御して出力しているものであ
る。そして、上記バイナリカウンタ回路２２から出力さ
れる高群分周信号φヨは、出力端子２３を介して、前記
高群コサイン波発生回路１６に出力されるものである。

次に、第５図は前記低群分周回路１４を示すものである
。この低群分周回路１４も機能的にはプログラマブル分
周器と等価なもので、６ビ、トシフトカウンタ回路２４
とプログラマブル状態検出回路２５と、ＮＯＲ回路２ｅ
　ａ　＋　ｘ　６　ｂより構成されるセット−リセット
タイプフリ。

ゾフロップ回路（以下Ｒ−ＳＦＦ回路という）２６とよ
シなるものである。このうち、６ビツトシフトカウンタ
回路２４は、６つのＤＦＦ回路２４ａ〜２４ｆｆ直列接
続し、そのＤＦＦ回路２ｌ− ２４ｅ及び２４ｆの出力端Ｑ　ｇ　Ｅ　Ｘ　−ＮＯＲＯ
Ｒ回路２４介ｆ介、初段のＤＦＦ回路２４ｍの入力端Ｄ
Ｋ接続するようにしたものである。

そして、各ＤＦＦ回路２４ａ〜２４ｆのクロック入力端
ＣＫは、前記基準クロック信号ＣＫの供給される入力端
子２４ｂに接続されている。

マタ、図中２４１は、前記パワーダウン信号ＰＤの供給
される入力端子で、ＯＲ回路２４」を介して各ＤＦＦ回
路２４＆〜１１４１のリセット入力端Ｒに接続されてい
る。そして、前記キー操作部１５のいずれかのキーが操
作され、第６図（、）に示すように）４ワ一ダウン信号
ＰＤがノンアクティブつまＪＬレベルになされると、前
記基準発振回路１ノが駆動され第６図（ｂ）に示すよう
に基準クロック信号ＣＫが発生される。すると、６ビツ
トシフトカウンタ回路２４は動作を開始し、各ＯＦＦ回
路２４ｈ〜２４ｆの出力がプログラマブル状態検出回路
２５に供給されるようになる。

ここで、上記プログラマブル状態検出回路２２− ２５は、上記各ＤＦＦ回路２４　ａ　〜２４　ｆの出力
を、低群分周比データＫＲ１％ＫＲ，に基づいて適宜演
算し、上記基準りａツク信号ＣＫ−ｉ低群分周比データ
ＫＲ，〜ＫＲ，で指定された分周比毎に区切るような、
第６図（ｅ）　、　（ｄ）に示す如き分周パルス信号を
それぞれ出力するものである。この分周パルス信号のう
ちの一方（第６図（Ｃ）参照）は、前記ＯＲ回路２４Ｊ
′ｆｒ介してＤＦＦ回路２４ａ〜２４ｆのリセット入力
端Ｒに供給されるようになされており、Ｈレベルになる
毎に６ビツトシフトカウンタ回路２４がリセットされる
ようになっている。そして、これら分周パルス信号は、
Ｒ−ＳＦＦ回路２６に供給され、第６図（ｄ）に示す分
周パルス信号の立上ｐでセットされ第６図（、）に示す
分周ノ４ルス信号の立上シでリセットされて、ここに第
６図（、）に示すような低群分周信号φ１が生成される
ものである。この場合、上記プログラマブル状態検出回
路２５は、低群分周信号φ１のＨレベル期間とＬレベル
期間との割合が略５０［％Ｅづつになるように分局パル
ス信号全制御して出力しているものである。そして、上
記Ｒ−ＳＦＦ回路２６から出力される低群分周信号φ、
は、出力端子２７を介して、前記低群コサイン波発生回
路１７に出力されるものである。

次に、第７図は前記高群コザイン波発生回路１６ｆ示す
ものである。すなわち、まず１８個のＤＦＦ回路回路ｔ
−Ｉ）ｉｓが直列接続されて、９ビツトシフト力ウンタ
回路２８が構成されている。

これらＤＦＦ回路ＤＩ”Ｄｌｌｌのうち奇数符号の何重
れ九ＤＦＦ回路Ｄ１　＋　Ｄ＋１　ｒ　Ｄ５　ｅ　Ｄ？
　＊　Ｄ９　＋Ｄ１１　ｒ　Ｄ１３　ｖ　Ｉ）ｔｓ　ｌ
　Ｄｔｙは、そのクロック入力端φが上記高群分周信号
φ□の供給される入力端子２８ｈＶＣ接続されている。

つまり、奇数符号の付されたＤＦＦ回路り１−ｙｌ）、
は、高群分周信号φ□の立上シで入力端りに供給された
信号をラッチして出力端Ｑから出力するものである。ま
た、上記ＤＦＦ回路Ｄ１〜Ｉ）ｔｓのうち偶数符号の付
されたＤＦＦ回路Ｄ２　＃　Ｄ４　＊　Ｄ６　ｅ　Ｉ）
ｓ　１Ｄ＋ｏ　ｒ　Ｄｘｚ　＋０１４　＋　Ｄｔｓ　＋
　Ｄｔｓは１そのりｏツク入力端φが上記入力端子２８
ａに接続されている。つまシ、偶数符号の付されたＤＦ
ＦＦＦ回路−２〜Ｉｓは、高群分周信号φ、の立下シで
入力端りに供給された信号をラッチして出力端Ｑから出
力するものである。

また、上記各ＤＦＦ回路Ｄ１〜Ｄ１１Ｂのリセット入力
端Ｒは、前記パワーダウン信号ＰＤの供給される入力端
子２８ｂに共に接続されている。

さらに、９ビツトシフト力ウンタ回路２８の最終段のＤ
ＦＦ’回路ＤＩｉ１の出力端Ｑは、インバータ２８ｃｆ
介して初段のＤＦＦ回路Ｄｌの入力端りに接続されると
ともに、ＮＯＲ回路２９の一方の入力端に接続されてい
る。

ここにおいて、上記スイッチ回路８１〜５ｉｌｌは、そ
れぞれＤＦＦＦＦ回路−１〜Ｄｌｌｌ力に応じて、基準
電圧発生回路３２から出力式れる基準電圧ｖ１１　ｙ　
ＶＢ２　ｋ選択的にコンデンサＣ１〜０１１１に供給さ
せるように動作するものである口すなわち、上記スイッ
チ回路Ｓ１〜ＳｔＳはその１つ？例にとると、第８図に
示すように構成されている。つまシ、上記ＤＦＦ回路Ｄ
１〜Ｄ１ｇの２５− 出力が供給される入力端子３３はＰチャネルＭＯＳトラ
ンジスタ３４の制御電極に接続されるとともに、インバ
ータ３５を介して他のＰチャネルＭＯＳトランジスタ３
６０制御電極に接続されている。そして、これらトラン
ジスタ３４゜３６の一方の被制御電極は、それぞれ前記
基準電圧ｖ　、■　の印加された電源ライン３２　ａ。

ＲＬ　Ｒ２３２ｂに接続され、各他方の被制御電極は、前記コンデ
ンサＣＩ”Ｃ１ｌに接続される出力端子３７に共に接続
されている。このため、上記ＤＦＦ回路ＤＩ”Ｄｌｌｌ
の出力端ＱがＨレベルになされると、トランジスタ３４
がオンし基準電圧■８□が出力端子３７に発生され、ま
たＤＦＦ回路ＤＩ””’ＤＩ１１の出力端ＱがＬレベル
になされるとトランジスタ３６がオンし基準電圧■８□
が出力端子３７に発生されるようになるものである。

この場合、上記基準電圧ｖＲ□１ｖＲ２は、■８□〉ｖ
Ｒ□ なる関係となされており、特に基準電圧ｖＲ１の２６一方は、電源電圧を直接用いるようにしてもよいものであ
る。

また、再び第７図に示すように、上記基準電圧ｖＲ□の
印加される電源ライン３２ｈは、前記スイッチ３１の他
端に接続されている。さらに、上記ＤＦＦ回路Ｄｌの出
力端Ｑは、上記ＮＯＲ回路２９の他方の入力端に接続さ
れている。そして、上記スイッチ３１は、ＮＯＲ回路２
９の出力がＨレベルのときオンし、Ｌレベルのときオフ
するように動作するものである。

上記のような構成となされた高群コサイン波発生回路１
６において、以下その動作全説明する。まず、入力端子
２８ａに第９図（、）に示すような高群分周信号φ□が
供給されたとする。すると、各ＤＦ’Ｆ回路Ｄ１〜Ｉ）
ｔａの出力は、第９図（ｂ）〜（ｓ）に示すように、高
群分周信号φ□を１８分周したもので、かつ位相が高群
分周信号φ、の１／２周期づつシフトされたものとなる
。そして、上記ＮＯＲ回路２９の出力は、第９図（１）
に示すように、ＤＦＦ回路Ｄ１の１８分周出力（第９図
（ｂ）参照）の１周期毎に、高群分周信号φヨの１／２
周期期間だけＨレベルとなるようになされる。なお、以
下ＮＯＲ回路２９の出力がＨレベルになったことｉ　Ｒ
ＣＨ信号が発生はれたということにする。

そして、今、第９図中時刻ｔｌで同図（１）に示すよう
にＲＣＨ信号が発生されたとする。すると、上記スイッ
チ３１がオンされ、基準電圧発生回路３２から出力され
る基準電圧ｖＲ□がスイッチ３１ｆ、介して出力端子３
０に発生される。ここで、第１０図は出力端子３０に発
生される電圧レベルの変化を示すもので、理解を容易に
するために、第９図と同一時刻には同一記号を付して示
すとともに、高群分周信号φ□及びＲＣＨ信号も合わせ
て示している。

すなわち、時刻ｔ１でＲＣＨ信号が発生されると、出力
端子３０には基準電圧ｖＲ□が発生されることになる。

このとき、第９図から明らかなように全てのＤＦＦ回路
Ｄ！〜Ｄｔｓの出力はＬレベルになっているため、スイ
ッチ回路Ｓ工〜Ｓ１＝は基準電圧Ｖ、１ｅコンデンサ０
１〜Ｃ，８に：出力している。つまシ、各コンデンサＣ
１〜ＣｔＳの第７図中上側には基準電圧■８□が印加さ
れ、下側にも基準電圧ｖＲ１が印加されていることにな
る。

そして、時刻１．の次の高群分周信号φヨの立上シ（時
刻ｔｚ　）で、第９図（ｂ）に示すようにＤＦＦ回路Ｄ
！の出力端ＱがＨレベルに反転されると、ＲＣＨ信号は
発生停止（つまｐＬレベル）されスイッチ３１がオフさ
れるとともに、スイッチ回路Ｓ１が基準電圧ＶＢ２全２
ヲデンサＣ！に出力するようになる。このとき、出力端
子３０に生じる電圧変動は、各コンデンサＣｔ〜Ｃ１ｌ
の並列合成容量ヲＣＨとすると。

となる。このため、出力端子３０に発生される電圧は、となる。ここで、前述したようにＶＲ□〉ｖＲ□の２９
− 関係があるため、（１）式で表わされる電圧呟け、第１
０図に示すように基準電圧■３□よりも低いものとなる
。

次に、時刻１．の次の高群分周信号φヨの立下り（時刻
ｔｓ　）で、第９図（Ｃ）に示すようにＤＦＦ回路り、
の出力端ＱがＨレベルに反転されると、スイッチ回路Ｓ
！が基準電圧ＶＢ２ｅコンデンサＣ，に出力するように
なる。このため、出力端子３０に発生される電圧は、となり、第１０図に示すように（１）式で表わされる直
よシもさらに低くなる。

上記のようにしてＤＦＦＦＦ回路−３〜ＤＩ？力端Ｑが
順次Ｈレベルに反転されることにより、出力端子３０に
発生される電圧は、第１０図に示すように、高群分周信
号φ□の１／２周期毎に順次低くなっていくものである
。

そして、今、時刻ｔ４で第９図（、）に示すように最終
段のＤＦＦ回路回路ｔａの出力端ＱがＨレベル−３０− に反転されると、スイッチ回路Ｓｌａが基準電圧■８□
をコンデンサＣ１ｌに出力するようになる。

このため、出力端子３０に発生される電圧は。

＝ｖＲ２とな９、ここに階段状の高群コサイン波信号の１Ａ周期
が得られるものである。

ここで、上記各コンデンサ０１〜Ｃ１１ｌの容量は、電
圧変動の太き嘔ヲ決定するファクターとなっておシ第７
図中両端部に位置するコンデンサＣｔｅＣｔｓｅ最も小
さくシ、中央部に向かって順次大きくな９、コンデンサ
ＣＧ＋ＣＩ。が最大となるように対称的に設定されてい
るものである。このようにすることにより、第１０図に
示すように高群コサイン波信号の階段状の電圧変動幅を
制御し、よシコサイン波形に近づけるようにしているも
のである。

そして、この時刻ｔ４において、各コンデンサＣ１〜Ｃ
ｔＳの第７図中上側及び下側の電圧は、ともに基準電圧
ｖＲ□となるものである。

次に、時刻ｔ４の次の高群分周信号φ３の立上シ（時刻
Ｔｓ　）で、第９図（ｂ）に示すようにＤＦＦ回路Ｄｌ
の出力端ＱがＬレベルに反転されると、スイッチ回路Ｓ
１が基準電圧ＶＲ１にコンデンサＣ１に出力するように
なる。このため、出力端子３０に発生される電圧は、となる。ここで、前述し友ようにｖＲｌ〉ＶＲ□の関係
があるため、（２）式で表わされる電圧直は、第１０図
に示すように基準電圧ｖＲ□よシも高いものとなる。

そして、時刻ｔ５の次の高群分周信号φ□の立下シ（時
刻１．）で、第９図（ｃ）に示すようにＤＦＦ回路Ｄ！
の出力端ＱがＬレベルに反転されると、スイッチ回路Ｓ
、が基準電圧ＶＲＸ全コンデンサＣ２に出力するように
なシ、出力端子３０に発生される電圧は、となシ、第１０図に示すように（２）式で表わされる値
よりもさらに高くなる。

上記のようにしてＤＦＦＦＦ回路−３〜Ｄｔｙ力端Ｑが
順次Ｌレベルに反転されることにょ夛、出力端子３Ｏに
発生される電圧は、第１０図に示すように、高群分周信
号φ□の１／２周期毎に順次高くなっていくものである
。

そして、時刻ｔ、で第９図（、）に示すようにＤＦＦ回
路Ｄｌａの出力端ＱがＬレベルに反転されると、第９図
（１）に示すように前記ＲＣＨ信号が発生され、前記ス
イッチ３１がオンされて出力端子３０に発生される電圧
が元の基準電圧ＶＢ□にリフレッシュでれ、ここに高群
コサイン波信号の】周期が完成されるものである。

３３− 次に、第１１図は前記低群コサイン波発生回路１７を示
すものである。ただし、この低群コサイン波発生回路１
７は上述した高群コサイン波発生回路１６と略同様な構
成であるため、第７図と同一部分には同一記号を付して
示し、ここでは異なる部分についてのみ説明する。

すなわち、この低群コサイン波発生回路１７は、前記低
群分周信号φ、の１６周期期間全１周期とするコサイン
波信号を生成するものであるから、１６個のＤＦＦ回路
Ｄｌ−Ｄ１６１１ｒ、直列接続してなる８ビツトシフト
カウンタ回路３８を用いている点が、高群コサイン波発
生回路１６と異なる点である。また、この場合、入力端
子２８ｍには、低群分周信号φ１が供給されるもので、
ＮＯＲ回路２９の出力がＨレベルになったことをＲＣＬ
信号が発生されたということにする。

ざらに、各コンデンサＣＩ”’Ｃ１６の容量は、第１１
図中両端部に位置するコンデンサＣ，，Ｃ，。

を最小とし、中央部に向がって順次大きくなり、コンデ
ンサｃａ＋ｃ９が最大となるように対称３４− 的に設定されているものである。

このように構成することにより、具体的な動作は前記高
群コサイン波発生回路１６と同様に説明することができ
、出力端子３Ｏに第１２図に示すような、低群分周信号
φ、の１６周期期間を一周期とする低群コサイン波信号
が得られるようになるものである。

したがって、上記したような高群及び低群コサイン波発
生回路１６．１７によれば、各コンデンサＣＩ”Ｃ１８
及びａｘ−ｃｔｓの両端に加わる電圧を順次可変して出
力端子３０に高群及び低群コサイン波信号を得るように
したので、定常電流が流れることがなく、全体的に消費
電流を少なくすることができ、低電源電圧で動作可能と
なるものである。

この点に関し、従来のコサイン波発生回路は、第１３図
（、）に示すように、抵抗３９の両端に基準電圧＋ｖ　
、−ｖ’２それぞれ印加し、該抵抗３９の所定位置に複
数のスイッチＳＷ全接続し、このスイッチＳＷ全コント
ロール信号によって順次オン、オフさせることによ）、
第１３図（ｂ）に示すようなコサイン波を得るようにし
ている。

このため、従来の回路は、常に抵抗３９に定常電流が流
れることになり、消費電流が多く、低電源電圧化が困難
なものであった。

ところが、第７図及び第１１図に示したような高群及び
低群コサイン波発生回路１６．１７によれば、消費電流
を少なくすることができ、低電源電圧化に寄与し得、ひ
いてはＤＴＭＦ信号発生装置のＣＭＯ８集積回路化を効
果的に促進させることができるものである。

ここで、上記高群コサイン波発生回路１６のコンデンサ
Ｃ１〜ＣＩ＋１の容量値の比率は、コンデンサＣ１〜Ｃ
ｔＳの全並列合成容量ＣＨｅｒｌＪとした場合、例えば
表（１）のように設定すると良好な高群コサイン波信号
を得ることができる。

３７− この場合、コンデンサＣ１〜Ｃ１ｇの各容量値の比率は
、次のようにしてめられる。すなわち、１８個あるコン
デンサｃｔ””ｃｔｓのうち、コンデンサｃｔ””ｃｔ
ｓの全並列合成容量ＣＨを「１」と規格化した場合、コ
ンデンサＣ１からＮ番目のコンデンサまでの並列合成容
量、石、Ｃｔは、で表わされる。このため、Ｎ＝１つまりコンデンサＣ，
の容量は、とな、９、Ｎ＝２つまシコンデンサｃ１．ｃ２の並列合
成容量は、となｐ、Ｎ＝３つまシコンデンサ０１〜ｃ３の並列合成
容量は、３８− となる。このようにして得られた並列合成容量　、をま
とめると表（２）のようになる。

そして、例えばＮ＝２のときの容量は（Ｃ１＋Ｃ２）で
あるから、Ｎ＝１のときの容量を引くことにより、０．
０３０２−０．００７６＝０．０２２６と前記衣（１）
に示したコンデンサＣ２の容を比が得られるものである
。

また、前記低群コサイン波発生回路１７の各コンデンサ
ｃｔ−ｃｔｓの容量比も、上記と同様にしてめることが
でき、これを表（３）に示す。

表（３）ここで、前記高群及び低群コサイン波発生回路１６．１
７は、例えば低群コサイン波発生回路１７を例にとると
、第１４図に示すように構成することもできる。すなわ
ち、これは８個のＤＦＦＦＦ回路−１〜ＤＩ＋イッチ回
路８１〜Ｓ８及びコンデンサ０１〜Ｃ８を用いるように
したもので、入力端子２８＊に供給される低群分周信号
φＬ’ｆｒ’Ａ分周回路４０を介して各ＤＦＦ回路Ｄ１
〜Ｄ８のクロック入力端φまたは１に導くようにしたも
のである。

このように構成することによシ、入力端子２８１Ｌに第
１５図（ＬＬ）に示すような低群分周信号φＬが供給さ
れると、通分周回路４Ｏの出力は第１５図（ｂ）に示す
ようになる。そして、ＤＦＦ回路ＤＩ　”’　Ｄ８　、
スイッチ回路Ｓ１〜Ｓｓ及びコンデンサＣ１〜Ｃ８がそ
れぞれ前述したように動作することによって、出力端子
３０には第１５図（ｃ）に示すような低群コサイン波信
号を得ることができるものである。この低群コサイン信
号は、第１２図に示したものと同様に、低群分周信号φ
Ｌの１６周期期間を１周期とするもので１．＄１２４１
− 図に示したものとは分解能が異なっているものである。

このため、コサイノ波形としてあまり精度が要求されな
いような場合には、第１４図に示すような構成とするこ
とにより、よシ一層構成を簡易化することができるもの
である。なお、第１５図（ｄ）はＲＣＬ信号の発生状態
を示すものである。

また、高群コサイン波発生回路１６についても、上記と
同様にして構成を簡易化することができることはもちろ
んである。この場合には、ＤＦＦ回路、スイッチ回路及
びコンデンサの数を９個づつにして、高群分周信号φｎ
ｔ−Ｈ分周してＤＦＦ回路のクロック入力端φまたはｆ
に供給させるようにすればよいものである。

さらに、前記高群コサイン波発生回路１６は、第１６図
に示すように、ＤＦＦ回路０１０””Ｄｌｇのセット入
力端Ｓを入力端子２８ｂに接続し、パワーダウン信号Ｐ
ＤがＨレベルからＬレベルに反転されたとき、ＤＦＦ回
路り、％Ｄ、の出力端ＱがＬレベルにリセットされ、Ｏ
ＦＦ回路ＤＩＧ〜４２− １）ｔｓの出力端ＱがＨレベルにセットされるようにす
れば、サイン波形を得るようにすることもでき、必要に
応じて適宜選択し得る蝿のである。

また、前記低群コサイン波発生回路１７においても、Ｄ
ＦＦＦＦ回路−９〜Ｉｓのセット入力端Ｓを入力端子２
８ｂに接続することにより、サイン波形が得られること
はもちろんである。

次に、第１７図は前記出力合成回路１８を示すものであ
る。すなわち、図中′４１は入力端子で、前記高群コサ
イン波発生回路１６から出力される高群コサイン波信号
が供給されるものである。この入力端子４１はコンデン
サＣＦＩ　１　＋　ｃＨ２を直列に介して接地されてい
る。そして、上記コンデンサＣ旧＋ＣＨ２の接続点は、
スイッチ回路４２を介して基準電圧ＶＢＢＯ印加された
電源端子４３に接続されるとともに演算増幅器ｏｐ。

の非反転入力端（＋）に接続されている。ここで、上記
スイッチ回路４２は、前記高群コサイン波発生回路１６
のＮＯＲ回路２９から発生されるＲＣＨＭ　号の有無、
つま＃）Ｈレベル、Ｌレベルに応じてオン、オフされる
ものである。そして、上記コンデンサＣ旧１　ＣＨ２及
びスイッチ回路４２等よりなる回路が、高群レベル変換
回路４４を構成するものである。

一方、第１７図中４５は入力端子で、前記低群コサイン
波発生回路１７から出力される低群コサイン波信号が供
給されるものである。この入力端子４５はコンデンサＣ
Ｌ１１ＣＬ２を直列に介して接地されている。そして上
記コンデンサＣＬＩｌＣＬ２の接続点は、スイッチ回路
４６を介して基準電圧ＶＲ３の印加された電源端子４７
に接続されるとともに、演算増幅器ＯＰ２の非反転入力
端（＋）に接続されている。

ここで、上記スイッチ回路４６は、前記低群コサイン波
発生回路１７のＮＯＲ回路２９から発生されるＲＣＬ信
号の有無つまりＨレベル、Ｌレベルに応じてオン、オフ
されるものである。そして上記コンデンサＣＬＩ　＋　
Ｃｕ２及びスイッチ回路４６等よシなる回路が低群レベ
ル変換回路４８を構成するものである。

ここで、上記演算増幅器０Ｐ１１０Ｐ２は、それぞれそ
の出力端が反転入力端（−）に接続された♂ルテージフ
ォロワ構成となされておシ、インピーダンス変換用の緩
衝増幅器４９．５０を構成しているものである。この緩
衝増幅器４９゜５０の出力端は、それぞれ抵抗Ｒ１＋Ｒ
１を介して互いに接続されておシ、その接続点はＮＰＮ
形のトランジスタＴｒ！のペースに接続されている。ま
た、このトランジスタＴｒ１のコレクタは直流電圧（＋
Ｖａ）の印加された電源端子５１に接続され、エミッタ
は出力端子５２に接続されている。そして、上記緩衝増
幅器４９，５０、抵抗Ｒ１＋Ｒ２及びトランジスタＴｒ
１等よシなる回路が、ミクシング回路５３を構成するも
のである。

上記のような構成の出力合成回路１８において、まず入
力端子４１に供給された高群コサイン波信号は、コンデ
ンサＣＨＩ　ｒ　ＣＨＩの容量比に応じてレベル変換さ
れ、その１周期毎にスイッチ回路４２がオンされること
によシ基準電圧Ｖｎｓｔ−基準としてレベルシフトされ
る。また、入力端子４５に供給された低群コサイン波信
号４５− も、コンデンサＣＬＩ　＋　Ｃｕ２の容量比に応じてレ
ベル変換され、その１周期毎にスイッチ回路４６がオン
されることによシ基準電圧ｖｉａを基準としてレベルシ
フトされる。このようなレベル変換動作は、後段のミク
シング回路５３で電圧合成し易いようにしているための
ものである。

そして、上記のようにレベル変換された高群及び低群コ
サイン波信号は、それぞれ緩衝増幅器４９．５０及び抵
抗Ｒ１１Ｒ２を介して電圧合成され、トランジスタＴｒ
１で電流変換されて、ＤＴＭＦ信号として出力端子５２
を介して電話回線に送出されるものである。要するに、
出力合成回路１８は、電話回線のＤＴＭＦ信号を送出す
るために適した電圧振幅、出力インピーダンス等を付与
する作用を行なうものでおる。

したがって、上記のような出力合成回路１８によれば、
ミクシング回路５３０信号入力部である緩衝増幅器４９
．５０はその入力インピーダンスが高いため、ミクシン
グ回路５３に対する信号供給部であるレベル変換回路４
４　、４８４６− としてコンデンサＣ旧＋　ＣＨ２及びｃｔ、ｉ　ｌ　Ｃ
Ｌ２を用いたインピーダンスの高いものを用いることが
でき、良好なりＴＭＦ信号を生成し得るとともに、構成
を簡易化することができるものである。

この点に関し、従来の出力合成回路は、第１８図（＆）
に示すように、入力端子５４．５５に供給された高群及
び低群コサイン波信号を、抵抗Ｒａ＋Ｒ＋ｅ介して電流
加算し、ダーリントン接続されたトランジスタＴｒ２　
、　ＴｒＢを介して出力端子５６からＤＴＭＦ信号を得
るようにしたり、第１８図（ｂ）に示すように、入力端
子５７゜５８に供給された高群及び低群コサイン波信号
を、抵抗Ｒ５、Ｒ６を介して合成し、演算増幅器ＯＰ、
及び抵抗Ｒ７よりなる増幅器５９を介して出力端子６０
からＤＴＭＦ信号を得るようにしている。このため、入
力インピーダンスが低く、入力信号源としてもインピー
ダンスの低いものでなければ使用することができないと
いう問題を有するとともに、特に低電圧で動作させるこ
とが困難になるものである。

ところが、第１７図に示した出力合成回路１８によれば
、入力信号源として前述したように容量性のものをも自
由に使用し得るとともに、ＭＯＳ　）ランジスタを用い
ることによシ容易に低電圧化を図ることができるもので
ある。

次に、第１９図乃至第２３図は、それぞれ上記出力合成
回路１８の他の例を示すものである。

まず、第１９図に示すものは、前記緩衝増幅器４９．５
０をＮチャネルＭＯＳ　）ランゾスタＱｓ＋Ｑ４及びＱ
ｓ＋Ｑｓを用いて構成するようにしたもので、この場合
ソースフォロワ構成となされている。このようにすれば
、簡易な構成で入力インピーダンスを高くかつ出力イン
ピーダンス全群くすることができるとともに、特に低電
圧動作を容易に可能とすることができるものである。

また、第２０図に示すものは、ＮチャネルＭＯＳトラン
ジスタＱ７〜Ｑ９で差動回路を構成し、トランジスタＱ
？　、Ｑｌｌのソース合成電圧’ｉ　ＤＴＭＦ信号とし
て取シ出すようにしたものである。

さらに、第２１図に示すものは、高群及び低群コサイン
波信号をコンデンサ６１＊、６２＠及び演算増幅器ＯＰ
４１０Ｐ５よ勺なる積分回路６１．６２と抵抗Ｒ８１Ｒ
Ｉを介して合成し、抵抗ＲｔＯ及び演算増幅器０Ｐｓよ
りなる増幅器６３を介してＤＴＭＦ信号を得るようにし
たものである。

また、第２２図に示すものは、入力端子６４゜６５に供
給された高群及び低群コサイン波信号を、第１９図に示
したようなソースフォロワ回路６６．６７及び抵抗ａｌ
ｌ　＋　Ｒｌｓ　ｋ介して合成し、抵抗ａｔｓ　ｌ　１
Ｒ１４＊　Ｒ１５％演算増幅器ＯＰ７よシなる増幅器６
８及びトランジスタＴｒ４ｆｆｉ介してＤＴＭＦ信号を
得るようにしたものである。この場合、演算増幅器０Ｐ
７０反転入力端（−）に印される電圧は、基準電圧ＶＲ
４’ｃソースフォロワ回路６９を介して得るようにして
いる。ここで、抵抗Ｒ１３は演算増幅器０Ｐｙの入力抵
抗でメク、抵抗Ｒ１４ｒ　Ｒｔｓは増幅器６８のｒイン
設定用の４９− ものとなる。

さらに、第２３図に示すものは、抵抗Ｒ１１゜Ｒｌｍを
介して合成された信号を、演算増幅器ＯＰｓ及び抵抗Ｒ
１１１ｒ　Ｒ１？よυなる増幅器７０を介してトランジ
スタＴｒ４に導くようにしたものである。この場合、抵
抗Ｒ１６が増幅器７０のｒイン設定用であシ、抵抗ａｔ
ｙが演算増幅器ｏｐｓの入力抵抗である。

ここで、上述した種々の出力合成回路１８において、高
群及び低群コサイン波信号のレベル変換の必要がない場
合には、高群及び低群コサイン波発生回路１６．１７か
ら出力された高群及び低群コサイン波信号を、高群及び
低群レベル変換回路４４，４１１を介さずに、上述した
ように合成してもよいことはもちろんである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

〔発明の効果〕

したがって、以上詳述したようにこの発明に５０− よれば、低電源電圧で動作可能であシ、構成簡易にして
経済的にも有利であるとともに、集積回路化を効果的に
促進させ得る極めて良好なりＴＭＦ信号発生装置を提供
することができる。

【図面の簡単な説明】

第１図はこの発明に係るＤＴＭＦ信号発生装置の一実施
例を示すブロック回路構成図、第２図は同実施例の基準
発振回路の詳細を示す回路構成図、第３図及び第４図は
それぞれ同実施例の高群分周回路を示すブロック構成図
及びその動作を説明するためのタイミング図、第５図及
び第６図はそれぞれ同実施例の低群分周回路を示すブロ
ック構成図及びその動作を説明するためのタイミング図
、第７図は同実施例の高群コサイン波発生輿路を示すブ
ロック構成図、第８図は同高群コサイン波発生回路のス
イッチ回路の詳細金示す回路構成図、第９図及び第１０
図はそれぞれ同高群コサイン波発生回路の動作を説明す
るためのタイミング図、第１１図及び第１２図はそれぞ
れ同実施例の低群コサイン波発生回路を示すブロック構
成図及びその動作を説明するためのタイミング図、第１
３図は従来のコサイン波発生回路の説明図、第１４図及
び第１５図はそれぞれ低群コサイン波発生回路の変形例
を示すブロック構成図及びその動作を説明するためのタ
イミング図、第１６図は高群コサイン波発生回路の変形
例を示すブロック構成図、第１７図は同実施例の出力合
成回路を示すブロック回路構成図、第１８図は従来の出
力合成回路を示すブロック回路構成図、第１９図乃至第
２３図はそれぞれ同実施例の出力合成回路の他の例を示
すブロック回路構成図である。１１・・・基準発振回路、１２・・・キー入力インター
フェース回路、１３・・・高群分周回路、１４・・・低
群分周回路、１５・・・キー操作部、１６・・・高群コ
サイン波発生回路、１７・・・低群コサイン波発生回路
、１８・・・出力合成回路、１９・・・出力端子、２０
・・・４ビツトシフトカウンタ回路、２ノ・・・プログ
ラマブル状態検出回路、２２・・・バイナリカウンタ回
路、２３・・・出力端子、２４・・・６ビツトシフトカ
ウンタ回路、２５・・・プログラマゾル状態検出回路、
２６・・・Ｒ−８ＦＦ回路、２７・・・出力端子、２８
・・・９ビツトシフトカウ／り回路、２９・・・ＮＯＲ
回路、３０・・・出力端子、３１・・・スイッチ、３２
・・・基準電圧発生回路、３３・・・入力端子、３４・
・・ＰチャネルＭＯ８）ランジスタ、３５・・・インバ
ータ、３６・・・ＰチャネルＭＯ８）ランジスタ、３７
・・・出力端子、３８・・・８ビツトシフトカウンタ回
路、３９・・・抵抗、４０・・・性分周回路、４１・・
・入力端子、４２・・・スイッチ回路、４３・・・電源
端子、４４・・・高群レベル変換回路、４５・・・入力
端子、４６・・・スイッチ回路、４７・・・電源端子、
４８・・・低群レベル変換回路、４９．５０・・・緩衝
増幅器、５１・・・電源端子、５２出力端子、５３・・
・ミクシング回路、５４．５５・・・入力端子、５６・
・・出力端子、５７．５８・・・入力端子、５９・・・
増幅器、６０・・・出力端子、６１　ｔ　６２・・・積
分回路、６３・・・増幅器、６４．６５・・・入力端子
、６６．６７・・・ソースフォロワ°回路ζ６“８・・
・増幅器、６９・・・ソースフォロワ回路、７０・・・
増幅器。５３− 第１７図第１８図（ａ）（ｂ）

Claims

【特許請求の範囲】

操作されたキーの種別に対応して基準周波数信号をそれ
ぞれ二種の規格周波数にまで分周するとともに該分周周
期とほぼ等しい周期をもつサイン波信号を発生する分周
及びサイン波発生手段と、このサイン波発生手段から出
力された両信号を合成して得られたＤＴＭＦ信号全電話
回線に送出する合成手段とを有するＤＴＭＦ信号発生装
置において、前記基準周波数信号を発生する回路（ｉ−
ＭＯ８形半導体素子と固有振動素子とを含んで構成しか
つ発振周波数ｋ　４８０　［ｋＨｚ　］近傍に設定する
とともに、前記分周手段に対して前記４８０　［ｋＨｚ
コ近傍の基準周波数信号を前記規格周波数にまで分周し
得る分周比分与えるようにしてなることを特徴とするＤ
ＴＭＦ信号発生装置。