JPS60133744A - 半導体パツケ−ジ - Google Patents

半導体パツケ−ジ

Info

Publication number
JPS60133744A
JPS60133744A JP58242493A JP24249383A JPS60133744A JP S60133744 A JPS60133744 A JP S60133744A JP 58242493 A JP58242493 A JP 58242493A JP 24249383 A JP24249383 A JP 24249383A JP S60133744 A JPS60133744 A JP S60133744A
Authority
JP
Japan
Prior art keywords
lead
recess
root
package
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58242493A
Other languages
English (en)
Inventor
Koji Nose
幸之 野世
Shigeru Tanaka
茂 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58242493A priority Critical patent/JPS60133744A/ja
Publication of JPS60133744A publication Critical patent/JPS60133744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、外部リードを封止構体から張り出した構造の
半導体パッケージに関し、詳しくは、そのリード構造に
係るものである。
従来例の構成とその問題点 ダイナミック・メモリ等の回路要素を封有する半導体装
置では、単一の封止構造半導体パッケージ内に収容し得
るメモリ容量に限度があるため、複数のパッケージを重
ね合わせた、いわゆるスタック型パッケージ構造により
、そのメモリ容量の増設をはかる場合がある。第１図は
、従来例の代表的なスタック型パッケージの外観図であ
り、２２１”−ジ 個のデュアルインライン型パッケージ（ＤＩＰ）１．２
を重ね合わせ、その封止構体から張り出しを互いの外部
リード３，４を、それぞれ、一方の外部リード４の張り
出し付は根部と他方の外部リード３の先端部とで接続し
合ったものである。
この場合、互いの外部リードの接続部は、第２図に要部
拡大図で示すように、上段のＤＩＰｌの外部リード３の
先端部が、下段のＤＩＰ２の外部リード４の張り出し付
は根部をはさみつけるように合わされ、この接触部では
んだ６により固定されている。ところが、この従来例で
は、上段ＤＩＰ１のリードによるばね作用によって位置
決めを行ない、それをはんだ浴に浸して固着するが、先
の位置決め工程で手間取ると共に、はんだ付は工程で、
位置づれや、脱落が生じやすい。
発明の目的 本発明は、同形パッケージの積み重ねの際に、その位置
合せが容易な構造の半導体パッケージを提供するもので
ある。
発明の構成 ３　ベー、ジ 本発明は、要約するに、封止構造から張り出す外部リー
ドの付は根部に窪部を有し、かつ、同リードの先端に係
止部をそなえた半導体パッケージであり、これにより、
下段のパッケージの外部リードの付は根部の窪部に上段
のパッケージの外部リードの先端の係止部を差し込んで
位置合せし、この状態ではんだ付けによって固定して、
確実にスタック型パッケージを達成することができる。
実施例の説明 第３図は、本発明実施例の要部拡大斜視図であり、上段
パッケージ１と下段パッケージ２とを、各外部リード３
，４で互いに固定したものである。
すなわ５、この実施例の半導体パッケージは、封止構体
のパッケージ本体１から張り出す外部り−ド３の付は根
部に窪部６を設けている。寸だ、外部リード３の先端に
は、その幅を違えた係止部７を設けており、その先の細
い部分を下段パッケージ２の外部リード４の付は根部の
窪部６に差し込んで係止している。第４図は、この外部
リード同志の係止部分の拡大図であり、その位置決め状
態を示す。そして、この状態ではんだ槽に浸して、はん
だ５を付設して固定する。
さらに、パッケージは２段のみに限らず、多段に積み重
ねることが可能であり、これにより、たとえば、ダイナ
ミック・メモリ装置では、そのメモリ容量の拡大が確実
に達成できる。
なお、外部リードに対して、付は根部の窪部６および先
端の係止部７をそれぞれ形成するには、予め、リードフ
レーム加工段階で、窪部６および係止部７を成形してお
けばよく、製造上での工程付加あるいは加工経費の増大
々どは軽微である。
発明の効果 本発明によれば、スタック型パッケージに最適な半導体
パッケージ構造が得られ、その積み重ね工程では、迅速
な位置決めが可能であり、捷だ、はんだ付けによる固定
も確実になされ、高信頼性が達成される。
【図面の簡単な説明】
第１図は従来例のスタック型パッケージの外観図、第２
図は同従来例の要部拡大図、第３図は本６　ページ 発明実施例の要部拡大斜視図、第４図は同実施例の部分
拡大図である。 １・・・・・・上段パッケージ本体、２・・・・・・下
段パッケージ本体、３・・・・・・上段パッケージから
の外部リード、４・・・・・・下段パッケージからの外
部リード、５・・・・・・はんだ、６・・・・・・窪部
、７・・・・・・係止部。

Claims (1)

    【特許請求の範囲】
  1. 封止構体から張り出す外部リードの付は根部に窪部を有
    し、かつ、同リードの先端に係止部をそなえた半導体パ
    ッケージ。
JP58242493A 1983-12-21 1983-12-21 半導体パツケ−ジ Pending JPS60133744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58242493A JPS60133744A (ja) 1983-12-21 1983-12-21 半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242493A JPS60133744A (ja) 1983-12-21 1983-12-21 半導体パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS60133744A true JPS60133744A (ja) 1985-07-16

Family

ID=17089900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58242493A Pending JPS60133744A (ja) 1983-12-21 1983-12-21 半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS60133744A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706172A (en) * 1995-08-16 1998-01-06 Samsung Electronics Co., Ltd. Stacked semiconductor package having supporting bars and a socket therefor
US6219909B1 (en) 1990-11-28 2001-04-24 Hitachi, Ltd. Method of mounting disk drive apparatus
KR100460285B1 (ko) * 2002-05-10 2004-12-08 차기본 스택 패키지 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219909B1 (en) 1990-11-28 2001-04-24 Hitachi, Ltd. Method of mounting disk drive apparatus
US6856482B2 (en) 1990-11-28 2005-02-15 Hitachi, Ltd. Disk drive apparatus and method of mounting same
US7227712B2 (en) 1990-11-28 2007-06-05 Hitachi Global Storage Technologies Japan, Ltd. Disk drive apparatus and method of mounting same
US5706172A (en) * 1995-08-16 1998-01-06 Samsung Electronics Co., Ltd. Stacked semiconductor package having supporting bars and a socket therefor
KR100460285B1 (ko) * 2002-05-10 2004-12-08 차기본 스택 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5260601A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JP3157611B2 (ja) 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス
EP0235925A2 (en) Surface-mountable package for encapsulated tap-automated-bonded integrated circuit modules
JPS59161851A (ja) 電子部品
JPS60133744A (ja) 半導体パツケ−ジ
JPS63296252A (ja) 樹脂封止型半導体装置
JPH06177501A (ja) メモリモジュール
JPS63310151A (ja) 集積回路電子部品のチップの支持パッド
JPS62142338A (ja) 半導体装置用パツケ−ジ
JPS6070752A (ja) 半導体装置の製造方法
JPH04279052A (ja) 半導体集積回路装置
JP2541368Y2 (ja) 電子部品包装体
JPS59110146A (ja) パツケ−ジ形モジユ−ルの外部引出し端子
JPS6216552A (ja) 半導体装置
JPH0486764U (ja)
JPS63152162A (ja) 半導体装置
JPS59208863A (ja) 半導体装置
JPH04162656A (ja) 半導体集積回路装置およびその実装構造
JPS6334285Y2 (ja)
JPH09252083A (ja) 電子装置及びその製造方法
JPH01191462A (ja) 半導体装置
JPS62210661A (ja) 半導体装置
JPS62105458A (ja) 半導体装置用パツケ−ジ
JPH02244746A (ja) 樹脂封止型半導体装置
JPS61214535A (ja) リ−ドフレ−ム収納ケ−ス