JPS60130835A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS60130835A JPS60130835A JP58238893A JP23889383A JPS60130835A JP S60130835 A JPS60130835 A JP S60130835A JP 58238893 A JP58238893 A JP 58238893A JP 23889383 A JP23889383 A JP 23889383A JP S60130835 A JPS60130835 A JP S60130835A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor element
- lead
- film carrier
- bonding tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体素子の実装方法に関し、特に半導体素
子のボンディングに関するものである。
子のボンディングに関するものである。
(従来例の構成とその問題点)
一般に、半導体素子のボンディング方式の中で、高速で
量産性に富み、かつ、高い信頼性を有する方式として、
複数の電極を一度にボンディ汽ジグすることができるフ
ィルムキャリヤによる方式が広く知られている。
量産性に富み、かつ、高い信頼性を有する方式として、
複数の電極を一度にボンディ汽ジグすることができるフ
ィルムキャリヤによる方式が広く知られている。
このフィルムキャリヤ方式は、第1図に示すように、デ
バイス孔が形成された可とぅ性絶縁フィルム1上に、デ
バイス孔に延在するように形成された複数本のり−ド2
が接着剤3により接着されたもので、半導体素子4のア
ルミニウムパッド5上に形成された金バンプ6を電極部
7とし、この電極部7とフィルムキャリヤのり−ド2の
先端とがボンディングソール8により熱圧着され、接合
されるものである。
バイス孔が形成された可とぅ性絶縁フィルム1上に、デ
バイス孔に延在するように形成された複数本のり−ド2
が接着剤3により接着されたもので、半導体素子4のア
ルミニウムパッド5上に形成された金バンプ6を電極部
7とし、この電極部7とフィルムキャリヤのり−ド2の
先端とがボンディングソール8により熱圧着され、接合
されるものである。
また、上記構成は、半導体素子4にバンプ形成処理を必
要とするため、半導体素子そのものの歩留りが大きく低
減し、半一体素子が非常に高価になる。さらに、バンプ
形成処理は、一般に半導体メーカーに依頼しなければな
らないが、半導体メーカーの製品を自由に使用すること
ができない等から、さらに第2図に示すようなバンブ付
きフィルムキャリヤも提案されていた。
要とするため、半導体素子そのものの歩留りが大きく低
減し、半一体素子が非常に高価になる。さらに、バンプ
形成処理は、一般に半導体メーカーに依頼しなければな
らないが、半導体メーカーの製品を自由に使用すること
ができない等から、さらに第2図に示すようなバンブ付
きフィルムキャリヤも提案されていた。
これは、可とう性絶縁フィルム1のデバイス孔に延在す
るように形成されたリード2の先端部分に、金メツキ法
あるいは金球を熱着して金バンプ6を形成し、この金バ
ンプ6と半導体素子4のアルミニウムパッド5の電極部
7とがボンディングソール8により熱圧着され接合され
るものである。
るように形成されたリード2の先端部分に、金メツキ法
あるいは金球を熱着して金バンプ6を形成し、この金バ
ンプ6と半導体素子4のアルミニウムパッド5の電極部
7とがボンディングソール8により熱圧着され接合され
るものである。
しかしながらこの従来方法では、フィルムキャリヤリー
ドに接するボンディングツール80表面温度が非常に高
温を要し、450〜550℃の範囲におよんでいた。そ
のため、ボンディングツール8の寿命が非常に短かく請
7デイング回数を多くとれない。さらに、高温下におい
ては、ノールの熱膨張が大きくなり、ツール表面が変形
して確実な接合が得られにくい欠点があった。この現象
はツール表面形状が長寸になるほど顕著である。まだ、
半導体素子に損傷を与え、ボンディング終了後、機能し
ない半導体素子も発生するなどの欠点があった。
ドに接するボンディングツール80表面温度が非常に高
温を要し、450〜550℃の範囲におよんでいた。そ
のため、ボンディングツール8の寿命が非常に短かく請
7デイング回数を多くとれない。さらに、高温下におい
ては、ノールの熱膨張が大きくなり、ツール表面が変形
して確実な接合が得られにくい欠点があった。この現象
はツール表面形状が長寸になるほど顕著である。まだ、
半導体素子に損傷を与え、ボンディング終了後、機能し
ない半導体素子も発生するなどの欠点があった。
(発明の目的)
本発明は、上記従来例の欠点に鑑みてなされたもので、
フィルムキャリヤリードおよび半導体素子は、従来のま
まで使用でき、ボンディングソールを高寿命とし、さら
に、半導体素子に損傷を与えることなく、確実な接合が
得られる低温ボンディングによる半導゛体素子の実装方
法を提供するものである。
フィルムキャリヤリードおよび半導体素子は、従来のま
まで使用でき、ボンディングソールを高寿命とし、さら
に、半導体素子に損傷を与えることなく、確実な接合が
得られる低温ボンディングによる半導゛体素子の実装方
法を提供するものである。
(発明の構成)
上記目的を達成するために、本発明は、可とぅ性絶縁フ
ィルム上、もしくは、その可とぅ性絶縁フィルムに形成
した開孔部まで延在しで設けられた複数本のリードと、
半導体素子の電極部とをボンディングソールにてボンデ
ィングする半導体素子の実装方法において、ボンディン
グツールのフィルム対向面に凸部を設け、この凸部の表
面がリードに接して加圧加熱すると共に、ボンディング
ソールの少なくとも凸部表面以外の表面の輻射熱によっ
又、ボンディングソールに接していない可とう性絶縁フ
ィルムもしくはリード部を加熱し、ボンディングソール
の凸部表面と接するリードと半導体素子の電極部とを接
合するものである。
ィルム上、もしくは、その可とぅ性絶縁フィルムに形成
した開孔部まで延在しで設けられた複数本のリードと、
半導体素子の電極部とをボンディングソールにてボンデ
ィングする半導体素子の実装方法において、ボンディン
グツールのフィルム対向面に凸部を設け、この凸部の表
面がリードに接して加圧加熱すると共に、ボンディング
ソールの少なくとも凸部表面以外の表面の輻射熱によっ
又、ボンディングソールに接していない可とう性絶縁フ
ィルムもしくはリード部を加熱し、ボンディングソール
の凸部表面と接するリードと半導体素子の電極部とを接
合するものである。
さらに、本発明は、ボンディングツールの凸部表面とそ
の周囲のフィルム対向面との段差を10龍以下に構成す
る。このような、本発明による半導体素子の実装方法は
、ボンディングの際に、ボンディングツールからフィル
ムキャリヤIJ −ト、さらには半導体素子、特に、フ
ィルムキャリヤリード側に直接伝導される熱を少なくし
たものである。
の周囲のフィルム対向面との段差を10龍以下に構成す
る。このような、本発明による半導体素子の実装方法は
、ボンディングの際に、ボンディングツールからフィル
ムキャリヤIJ −ト、さらには半導体素子、特に、フ
ィルムキャリヤリード側に直接伝導される熱を少なくし
たものである。
(実施例の説明)
以F1本実施例を、図面を用いて説明する。
第3図のように、長尺の絶縁フィルム1に35朋幅、1
25μm厚のポリイミドフィルムを使用し、この絶縁フ
ィルムにスプロケット孔11およびデバイス孔12を、
あらかじめ準備した金型でパンチングし形成した。スプ
ロケット孔11は2111I×3鴎の孔で4.75fi
ピツチで設けている。、デバイス孔12として5關X5
mの孔を絶縁フィルム1の中央部にスズロケット孔11
が3コマのピッチで設けた。
25μm厚のポリイミドフィルムを使用し、この絶縁フ
ィルムにスプロケット孔11およびデバイス孔12を、
あらかじめ準備した金型でパンチングし形成した。スプ
ロケット孔11は2111I×3鴎の孔で4.75fi
ピツチで設けている。、デバイス孔12として5關X5
mの孔を絶縁フィルム1の中央部にスズロケット孔11
が3コマのピッチで設けた。
次いで、20μm厚みの接着剤3付き電解銅箔(厚み3
5μm1幅22.5 rom ) 13をスプロケット
孔11をさけて絶縁フィルム1上にラミ坏−トシ、これ
をフォトエツチング処理して第3図のパターンのリード
2を形成した。リード2の形成においては、デバイス孔
12からの銅の裏エツチングを防ぐため、デバイス孔1
2にアルカリ可溶性のレジストを塗布し、パターン形成
後剥離した。またエツチング液は塩化第二鉄溶液を使用
した。
5μm1幅22.5 rom ) 13をスプロケット
孔11をさけて絶縁フィルム1上にラミ坏−トシ、これ
をフォトエツチング処理して第3図のパターンのリード
2を形成した。リード2の形成においては、デバイス孔
12からの銅の裏エツチングを防ぐため、デバイス孔1
2にアルカリ可溶性のレジストを塗布し、パターン形成
後剥離した。またエツチング液は塩化第二鉄溶液を使用
した。
その後、すずメッキ液に銅リードパターンの形成された
フィルムキャリヤを浸漬し、無電解メッキ法にて0.4
〜06μm厚のすず膜14を形成後、水洗した。
フィルムキャリヤを浸漬し、無電解メッキ法にて0.4
〜06μm厚のすず膜14を形成後、水洗した。
以上にて、すずメッキされたリードパターンを有スるフ
ィルムキャリヤを得ることができた。
ィルムキャリヤを得ることができた。
第5図は、本発明の一実施例の実装方法を示したもので
、アルミニウムパッド5上に金バンプ、6を形成した4
It@ X 4 mmの半導体素子4が使用されてい
る。金バンプ6の形成においては、まず半導体ウェハ内
の半導体素子4のアルミニウムパッド5上に強固に発生
している酸化膜を除去する目的からアルミニウム面を処
理した。処理液としてリン酸(375eC)、酢酸(6
t)cc)、硝酸(15cc)の混合液を用いた。処理
後、半導体ウェハ内の半導体素子4のアルミニウムパッ
ド5上に、チタン(2000^)とパラジウム(’50
00^)を介して15〜20μmの厚みの金バンプ6を
形成した。さらに、ダイ7ングンーでカッティングし、
金バンプ6を設けた半導体素子4を得ることができた。
、アルミニウムパッド5上に金バンプ、6を形成した4
It@ X 4 mmの半導体素子4が使用されてい
る。金バンプ6の形成においては、まず半導体ウェハ内
の半導体素子4のアルミニウムパッド5上に強固に発生
している酸化膜を除去する目的からアルミニウム面を処
理した。処理液としてリン酸(375eC)、酢酸(6
t)cc)、硝酸(15cc)の混合液を用いた。処理
後、半導体ウェハ内の半導体素子4のアルミニウムパッ
ド5上に、チタン(2000^)とパラジウム(’50
00^)を介して15〜20μmの厚みの金バンプ6を
形成した。さらに、ダイ7ングンーでカッティングし、
金バンプ6を設けた半導体素子4を得ることができた。
また、ボンディングノール8としては、フィルムキャリ
ヤへ対向する面9の中央部に凸部1Oを形成したものが
使用される。ボンディングソール8の形成においては拐
質としでステンレスを用い、面9の全体の大きさを6I
ls×6錦とし、凸部10の大きさを半導体素子4の寸
法と同じ4 am X 4 ++nとした。ボンディン
グツールの面9と凸部100表面との段差が02錦と0
.7fiの2品種を用意した。
ヤへ対向する面9の中央部に凸部1Oを形成したものが
使用される。ボンディングソール8の形成においては拐
質としでステンレスを用い、面9の全体の大きさを6I
ls×6錦とし、凸部10の大きさを半導体素子4の寸
法と同じ4 am X 4 ++nとした。ボンディン
グツールの面9と凸部100表面との段差が02錦と0
.7fiの2品種を用意した。
ボンディングするに当り、1ず、ずずメッキされたフィ
ルムキャリヤリード2と、金バンプ6を設けた半導体素
子4の電極部7とを顕微鏡で位置合わせする。ここで、
ボンディングソール凸部10の表面温度を450〜47
0℃に保持して圧力(40〜50g/り一ド1本邑たり
)を加え、位置合わせした部分をボンディングすると、
金とすすの共晶が進み過ぎとなり、確実な接合が得られ
ない。確実な接合を得るには、ボンディングツールの面
9と凸部10の表面との段差が0,7關のものにおいて
は、50〜70℃、02Hのものにおいて1/;t 1
20〜】40℃だけ凸部表面温度を低くする必要があり
、これによって強固な接合状態が得られた。
ルムキャリヤリード2と、金バンプ6を設けた半導体素
子4の電極部7とを顕微鏡で位置合わせする。ここで、
ボンディングソール凸部10の表面温度を450〜47
0℃に保持して圧力(40〜50g/り一ド1本邑たり
)を加え、位置合わせした部分をボンディングすると、
金とすすの共晶が進み過ぎとなり、確実な接合が得られ
ない。確実な接合を得るには、ボンディングツールの面
9と凸部10の表面との段差が0,7關のものにおいて
は、50〜70℃、02Hのものにおいて1/;t 1
20〜】40℃だけ凸部表面温度を低くする必要があり
、これによって強固な接合状態が得られた。
次に、本発明の作用について説明する。本発明方法は、
ボンデインクツール8の凸部10以外の対向面9からの
輻射熱を利用し、この輻射熱によってボンディングツー
ル8が接していないフィル、ムキャリャのり−ド2やフ
ィルム1を加熱し、ボンディングツール8の凸部10か
らのフィルムキャリヤリードへの熱伝導を少なくしよう
とするものである。これによってボンディングツールの
温度降下を非常に小さくすることができる。実際、従来
仕様のボンディングノール温度では、ボンディング時の
フィルムキャリヤリードと半導体素子の電極部の接合点
は非常に高温度となる。そのため、適正なボンディング
温度条件を得るには、ノールの温度を予め低く設定する
必要がある。このように、本発明方法では、低温でのボ
ンディングが可能となるものである。
ボンデインクツール8の凸部10以外の対向面9からの
輻射熱を利用し、この輻射熱によってボンディングツー
ル8が接していないフィル、ムキャリャのり−ド2やフ
ィルム1を加熱し、ボンディングツール8の凸部10か
らのフィルムキャリヤリードへの熱伝導を少なくしよう
とするものである。これによってボンディングツールの
温度降下を非常に小さくすることができる。実際、従来
仕様のボンディングノール温度では、ボンディング時の
フィルムキャリヤリードと半導体素子の電極部の接合点
は非常に高温度となる。そのため、適正なボンディング
温度条件を得るには、ノールの温度を予め低く設定する
必要がある。このように、本発明方法では、低温でのボ
ンディングが可能となるものである。
本発明では、ボンディングツール8の表面9と凸部10
の表面との段差を1.0鴎以下としているが、1.0關
以上あると表i’ki9からの輻射熱てフィルム等を十
分加熱することができなくなり、本発明の効果が減少す
る。
の表面との段差を1.0鴎以下としているが、1.0關
以上あると表i’ki9からの輻射熱てフィルム等を十
分加熱することができなくなり、本発明の効果が減少す
る。
(発明の効果)
以」ニのように、本発明によれば、フィルムキャリヤリ
ードおよび半導体素子の構造を変えることなく、従来の
状態で使用でき、ボンディングノールを高寿命とし、さ
らに、半導体素子に損傷を与えることなく、低温ボンデ
ィングにより確実な接合が得られるものである。
ードおよび半導体素子の構造を変えることなく、従来の
状態で使用でき、ボンディングノールを高寿命とし、さ
らに、半導体素子に損傷を与えることなく、低温ボンデ
ィングにより確実な接合が得られるものである。
第1図及び第2図は、従来の半導体素子の実装方法を示
す断面図、第3図は、本発明の一実施例に使用されるフ
ィルムキャリヤの平面図、第4図は、第3図のA −A
’におけるリードの断面図、第5図は、本発明の一実施
例の半導体素子実装方法の構成を示す断面図である。 1 ・・・・・・・・・絶縁フィルム、 2 ・・・・
・・・・ リード、4 ・・・・・・・・半導体素子、
7 ・・・・・・・電極部、8 ・・・・・・・・・
ボンディングツール、 9 ・・・・・・・・・ボンデ
ィングソールのフィルムへの対向面、10・・・・・・
・・凸部、12・・・・・・・・・デバイス孔。 特許出願人 松下電器産業株式会社 第1図 第2図 第3図 第4図 1ス
す断面図、第3図は、本発明の一実施例に使用されるフ
ィルムキャリヤの平面図、第4図は、第3図のA −A
’におけるリードの断面図、第5図は、本発明の一実施
例の半導体素子実装方法の構成を示す断面図である。 1 ・・・・・・・・・絶縁フィルム、 2 ・・・・
・・・・ リード、4 ・・・・・・・・半導体素子、
7 ・・・・・・・電極部、8 ・・・・・・・・・
ボンディングツール、 9 ・・・・・・・・・ボンデ
ィングソールのフィルムへの対向面、10・・・・・・
・・凸部、12・・・・・・・・・デバイス孔。 特許出願人 松下電器産業株式会社 第1図 第2図 第3図 第4図 1ス
Claims (2)
- (1) 可とう性絶縁フィルム上に設けられ、若しくは
、該可とう性絶縁フィルムに形成した開孔部壕で延在し
て設けられた複数本のリードと、半導体素子の電極部と
をボンディングツールにてボンディングし、半導体素子
を実装する方法において、前記ボンディングソールの前
記絶縁フィルムに対向する面に、凸部を設け、該凸部の
表面が前記す〜ドに接して加圧加熱すると共に、少なく
とも前記凸部の表面以外の対向面からの輻射熱によって
前記ボンディングソールが接しない絶縁フィルム若しく
はリード部を加熱し、前記リードと前記半導体素子の電
極部とを接合することを特徴とする半導体素子の実装方
法。 - (2)前記ボンディングツールに形成した凸部の表面と
その周囲の面との段差が、1.0m以下であることを特
徴とする特許請求の範囲第(1)項記載の半導体素子の
実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58238893A JPS60130835A (ja) | 1983-12-20 | 1983-12-20 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58238893A JPS60130835A (ja) | 1983-12-20 | 1983-12-20 | 半導体素子の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60130835A true JPS60130835A (ja) | 1985-07-12 |
Family
ID=17036831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58238893A Pending JPS60130835A (ja) | 1983-12-20 | 1983-12-20 | 半導体素子の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60130835A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876221A (en) * | 1988-05-03 | 1989-10-24 | Matsushita Electric Industrial Co., Ltd. | Bonding method |
US5258340A (en) * | 1991-02-15 | 1993-11-02 | Philip Morris Incorporated | Mixed transition metal oxide catalysts for conversion of carbon monoxide and method for producing the catalysts |
-
1983
- 1983-12-20 JP JP58238893A patent/JPS60130835A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4876221A (en) * | 1988-05-03 | 1989-10-24 | Matsushita Electric Industrial Co., Ltd. | Bonding method |
US5258340A (en) * | 1991-02-15 | 1993-11-02 | Philip Morris Incorporated | Mixed transition metal oxide catalysts for conversion of carbon monoxide and method for producing the catalysts |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002016101A (ja) | 半導体装置及びその製造方法 | |
JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
US4754912A (en) | Controlled collapse thermocompression gang bonding | |
JPH0158864B2 (ja) | ||
US7233067B2 (en) | Manufacturing a bump electrode with roughened face | |
JP3915546B2 (ja) | Cof用テープ、その製造方法、半導体装置及びその製造方法 | |
JPS60130835A (ja) | 半導体素子の実装方法 | |
JPH1167823A (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
JP2823242B2 (ja) | フィルムキャリア | |
JPH11224918A (ja) | 半導体装置及びその製造方法 | |
JPS60219741A (ja) | 半導体装置の製造方法 | |
JP2001210676A (ja) | 半導体装置およびその製造方法 | |
JP2775965B2 (ja) | バンプ付きリードの接合方法 | |
JP3643760B2 (ja) | 半導体装置の製造方法 | |
JPH0443418B2 (ja) | ||
JP2503711B2 (ja) | フィルムキャリアテ―プ | |
JPH0870019A (ja) | 電子部品の接続構造および接続方法 | |
JP3642621B2 (ja) | 導電性ポリイミド樹脂バンプ及びその形成方法 | |
JPH0533533B2 (ja) | ||
JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
JPH0142353Y2 (ja) | ||
JP3381564B2 (ja) | バンプ付チップの実装方法 | |
JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
JPH031832B2 (ja) |