JPS60128720A - 逐次復号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は２値ディジタルデータ列を磁気記録に適した信
号系列に変換する符号化復号化方式の逐次復号化回路に
関する。

〔発明の技術的背景とその問題点〕

２値ディジタルデータ列で表わされる情報を。

磁気テープや磁気ディスク等の磁気記録媒体に記録しよ
うとする場合、上記２値ディジタルデータ列を磁気記録
に適した信号系列に変換することが行なわれる。このよ
うな信号系列への変換および逆変換、すなわち符号化復
号化方式として１本出願人は先にデータ列を２ビツト長
及び３ビツト長のデータワードに区切って、それぞれの
データワードを４ビツト長及び６ビツト長のコードワー
ドに変換する可変語長の符号化復号化方式を提案した。

この可変長符号化復号化方式は２値データ列を４種類の
２ビツト長データワードから選択された３種類の２ビツ
ト長データワード及び上記選択から除かれた２ピツト長
データを上位ビットとする２種類の３ビツト長データワ
ードに区切シ、上記３種類の２ビツト長データワードを
（１，０，０゜ｏ）、（ｏ、ｉ、ｏ、ｏ）、（ｏ、ｏ、
１．ｏ）からなるコードワードにそれぞれ対応させると
共に、前記２種類の３ビツト長データワードを（１，、
０、０、１。

０．０）、、（０，０，０，１，０，０）からなるコー
ドワードにそれぞれ対応させて前記２値データ列を区切
った各データワードをそれぞれコードワードに変換し、
変換されたコードワード列中の（１，０゜ｌ）を更に（
０，０，１）に変換して前記データ列を符号化し、符号
化データ列を上記対応関係に従って逆変換して復号化す
る符号化復号化方式である。

そして、磁気記録媒体に記録する場合に、コードワード
列の（１）の符号のところで記録信号を反転させる。従
って、上記可変長符号ａ−復号化方弐においてはコード
ワード列の隣接する（１）の間に最小限２個、最大限７
個の（０）が介在しているので。

原２値データのビットセルの期間をＴとした時最小反転
間隔Ｔｍ１ｎは１．５Ｔとなシ、最大反転間隔Ｔｍａｘ
は４Ｔとなる。

第１表は上記可変長符号化復号化方式のデータワードと
コードワードの対応関係の一例を示す変換表、第１図は
復号化回路の従来例である。

第１表 第１表の変換表の中で符号（’Ｙ）は次のコードワード
の先頭のビットが（０）の時のみ（１）を表わす符号で
、コ−ドワード列中の（１，０，１）を（０゜０．１）
に変換することに対応している。

第１図の復号化回路は次のようにして復号化を行う。復
元されたコードワード列が入力端子３１よ　′多入力さ
れ、端子３２よ多入力される再生された周波数２ｆ・の
クロック信号によって４段のシフトレ　□ジメタ３３に
ストアされてパラレルデータＰ１　ｔ　Ｐ２　＋Ｐ３．
Ｐ４を得る。これらのパラレルデータＰ□、Ｐ２゜”３
＋Ｐ４をＡＮＤ回路３４　、３５　、３６からなる論理
回路によって Ａ１−Ｉ）２・Ｐ４ Ａ２−丁】・Ｐ４ Ａ３：　Ｐｌ・Ｐ４ としてデータワードをめこれをシフトレジスタ３７に入
力する。このシフトレジスタ３７はカウンタ３８及びＮ
ＡＮＤ回路３９によってロード及びシフト動作が制御さ
れるものである。すなわちカウンタ３８は、前記再生ク
ロック信号をインノ（−夕４０を介して入力し、１段目
でこれを２分周して周波数ｆ０のクロックを再生し、シ
フトレジスタ３７のシフトクロツタとして与える。また
カウンタ３８は前記データＰ４の反転Ｆ４を２段目に入
力して４進または６進！１１ｂ作が制御されておりＮＡ
’ＮＤ回路３９の出力を前記シフトレジスタ３７に対す
るロード信号としている。すなわち、Ｐ４の値に応じて
復元されたコードワー　ド列より１１ｊ生されたデータ
が２ビツト長に対応するものであるかあるいは３ビツト
長に対応するものであるかを判定しその時のＡＩ　、”
２　＋　Ａ３なるデータをシフトレジスタに格納してい
る。そして２ビツト長データである時にはそのうちの上
位２ビツトのみを出力し、３ビツト長データである場合
には３ビツト全てを出力することによって、データワー
ド列を再生している。しかしながら、上記可変長符号化
復号化方式を実現する従来の複合化回路は次のような問
題があった。従来の復号化回路においては複数ピットの
コードワードを並列に論理処理を行ってデータビットに
変換を行う為に変換した後のデータワードを複数の並列
入力のシフトレジスタに格納してから順次読出さなけれ
ばならない。このことは多くのＤフリップフロップから
なるシフトレジスタを必要とし集積化する場合の回路規
模が大きくなる。すなわち集積回路とする場合に、ゲー
ト数が多くなるという問題があった０ 〔発明の目的〕 本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、データワードのビット数とコー
ドワードのビット数との比が１対２となる符号化復号化
方式１例えば上記可変長符号化復号化方式において、逐
次的に復号化が可能な回路規模を小さくすることが可能
な実用性の高い構成の逐次復号化回路を提供することに
ある。

〔発明の概要〕

本発明は、２値データ列を適当な複数ビットの゛７−タ
ワードに区切シ、上記データワードをデータワードのビ
ット数の２倍のビット数のコードワードに１対ｌに対応
させて、上記データワードをそれぞれコードワードに変
換して、前記２値データ列を符号化し、またこの符号化
されたコードワード列を上記対応関係に従って逆変換し
て復号化するようにした符号化復号化方式の復号化回路
において、コードワードから復号化された複数ビットの
データワードを、復号化される前にコードワードが格納
されていたシフトレジスタに１ビツトおきに格納し、残
りのシフトレジスタにはコードワードの終了が識別可能
な情報を格納することによって、データワードに区切る
ための分局器とデータワードを別に格納するためのシフ
トレジスタを少なくした逐次的に符号変換出来る復号化
回路を実現したものである。

〔発明の効果〕

かくして本発明は２値データ列を複数ビットのデータワ
ードに区切って上記データワードのビット数の２倍のビ
ットのコードワードに符号変換する符号化復号化方式に
おける復号化回路のデータワード用シフトレジスタとデ
ータワードを区切るための分周器のフリップフロップを
少なくすることが出来回路規模が小さくなシ集積化する
場合のゲート数が小さく実用性が高い等の利点がある。

〔発明の実施例〕

以下１図面を参照して本発明の一実施例につき説明する
。

第２表は本発明を前記可変長符号化復号化方式に適用し
た場合の復号化回路における符号変換に使われるデータ
ワードと変換されたコードワードの対応関係を示す変換
表、第２図は本発明を前記可変長符号化復号化方式に適
用した場合の復号化回路である。

第２表 本発明の復号化回路におけるデータ列への変換は、復元
されたコードワードから論理回路の演算によってデータ
ワードに変換し、変換されたデータワードをコードワー
ドが格納されていたシフトレジスタにコードワードの奇
数番目のビットの代りに格納し、コードワードの偶数番
目のビットにはコードワードの最後のビットには（０）
、その他の偶数番目のビットには（１）を格納してコー
ドワードの終了の情報としている。そして、ワード長を
区切るには偶数ビットを観測してワードの終了を検出し
、奇数ビットよシデータピットを逐次的に出力する。す
なわち、本来のデータワードとコードワードとの対応関
係を示す第１表の変換表から、コードワードを第２表に
示すコードワードＰＱ乃至Ｐ′６に変換する。ｖｌ乃至
Ｐ′６はＰｌ乃至Ｐ６からコードワードの終了が検出さ
れた時に次のように変換される。ワードの終了を示す変
換すべき１ビツト期間のみ（１）となる信号をＴｏとし
て次のようにめられる。

Ａ２　＃　Ｐ５　＝　Ａ３を表わし２ビツト長データワ
ードの時はｐ’２＝ｌ、ｐ４＝Ｑで３ビツト長データワ
ードの時はｒ＋、　＝ｐ４’　＝　１　、　Ｐ６’　＝
　０となって最後のビットがワードの終了を示している
。このような復号化処理は第２図の復号化回路において
次のようにして行なわれる。復元されたコードワード列
が入力端子５１よシ入力され、端子５２よシ入力される
再生された周波数２ｆＯのクロック信号によって、イン
バータ５３・ＮＡＮＤ回路５４を介してＤｙリップフロ
ップ５５．５６からなるシフトレジスタ、更にＮＡＮＤ
回路５７を介してＤｙリップフロップ５８に、Ｄｙリッ
プフロップ５８からＮＡＮＤ回路５９を介してＤｙリッ
プフロップ６０に、Ｄ７リツプフロツプ６０からＮＡＮ
Ｄ回路６１゜ＡＮＤ回路６２を介してＤｙリップフロッ
プ６３へ入力される。Ｄ７リツグ７ａ、プ５５，５６，
５８，６０，６３より構成される５段のシフトレジスタ
が、Ｄｙリップフロップ６３に前のコードワードの最終
ビットが格納されＤｙリップフロップ６０にＰｌ、Ｄｙ
リップフロップ５８にＰ２．Ｄフリッ′ブ乙ロッブ５６
にＰ３．Ｄｙリップフロップ５５にＰ４が格納されてい
る時ＮＡＮＤＡＮＤ回路びインバータ６５によって前記
第（１）式における信号Ｔｏが（１）とな、り　ＮＡＮ
Ｄ回路６６、６７．６８及びＮＡＮＤ回路５４，５７，
５９，６１．　ＡＮＤ回路６２による論理回路によって
前記第（１）式の演算が行なわれて、端子５２よシ入力
する次のクロ２り周期で、Ｄｙリップフロップ６３にＰ
；が、Ｄｙリップフロップ６０に島が。

Ｄｙリップフロップ５８にＰｌが、Ｄｙリップフロップ
５６にＰ′４が、Ｄ７リツプ７０ツブ５５ＫＰ’、が格
納されることになる。Ｄ端子とｑ端子が接続され、クロ
ック端子に端子５２からのクロック信号が入力されてい
るＤｙリップフロップ６９は２分周するカウンタとして
働きデータビットのための周波数ｆｏのクロック信号を
出力し、Ｑ出力がコードワードの奇数番目のビットで（
１）、偶数番目のビットで（０）となるように同期され
ている。データビットはＤｙリップフロップ６９のＱ出
力と端子５２がらのクロ、り信号とがＮＡＮＤ回路７ｏ
を通った信号をクロック端子に入力されたＤｙリップフ
ロップ７１によってＤｙリップフロップ６３から、奇数
番目のコードビットが逐次的に読出される。

以上説明し念ように１本発明を適用した２ビツト長デー
タワードと３ビツト長データワードを使った可変長符号
化復号化方式の逐次復号化回路は従来の復号化回路に比
べて、ワード長を決める分局器がなく、データワード用
に別のシフトレジスタを必要としないので回路規模が小
さくなる。例、ｔばＤフリップフロップのゲート数を６
個として従来の回路とのゲート数を比較すれば、第１図
の復号化回路が約７５ゲートに対して１本発明を適用し
た第２図の復号化回路は５４ゲートとなる。従って１本
発明による復号化回路は逐次的に復号化出来ると共に回
路規模が小さくなり、集積回路とする場合にその実用的
利点は太きい。

尚、本発明は上記一実施例に限定されるものではない。

例えば上記実施例では、２ビツト長データワ〜ドと３ビ
ツト長データワードを用いた可変長符号化復号化方式に
適用したが、他の可変長符号化復号化方式でも良く、ま
たデータワード長が固定された例えば３　Ｐ　Ｍ　（Ｔ
ｌｘｒｅｅ　Ｐｏ５ｉｔｉｏｎ　Ｍｏｄｕｌａｔｉｏｎ
）方式等でも良い。そして、データワードとコードワー
ドの対応関係に応じて論理回路の演算のアルゴリズムを
組換えればよい。要するに１本発明はその要旨を逸脱し
ない範囲で種々変形して実施することが出来る。

【図面の簡単な説明】

Claims (1)

1. 【特許請求の範囲】 ２値データ列を適当な複数ビットのデータワードに区切
   シ、上記データビットをデータワードのビット数の２倍
   のビット数のコードワードに１対１に対応させて、上記
   データワードをそれぞれコードワードに変換して、前記
   ２値データ列を符号化し、またこの符号化されたコード
   ワード列を上記対応関係に従って逆変換して復号化する
   ようＫした符号化復号化方式の復号化回路において、コ
   ドワードから復号化された複数ビットのデータワードを
   、復号化される前にコードワードが格納されていたシフ
   トレジスタに１ビツトおきに格納し。 残りのシフトレジスタにはコードワードの終了が