JPS60127648A - Stroboscanning type electron microscope - Google Patents
Stroboscanning type electron microscopeInfo
- Publication number
- JPS60127648A JPS60127648A JP23424283A JP23424283A JPS60127648A JP S60127648 A JPS60127648 A JP S60127648A JP 23424283 A JP23424283 A JP 23424283A JP 23424283 A JP23424283 A JP 23424283A JP S60127648 A JPS60127648 A JP S60127648A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- pulse
- electron microscope
- electron beam
- secondary electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
- H01J37/266—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy
- H01J37/268—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy with scanning beams
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ストロボ走査形電子顕微鏡に係り、特に論理
LSI等の試料をテストするのに好適なストロボ走査形
電子顕微鏡に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a strobe scanning electron microscope, and particularly to a strobe scanning electron microscope suitable for testing samples such as logic LSIs.
ストロボ走査形電子顕微鏡は、通常の走査形電子顕微鏡
にビームのパルス化装置と同期回路を付加して構成され
る。以下、図を用いて説明する。A strobe scanning electron microscope is constructed by adding a beam pulsing device and a synchronization circuit to a normal scanning electron microscope. This will be explained below using figures.
第1図はストロボ走査形電子顕微鏡の基本構成図である
。電子銃1から出射された電子ビーム2を電子Vンズ6
を用いて検鏡試料10上に焦点を結ばせ、かつ走査コイ
ル8でテレビジョンの撮像管と同じ要領で矩形状に走査
させる。電子ビームは固体に衝突すると、そこから2次
電子又は反射電子を放出させる。この2次喧子あるいは
反射電子を検出器9で検知し、この信号強度で、走査コ
イル8と同期して動作しているディスプレイ装置7上に
試料像を表示する。これが走査形電子顕微鏡の基本原理
である。FIG. 1 is a basic configuration diagram of a strobe scanning electron microscope. The electron beam 2 emitted from the electron gun 1 is transferred to the electron beam 6
is used to focus on the microscopic sample 10, and the scanning coil 8 is used to scan in a rectangular shape in the same manner as a television image pickup tube. When the electron beam collides with a solid, it causes secondary electrons or reflected electrons to be emitted from the solid. These secondary particles or reflected electrons are detected by a detector 9, and the sample image is displayed on a display device 7 operating in synchronization with a scanning coil 8 based on this signal strength. This is the basic principle of a scanning electron microscope.
ところが、この走査形電子顕微鏡で高速変化する試料(
例えば、図示の如く位置がA、B、Cと変化する場合)
を観察すると、走査速度が試料の変化速度に追従できず
、試料の全変化が重複して表示されてしまう。そこで、
試料に周期的変化を与えている試料駆動回路11と同期
したノくルス回路12の出力を偏向板3に与えて電子ビ
ームを偏向させる。電子ビームがアパーチャ4の開孔上
に偏向されたときのみ下方に通過するので、ここでt子
ビームはパルス化される。このノくルス化し’c電子ビ
ームで試料上を走査すると、試料変化のある一定の位相
のときのみ電子照射されているので、全動梓が重なるこ
となく、試料状態のある時点(位相)の像のみを選択表
示できる。However, with this scanning electron microscope, samples that change rapidly (
For example, if the position changes from A to B to C as shown in the figure)
When observed, the scanning speed cannot follow the rate of change in the sample, and all changes in the sample are displayed overlappingly. Therefore,
The output of the Norls circuit 12 synchronized with the sample drive circuit 11 which gives periodic changes to the sample is applied to the deflection plate 3 to deflect the electron beam. The t-beam is now pulsed, since the electron beam passes downward only when it is deflected onto the aperture of the aperture 4. When the sample is scanned with this noxious electron beam, the electrons are irradiated only when the sample changes at a certain phase, so all the moving azaleas do not overlap and the sample state changes at a certain point (phase). Only images can be selectively displayed.
上記の方式を用いて、試料変化の全貌を観察するため、
遅延回路5を発振器12と駆動装置11の間に挿入する
。Using the above method, in order to observe the entire change in the sample,
A delay circuit 5 is inserted between the oscillator 12 and the drive device 11.
ストロボ走査形電子顕微鏡で観測する試料は、主に高集
積回路(LSI)である。ここでは、LSIのクロック
信号がパルス電子ビーム&作るトリガー信号となる。こ
の様子を第2図に示した。The samples observed with a strobe scanning electron microscope are mainly highly integrated circuits (LSI). Here, the LSI clock signal becomes the trigger signal for pulsed electron beam & generation. This situation is shown in Figure 2.
■は、クロック信号で周期はTCの典型的な値は100
〜500nsである。■はLSI内の信号波形で、この
例ではクロック1g号と同一周期である。■ is a clock signal and the period is TC, whose typical value is 100
~500ns. 2 is a signal waveform within the LSI, which in this example has the same period as the clock No. 1g.
■はクロック信号に同期して作られたパルス電子ビーム
である。パルス電子ビームはTcの期間に1個作られる
。■′、■“は遅延回路5によりパルス電子ビームの発
生を遅らせた様子を示したものである。■“は波形の変
化は全体を観測するのに必要な最大の遅延(Tdl )
を作った場合である。この例では +ll CとT(1
1は一致している。■ is a pulsed electron beam created in synchronization with a clock signal. One pulsed electron beam is generated during the period Tc. ■' and ■'' show how the generation of the pulsed electron beam is delayed by the delay circuit 5. ■'' is the maximum delay (Tdl) necessary to observe the entire waveform change.
This is the case when you create . In this example, +ll C and T(1
1 is consistent.
ところが、クロック信号の周期とLSI内の周期が一致
しない場合がある。これは特に論理LSIをテストする
場合に起る。第3図に周期が一致していない場合の観測
法を示した。■はクロック信号、■はLSI内の信号波
形である。この信号波形は、クロック信号の4倍の周期
になっている。However, the period of the clock signal and the period within the LSI may not match. This especially occurs when testing logic LSIs. Figure 3 shows the observation method when the periods do not match. (2) is a clock signal, and (2) is a signal waveform within the LSI. This signal waveform has a period four times that of the clock signal.
実際の論理LsIでは100〜1000倍の長周期にも
なる。■′はクロック信号の4倍の周期の信号で、周波
数変換回路13(第1図参照)で作られる。■、■′、
■〃は■′に同期して作られたパルス電子ビームで、必
要な最大遅延はTd<で、これはTCの4倍である。In actual logic LsI, the period is 100 to 1000 times longer. ■' is a signal with a period four times that of the clock signal, and is generated by the frequency conversion circuit 13 (see FIG. 1). ■、■′、
■〃 is a pulsed electron beam produced in synchronization with ■', and the required maximum delay is Td<, which is four times TC.
第3図に示すようなりロック信号よシもn倍周期の波形
を観察する場合、パルス電子ビームの数はl/nになる
。そこで、論理LSIのような長周期の場合、(1)同
一周期の測定に比べるとn倍の測定時間を必要とする。When observing a waveform of a lock signal having an n-fold period as shown in FIG. 3, the number of pulsed electron beams is l/n. Therefore, in the case of a long cycle such as a logic LSI, (1) n times longer measurement time is required compared to measurement of the same cycle.
(2)長い遅延時間をもった遅延回路(例えばTcを5
00ns、neloo とすると50μS)を必要とす
る、等の問題があった。(2) Delay circuit with long delay time (for example, Tc is 5
00 ns, neloo = 50 μS).
本発明は、か\る点に着目してなされたものであり、長
周期のLSI等のテストをパルス電子ビームの発生周期
と遅延時間とをn倍化することなしに達へ得るストロボ
走査形電子顕微鏡を提供することを目的とするものであ
る。The present invention has been made with attention to the above point, and is a strobe scanning type that enables testing of long-period LSIs, etc., without multiplying the generation period and delay time of the pulsed electron beam by n. Its purpose is to provide an electron microscope.
上記目的を達成するために、本発明では、パルス電子ビ
ームはクロック信号と同期させて発生させるが、クロッ
ク信号に同期したそれぞれのパルス電子ビームに全測定
範囲のl/nづつ分担させる如く構成したものであシ、
2次電子信号の検出系にクロック信号に同期したn個の
ゲート回路を備えることで可能となる。In order to achieve the above object, in the present invention, pulsed electron beams are generated in synchronization with a clock signal, and each pulsed electron beam synchronized with the clock signal is configured to share l/n of the entire measurement range. Monodeashi,
This is possible by providing n gate circuits synchronized with a clock signal in the secondary electron signal detection system.
〔発明の実施例〕 以下、本発明を実施例を参照して詳細に説明する。[Embodiments of the invention] Hereinafter, the present invention will be explained in detail with reference to Examples.
第4図は本発明の一実施例を説明する図である。FIG. 4 is a diagram illustrating an embodiment of the present invention.
第1図に示した従来例では試料駆動回路11と遅延回路
5の間に周波数変換回路13が挿入されていたが、本芙
厖例には周波数変換回路は用いられていない。その代シ
に、2次1L子検出器9の出力にゲート回路18と、画
像メモリ17が設けられている。この画像メモリ17は
ディスプレイ装置7と同期して動作している。ゲート回
路18ri、試料14に周期的変化を与えている試料駆
動回路11のクロック信号と同期して動作するカウンタ
15によって開閉し、2次電子検出器9からの信号をそ
れぞれのメモリに選別して供給する。In the conventional example shown in FIG. 1, a frequency conversion circuit 13 was inserted between the sample drive circuit 11 and the delay circuit 5, but the present example does not use a frequency conversion circuit. Instead, a gate circuit 18 and an image memory 17 are provided at the output of the secondary 1L child detector 9. This image memory 17 operates in synchronization with the display device 7. The gate circuit 18ri is opened and closed by a counter 15 that operates in synchronization with the clock signal of the sample drive circuit 11 which gives periodic changes to the sample 14, and the signals from the secondary electron detector 9 are sorted into respective memories. supply
このゲート回路18の開閉動作のタイミングを第5図を
用いて説明する。■は試料駆動回路11のクロック信号
である。■はこのクロックで動作している論理L8Iの
内部信号波形で、ここではクロック信号の4倍の周期で
動作している例で示した。■はパルス電子ビーム照射の
タイミングを示したもので、クロック信号と同一の周期
である(従来法では、このパルスビーム照射のタイミン
グを4倍周期にしていた)。■lは最大遅延を与えたと
きのパルス電子ビームのタイミングである。The timing of opening and closing operations of this gate circuit 18 will be explained using FIG. (2) is a clock signal of the sample drive circuit 11; (2) is the internal signal waveform of the logic L8I operating with this clock, and here an example is shown in which the logic L8I operates with a period four times that of the clock signal. (2) indicates the timing of pulsed electron beam irradiation, which has the same period as the clock signal (in the conventional method, the timing of this pulsed beam irradiation was set to four times the period). (2) l is the timing of the pulsed electron beam when the maximum delay is given.
遅延量Taはクロック信号の周期TCと同じ量である。The delay amount Ta is the same amount as the period TC of the clock signal.
■から■“′はゲート((b 、G2 、G3.G4)
の動作のタイミングを示したものである。電圧が出力さ
れたときにゲートが開になる。■はGlの、■′はG2
の、■“は03の、■″はG4のゲートの開閉信号であ
る(第4図にはn番までのゲートを記しである)。■From ■“′ is the gate ((b, G2, G3.G4)
This shows the timing of the operation. The gate opens when voltage is output. ■ is Gl, ■′ is G2
, ■" is the opening/closing signal of the gate of 03, and ■" is the opening/closing signal of the gate of G4 (gates up to number n are shown in FIG. 4).
この構成にすると、■で示した”1”のパルス電子ビー
ムで発生した2次電子信号はGlを通つてMlの画像メ
モリVこ、”2“のパルスで発生した2次電子信号はG
2を通ってM2の画像メモリへにそれぞれ蓄積される。With this configuration, the secondary electron signal generated by the pulse electron beam of "1" shown by ■ will pass through Gl to the image memory V of Ml, and the secondary electron signal generated by the pulse of "2" will pass through Gl.
2 and are respectively stored in the image memory of M2.
M3.M4 も同様でおる。このメモリへの信号取込み
と蓄積を10秒から1000秒程度0間行い、S/Nの
改嵜・と計る。M3. The same goes for M4. This signal acquisition and storage in the memory is performed for a period of about 10 seconds to 1000 seconds, and the S/N ratio is measured.
メモリM1をスイッチ19(SI )で選択し、ディス
プレー16で観察すると、’[”c(1)(is図■参
照)の領域内のストロボ1?!を観察できる。スィッチ
19會選択すれば、同様にTC(2)、 T C(3)
。If you select the memory M1 with the switch 19 (SI) and observe it with the display 16, you can observe the strobe 1?! in the area of '[''c(1) (see is diagram ■).If you select the switch 19, Similarly, TC(2), TC(3)
.
T c (4)の領域のストロボ像をも観察できる。す
なわち、この構成では、1回のデータの取込みで4枚(
n枚)の異ったストロボ像が得られる。A strobe image in the region T c (4) can also be observed. In other words, with this configuration, 4 images (
n) different strobe images are obtained.
本発明の他の実施例を第6図に示す。これは論理テスト
ヲ主眼とした実施例でおる。ここでハノクルスビームの
幅はln3というように短い必−躍はなく、クロックの
周期′1゛Cよりも小さい値であればよい。このパルス
ビームをクロック周期のほぼ中央に設定する。ゲート回
路18は前実施例と同様にカウンタ15によって開閉さ
れる。検出された2次電子信号は、ゲート回路18の開
閉でそれぞれのメモリ22に蓄積される。データ取込み
佐、このメモリに蓄積された信号量の走を比軟回路Z
0 テ” )(igll” 、”Low ’ に分別し
、81gh”ならばランプ21を点灯(”L 0 W″
ならば点灯しない)させる。この表示では、クロック信
号に対して論理がどのように進行していくかか論説でき
る。また、ランプ表示ばかりでなく、プリンタに出力あ
るいはう°ラウン管に出力することも可能である。この
テスト法では、ディスプレイ装置7を用いて論理を検査
したい配線に電子ビームを点灯に照射している。さらに
、メモリ22を用いる代シに前記実施例と同様な2次元
メモリ17を用いれば、電子ビームを試料1匝走査し”
High”。Another embodiment of the invention is shown in FIG. This is an embodiment that focuses on logic tests. Here, the width of the Hanoculus beam does not necessarily have to be as short as ln3, but may be a value smaller than the clock cycle '1'C. This pulse beam is set approximately at the center of the clock period. The gate circuit 18 is opened and closed by the counter 15 as in the previous embodiment. The detected secondary electron signals are stored in the respective memories 22 by opening and closing the gate circuits 18. When data is acquired, the amount of signals stored in this memory is stored in the soft circuit Z.
0 Te") (igll"), and "Low", and if it is 81gh", the lamp 21 is turned on ("L 0 W"
If so, it will not turn on). This display allows us to discuss how the logic progresses with respect to the clock signal. In addition to the lamp display, it is also possible to output to a printer or a round tube. In this test method, a display device 7 is used to illuminate the wiring whose logic is to be tested with an electron beam. Furthermore, if a two-dimensional memory 17 similar to that of the above embodiment is used instead of the memory 22, the electron beam can be scanned over one sample.
High”.
”LOW″佃号(2値化1i号)の像を作ることも可能
で、−理テストのよシ尚速化が可能となる。It is also possible to create an image of the "LOW" number (binarized number 1i), making it possible to speed up the science test.
本発明のさらに他の実施例を第7図に示す。前記2実施
例が、2値化あるいは画像であったの1対して、この実
施列では論理信号波形そのものを測定する。また、この
実施例では、ゲート回路1Q糾二目扁1r+I 14$
凡の鼾禍1−かクロック信号に同期したカウンタ15で
開閉される。ゲート18には、それぞれ−次元のメモリ
23が接続されている。Still another embodiment of the invention is shown in FIG. In contrast to the two embodiments described above, which measured binarization or images, this embodiment measures the logic signal waveform itself. In addition, in this embodiment, the gate circuit 1Q 1r+I 14$
It is opened and closed by a counter 15 synchronized with a clock signal. A -dimensional memory 23 is connected to each gate 18 .
このメモリのチャンネルの選択は、遅延回路5の選択と
一致している。The selection of this memory channel matches the selection of the delay circuit 5.
第8図に本実施例でのゲート回路の開閉のタイミンクト
パルスビーム照射との関係を示した。■はパルスビーム
照射のタイミングを示すもので、クロック信号の周期T
Cで照射している。この論理L8IもやはシTCの4倍
周期で動作している場合とした。3−4.3−4’ 、
3−4“、3−4“′は、それぞれゲート回路18 (
G1. G2 、 Gs 、 G4 )の開くタイミン
グで電圧が出力されているときだけゲートが開く。■は
遅延(約Td/2)を加えたときのパルスビーム照射の
タイミングである。FIG. 8 shows the relationship between the timing of opening and closing the gate circuit and the irradiation of the pulsed pulse beam in this embodiment. ■ indicates the timing of pulse beam irradiation, and the period T of the clock signal
It is irradiated with C. It is assumed that this logic L8I is operating at four times the cycle of the TC. 3-4.3-4',
3-4" and 3-4"' are gate circuits 18 (
G1. The gate opens only when voltage is being output at the opening timing of G2, Gs, G4). (2) is the pulse beam irradiation timing when a delay (approximately Td/2) is added.
3’−4,3’−4’は、■のパルスビーム照射のとき
の、ゲート回路18(01〜G4 、Gaと04は省略
した)の開くタイミングでおる。ここではパルスビーム
照射のタイミングに追従してゲートがTCの期間だけ開
いている。ゲート回路18をパルスビームに追従させて
動作させている理由は、2次電子の検出に100s前後
の遅れがでるためである。試料のクロック信号に同期し
たままで、パルスビームを遅延させると、最大の遅延を
与えた場合に次のゲート内に信号が混入してしまう。3'-4 and 3'-4' are the timings at which the gate circuit 18 (01 to G4, Ga and 04 are omitted) is opened during pulse beam irradiation in (2). Here, the gate is open only for the period TC, following the timing of pulse beam irradiation. The reason why the gate circuit 18 is operated to follow the pulse beam is that there is a delay of about 100 seconds in detecting secondary electrons. If the pulse beam is delayed while remaining synchronized with the sample clock signal, the signal will be mixed into the next gate when the maximum delay is applied.
もち勺ん、この方式を前記2実施例に適用することも可
能である。Of course, it is also possible to apply this method to the above two embodiments.
■は測定しようとする論理信号波形である。この波形は
次のようにして測定する。まず遅延回路5の遅延を零と
し、このときの信号をG、、G2゜Gs 、G4 を通
して、メモリ、Ml 、Ml + Ms +M4の最初
のチャンネルに記憶させる。次に一定量の遅延を遅延回
路5で与え、このときの信号をメモリ、Ml、Ml 、
Ms 、M4の次のチャンネルに記憶させる。次にまた
一定の遅延を与えて、信号を記憶させる。このようにし
てクロック信号の周期TCの時間分遅延させて、信号を
記憶させる。第9図の■)、’9−’D 、’jDは、
このようにして、メモリ、Ml 、Ml 、Ms 、M
4に記憶された信号である。横軸は一次元メモリのチャ
ンネルで遅延回路5で作った遅延時間と一致している。(2) is the logical signal waveform to be measured. This waveform is measured as follows. First, the delay of the delay circuit 5 is set to zero, and the signal at this time is stored in the first channel of the memory, Ml, Ml + Ms +M4, through G, , G2°Gs, and G4. Next, a certain amount of delay is given by the delay circuit 5, and the signals at this time are sent to the memory, Ml, Ml,
Ms, store it in the next channel of M4. Next, a certain delay is applied again to store the signal. In this way, the signal is stored with a delay of the period TC of the clock signal. ■ in Figure 9), '9-'D, 'jD are
In this way, the memories Ml , Ml , Ms , M
This is the signal stored in 4. The horizontal axis represents the channel of the one-dimensional memory and corresponds to the delay time created by the delay circuit 5.
これを4個並べると論理信号の全貌を見ることができる
(図示MO)。第7図の表示回路24は上記の表示を行
うための回路である。By arranging four of these, you can see the entire logic signal (MO in the figure). The display circuit 24 in FIG. 7 is a circuit for performing the above display.
本発明によれば、従来法に比較し以下のような利点があ
る。According to the present invention, there are the following advantages compared to the conventional method.
(1)測定時間のl/n化が計れる。(1) Measurement time can be reduced to l/n.
(2)遅延回路の遅延量が小さくてすむ。(2) The delay amount of the delay circuit can be small.
(3)電子ビームの利用効果がn倍。(3) The effectiveness of using electron beams is n times greater.
第1図はストロボSEMを説明する図、第2図はストロ
ボSEMの動作を説明する図、1i143図は論理テス
ト(長周期)を説明する図、第4図は本発明の一実施例
を説明する図、第5図はその動作を説明する図、第6図
は本発明の他の実施例を説明する図、第7図は本発明の
さらに他の実施例を説明する図、第8図および第9図は
その動作を説明する図である。
1・・・電子銃、2・・・電子ビーム、3・・・偏向板
、4・・・アパーチャ、5・・・遅延回路、6・・・電
子レンズ、7、・・ディスプVイ装置、8・・・走査コ
イル、9・・・2次電子検出器、11・・・試料駆動回
路、12・・・パルス回路、14・・・試料、15・・
・カウンタ、16・・・ディスプレー、17・・・画像
メモリ、18・・・ゲlト回路、茅1図
芋20
1−
茅5凹
$40
茅ろ囚
茅7図Figure 1 is a diagram explaining a strobe SEM, Figure 2 is a diagram explaining the operation of a strobe SEM, Figure 1i143 is a diagram explaining a logic test (long cycle), and Figure 4 is a diagram explaining an embodiment of the present invention. FIG. 5 is a diagram for explaining the operation, FIG. 6 is a diagram for explaining another embodiment of the present invention, FIG. 7 is a diagram for explaining still another embodiment of the present invention, and FIG. 8 is a diagram for explaining the operation. and FIG. 9 are diagrams explaining the operation. DESCRIPTION OF SYMBOLS 1... Electron gun, 2... Electron beam, 3... Deflection plate, 4... Aperture, 5... Delay circuit, 6... Electron lens, 7... Display V-i device, 8... Scanning coil, 9... Secondary electron detector, 11... Sample drive circuit, 12... Pulse circuit, 14... Sample, 15...
・Counter, 16...Display, 17...Image memory, 18...Gelt circuit, Kaya 1 figure potato 20 1- Kaya 5 depression $40 Kayo prisoner Kaya 7 figure
Claims (1)
生させる電子ビーム照射系と、パルス電子ビーム発生の
タイミング調整のための遅延回路と、2次電子信号経路
内に前記試料の励振周期と同期して開閉する複数個のゲ
ートを具備したことを特徴とするストロボ走査形電子顕
微鏡。 2、前記ゲートの後段にメモリ回路を具備したことを特
徴とする特許請求の範囲第1項記載のストロボ走査形電
子顕微鏡。 3、前記試料の基本励振周期に同期してパルスビームを
発生させ、かつn個のゲーIf設け、これを前記基本励
振周期に同期して順次に開閉させて、0段ステップの論
理L8Ikテストすることを特徴とする特許請求の範囲
第1項及び第2項記載のストロボ走査形電子顕微鏡。 4、前記ゲートの開閉を前記遅延回路を経由した好歇1
曲F、6ゴ三し1劃廿nλ小イ舛八ンし%J襲6LIた
特許請求の範囲第3項記載のストロボ走査形電子顕微鏡
。[Claims] 1. An electron beam irradiation system that generates a pulsed electron beam in synchronization with the excitation period of the sample, a delay circuit for adjusting the timing of pulsed electron beam generation, and a secondary electron signal path including the A strobe scanning electron microscope characterized by having a plurality of gates that open and close in synchronization with the excitation cycle of a sample. 2. The strobe scanning electron microscope according to claim 1, further comprising a memory circuit at a stage subsequent to the gate. 3. Generate a pulse beam in synchronization with the basic excitation period of the sample, and provide n gates If, and sequentially open and close them in synchronization with the basic excitation period to perform a logic L8Ik test in 0 step steps. A strobe scanning electron microscope according to claims 1 and 2, characterized in that: 4. A method of opening and closing the gate via the delay circuit 1
A strobe scanning electron microscope according to claim 3, in which the number F, 6 rows, 1 row, nλ, and % J, 6 LI.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58234242A JP2507290B2 (en) | 1983-12-14 | 1983-12-14 | Strobe scanning electron microscope |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58234242A JP2507290B2 (en) | 1983-12-14 | 1983-12-14 | Strobe scanning electron microscope |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60127648A true JPS60127648A (en) | 1985-07-08 |
JP2507290B2 JP2507290B2 (en) | 1996-06-12 |
Family
ID=16967906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58234242A Expired - Lifetime JP2507290B2 (en) | 1983-12-14 | 1983-12-14 | Strobe scanning electron microscope |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2507290B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160884A (en) * | 1990-02-02 | 1992-11-03 | Hitachi, Ltd. | Charged particle beam device |
EP0811999A3 (en) * | 1996-06-07 | 2004-02-25 | Hitachi, Ltd. | Scanning microscope |
JP2013243157A (en) * | 2004-04-02 | 2013-12-05 | California Inst Of Technology | Method and system for ultrafast photoelectron microscope |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760650A (en) * | 1980-09-26 | 1982-04-12 | Jeol Ltd | Strobe electron microscope |
JPS5848347A (en) * | 1981-09-17 | 1983-03-22 | Toshiba Corp | Strobe scan type electron microscope |
JPS5871540A (en) * | 1981-09-30 | 1983-04-28 | イーツエーテー、インテグレイテツド、サーキツト、テスチング、ゲゼルシヤフト、フユア、ハルプライタープリユーフテヒニク、ミツト、ベシユレンクテル、ハフツング | Scanning method for determining potential by electron beam measuring method |
-
1983
- 1983-12-14 JP JP58234242A patent/JP2507290B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760650A (en) * | 1980-09-26 | 1982-04-12 | Jeol Ltd | Strobe electron microscope |
JPS5848347A (en) * | 1981-09-17 | 1983-03-22 | Toshiba Corp | Strobe scan type electron microscope |
JPS5871540A (en) * | 1981-09-30 | 1983-04-28 | イーツエーテー、インテグレイテツド、サーキツト、テスチング、ゲゼルシヤフト、フユア、ハルプライタープリユーフテヒニク、ミツト、ベシユレンクテル、ハフツング | Scanning method for determining potential by electron beam measuring method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160884A (en) * | 1990-02-02 | 1992-11-03 | Hitachi, Ltd. | Charged particle beam device |
EP0811999A3 (en) * | 1996-06-07 | 2004-02-25 | Hitachi, Ltd. | Scanning microscope |
JP2013243157A (en) * | 2004-04-02 | 2013-12-05 | California Inst Of Technology | Method and system for ultrafast photoelectron microscope |
Also Published As
Publication number | Publication date |
---|---|
JP2507290B2 (en) | 1996-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11047906B2 (en) | Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets | |
US11353479B2 (en) | Laser-assisted device alteration using synchronized laser pulses | |
US7038474B2 (en) | Laser-induced critical parameter analysis of CMOS devices | |
JPS60127648A (en) | Stroboscanning type electron microscope | |
US6815960B2 (en) | Electron beam test system and electron beam test method | |
JP2941328B2 (en) | Charged beam device | |
Gonzales et al. | Internal waveform measurements of the MOS three-transistor, dynamic RAM using SEM stroboscopic techniques | |
JPH0582606A (en) | Semiconductor integrated circuit testing device | |
JPS59200428A (en) | Electron-beam tester | |
JPH02295046A (en) | Logic analysis electron beam tester device | |
JPH03501293A (en) | Method and device for measuring the signal course at a measuring point of a sample | |
JPS62223960A (en) | Potential contrast image device of stroboscopic method | |
JPS5848346A (en) | Pulse beam phase controller for strobe scan type microscope | |
JPS59181630A (en) | Electron beam tester | |
JPH0317579A (en) | Stroboscopic electron beam apparatus | |
JP2758923B2 (en) | Electron beam equipment | |
JPH03161948A (en) | Device and method of testing integrated circuit | |
JPH0722012B2 (en) | Strobe type potential waveform measuring device | |
JPH05343022A (en) | Charged particle beam device | |
JPH0576772B2 (en) | ||
JPH01311553A (en) | Charged particle ray device | |
JPH0244270A (en) | Method for measuring potential of wiring of semiconductor device | |
JPH0560846A (en) | Charged particle beam device | |
JPH07151836A (en) | Charged-particle-beam testing apparatus and semiconductor-integrated-circuit testing apparatus | |
JPS6251145A (en) | Stroboscopic scanning electron microscope |