JPS60126141A - X-ray detection circuit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は連続Ｘ線を用いるＸ線ＣＴ装置のＸ線利用線量
を向上し７．−　Ｘ線検出回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention improves the X-ray utilization dose of an X-ray CT apparatus using continuous X-rays;7. - Concerning X-ray detection circuits.

連続Ｘ線を用いるＸ線ＣＴ装置の従来のＸ線検出回路を
第１図および第２図を参照して説明すると、積分器１（
１−１・・・１−ｎ）には入力スイッチ２（２−１・・
・２−ｎ）を介してＴ２の間、図示しないＸ線検出器か
らの信号（Ｘ線検出信号）が入力される。A conventional X-ray detection circuit for an X-ray CT apparatus using continuous X-rays will be explained with reference to FIGS. 1 and 2.
1-1...1-n) has input switch 2 (2-1...1-n).
-2-n) During T2, a signal (X-ray detection signal) from an X-ray detector (not shown) is input.

Ｔ２に続＜Ｔ３の間は、入力スイッチ２がＯＦＦ　して
積分器１への入力が断たれ、出力スイッチ３（３−］・
・・３−ｎ）がＯＮ　［、、積分器１の出力信号がアナ
ログディジタル変換器（以下、ＡＤＣと略記する）４に
よりＣＴ像計算機処理用のディソタル信号に変換される
もので、このような動作がＴｌＣ中Ｔ２　＋Ｔｓ　）　
ｋ基本時間として繰り返される。Following T2, during <T3, the input switch 2 is turned off, the input to the integrator 1 is cut off, and the output switch 3 (3-)
...3-n) is ON [,, The output signal of the integrator 1 is converted by the analog-to-digital converter (hereinafter abbreviated as ADC) 4 to a distal signal for CT image computer processing. Operation is TlC (T2 +Ts)
repeated as k elementary times.

このＸ線検出回路の動作中において、Ｘｉは全期間（Ｔ
Ｉの間）連続発生しているが、積分器１には入力スイッ
チ２がＯＮ［、ている期間（Ｔ２）のみ入力が加えられ
るに過ぎず、利用されるＸ線量は。During the operation of this X-ray detection circuit, Xi remains constant for the entire period (T
However, the input is only applied to the integrator 1 only during the period (T2) when the input switch 2 is ON, and the amount of X-rays used is .

全−Ｘ　１ｆｌＡ　量（ｒ）　Ｔ　２／　Ｔ　ｉである
。　そしてこのようすＸ線検出回路の数、すなわち積分
器１の数（ｎｌによりＸ線利用線量が変化する。例えば
、ＡＤＣ４の処理晴間を恥μｓ　、　ＴＩを４ｍｓとす
ると、積分器１の数が５のときはＴ２／　Ｔ　ｌ＝　９
３．７５％であるが、４０としたとぎはＴ２／ＴＩ＝５
０％となり、Ｘ線利用線量か著しく低下する。Total -X1flA amount (r) T2/Ti. The X-ray usage dose changes depending on the number of such X-ray detection circuits, that is, the number of integrators 1 (nl). For example, if the processing time of ADC 4 is μs and the TI is 4 ms, the number of integrators 1 is 5. When , T2/T l=9
3.75%, but 40 is T2/TI=5
0%, resulting in a significant decrease in the amount of radiation used for X-rays.

そこで、第３図に示すようなＸ線検出回路が考えられて
いる。以下、これについて第４図を併用して説明する。Therefore, an X-ray detection circuit as shown in FIG. 3 has been considered. This will be explained below with reference to FIG.

これは、Ｘ線検出器（図示せず）からの１つの出力信号
を２つまたはそれ以上、ここでは２つの積分器ＩＡ　（
ＩＡ−１−ＩＡ−ｎ　）　。This combines one output signal from an X-ray detector (not shown) into two or more integrators, here two integrators IA (
IA-1-IA-n).

ＩＢ（’ＩＢ　−１−ＩＢ　−ｎ　）に入力スイッチ２
Ａ　（２Ａ　−１−２Ａ−ｎ　）　、　２Ｂ（２Ｂ−１
−２８−ｎ　）ｋ介して入力されるようにし１こもので
ある。この）場合、積分器ＩＡには入力スイッチ２Ａｉ
介してＴ２の間、入力が加えられ、Ｔ３の間、入力スイ
ッチ２ＡがＯＦＦ　［、て出力スイッチ３Ａ　（３Ａ　
−１−３Ａ　−ｎ）がＯＮ　Ｌ、ＡＤＣ４によりＡ／Ｄ
変換される。Ｔ３の間は、また入力スイッチ２Ｂ＝ｉ介
して積分器ＩＢに前記Ｘ線検出器からの信号が入力され
る。この信号はＴ４の間、入力スイッチ２ＢがＯＦＦ　
して出力スイッチ３Ｂ　（３Ｂ　−１−３８−ｎ　）が
ＯＮＬ、ＡＤＣ４によりＡ／Ｄ変換されるもので、この
ような動作がＴｒ　（＝　７２＋’Ｔ３　）　’ｅ基本
時間として繰り返される。Input switch 2 to IB ('IB -1-IB -n)
A (2A-1-2A-n), 2B(2B-1
-28-n) It is inputted via k. In this case), the integrator IA has input switch 2Ai
During T2, input is applied through T2, and during T3, input switch 2A is OFF.
-1-3A -n) is ON L, A/D by ADC4
converted. During T3, the signal from the X-ray detector is also input to the integrator IB via the input switch 2B=i. This signal is input switch 2B is OFF during T4.
Then, the output switch 3B (3B-1-38-n) is A/D converted by ONL and ADC 4, and such operation is repeated as Tr (=72+'T3)'e basic time.

このようなＸ線検出回路においては、全期間（Ｔｒの期
間）連続発生しているＸ線について、Ｔ２゜Ｔ３の期間
、それぞれ対全なす積分器ＩＡ、１Ｂ（例えばＩＡ　−
１、ＩＢ　−１）に入力が加えられるのでＸ線利用線量
は９５％前後となり、第１図のＸ線検出回路に比べて高
率である。しかし、１つのＸｉ検出器出力に接続される
積分器数を例えば図示するように２つとすると、第１図
のＸ線検出回路の場合の２倍の数の積分器１が必要とな
る。すなわち、Ｘ線検出器からの信号数ヲ４０としたと
き、積分器１は８０必要となり、実装面積が増大する上
に、各積分器１間の特性の不揃いによるＣＴ両画像画質
劣化奮起こ丁半も高くなる等の欠点があった。In such an X-ray detection circuit, for the X-rays that are continuously generated during the entire period (the period of Tr), the integrators IA and 1B (for example, IA -
1, IB-1), the X-ray usage dose is around 95%, which is higher than the X-ray detection circuit shown in FIG. However, if the number of integrators connected to one Xi detector output is, for example, two as shown in the figure, twice the number of integrators 1 as in the case of the X-ray detection circuit of FIG. 1 is required. In other words, when the number of signals from the X-ray detector is 40, 80 integrators 1 are required, which not only increases the mounting area but also causes deterioration in the image quality of both CT images due to uneven characteristics between the integrators 1. It also had disadvantages such as being expensive.

本発明は上記のような欠点を除去するためになされたも
ので、最少の積分器数で最大のＸ線利用。The present invention was made to eliminate the above-mentioned drawbacks, and it is possible to maximize the use of X-rays with a minimum number of integrators.

線量が得られるＸ線検出回路全提供することを目的とす
る６ 以下第５図ないし第９図全参照して本発明の詳細な説明
する。第５図は本発明によるＸ線検出回路の一実施例を
示す図で、図中１１は多素子Ｘ線検出器、１２（１２’
−１・・・ｌ２−ｎ）は検出器ＩＪの出力イ則に設けら
れた電流／電圧変換器Ｃ以下、ＩＶＣと略記する）、１
３　（１３−１・＝　１３−　ｎ　）はｌＶＣｌ２の出
力側に設けられた積分器、１４（１４−１・・・１４−
　ｎ　）は積分器１３の出力側に設けられたスイッチで
ある。The present invention will now be described in detail with reference to FIGS. 5 to 9. FIG. 5 is a diagram showing an embodiment of the X-ray detection circuit according to the present invention, in which 11 is a multi-element X-ray detector, 12 (12'
-1...l2-n) is a current/voltage converter C (hereinafter abbreviated as IVC) provided in the output A law of the detector IJ), 1
3 (13-1.=13-n) is an integrator provided on the output side of lVC12, 14 (14-1...14-
n) is a switch provided on the output side of the integrator 13.

１５はサンプルホールド回路（以下、Ｓ／Ｈと略記する
）、１６はＡＤＣで、Ｓ／Ｈ１５はＡＤＣ’１６の動作
中、積分器１３の出力を一時保持てる。１７　（１７−
１・・・ｌ７−ｎ）は積分器１３およびスイッチ１４を
制御する制御器、１８はＳ／Ｈ１５およびＡＤＣ１６を
制御する制御器、１９は図示しないＸ線ＣＴ装置の位置
信号全検出する位置信号検出器、加は位置信号計算機、
２１はスイッチ１４とＳ／Ｈ１５を接続てるライン、２
２はＣＴ像計算機である。15 is a sample hold circuit (hereinafter abbreviated as S/H), 16 is an ADC, and S/H 15 temporarily holds the output of the integrator 13 while the ADC'16 is operating. 17 (17-
1...17-n) is a controller that controls the integrator 13 and switch 14, 18 is a controller that controls S/H 15 and ADC 16, and 19 is a position signal that detects all position signals of the X-ray CT device (not shown). Detector, plus position signal calculator,
21 is the line connecting switch 14 and S/H 15, 2
2 is a CT image computer.

次に、上述本発明回路のＸ線検出信号の処理動作につい
て概述する。まず、Ｘ線検出器１１は入射しｙ、−Ｘ線
の強さに比例した電流を発生し、Ｉ　ＶＣ１２に供給す
る。ｌＶＣｌ２は入力電流を抵抗１２ａ（１２ａ−１・
・・１２ａ−ｎ）により電圧に変換した後、抵抗１２ｂ
（１２ｂ−１・・・１２ｂ−ｎ）により再度電流に変換
し１、積分器１３に与える。積分器１３に与えられる電
流の大きさはｌＶＣｌ２で増幅された値であり、その利
得は抵抗１２ａ　、　１２ｂの比により与えられ、通常
は１ｏ。Next, the processing operation of the X-ray detection signal of the above-mentioned circuit of the present invention will be briefly described. First, the X-ray detector 11 generates a current proportional to the intensity of the incident y, -X-rays and supplies it to the IVC 12. lVCl2 connects the input current to the resistor 12a (12a-1.
...12a-n), and then the resistor 12b
(12b-1 . . . 12b-n), the current is again converted into a current 1, and then fed to the integrator 13. The magnitude of the current given to the integrator 13 is a value amplified by lVCl2, and its gain is given by the ratio of resistors 12a and 12b, usually 1o.

〜７００．程度の比で用いられている。~700. It is used as a ratio of degree.

積分器１３は入力電流について定められた時間だけ積分
する。積分器１３の出方はスイッチ１４全介してＳ／ｆ
（１５に送られ、安定したＡ／Ｄ変換が行われるよう一
定時間保持される。Ｓ／Ｈ１５で保持された信号は一定
時間後にＡＤＣ１６によりＡ／′Ｄ変換され、ｃＴ像計
算機２２に送られＣＴ像再構成に用いられる。The integrator 13 integrates the input current for a predetermined period of time. The output of the integrator 13 is S/f through the switch 14.
(The signal held by the S/H 15 is A/'D converted by the ADC 16 after a certain period of time, and is sent to the cT image calculator 22. Used for CT image reconstruction.

この場合、積分器１３の初期値設定は制御器１７により
制御されるスイッチ１３ａ　（１３ｍ−１＝−１３ａ−
ｎ　）で行われ、また、スイッチ１４も同じく制御器１
７により順次ＯＮされる。この際、　２つのスイッチ１
４が同時にＯＮされることはない。In this case, the initial value setting of the integrator 13 is set by the switch 13a (13m-1=-13a-
n), and the switch 14 is also connected to the controller 1
7 are turned ON sequentially. At this time, two switches 1
4 are never turned on at the same time.

以上のようにＸ線検出信号の処理動作が行われるが、こ
の際、上述本発明回路の各部への制御信号の流れは次の
とおりである。′まず位置信号検出器１９で検出された
位置信号が位置信号計算機側により各々対をなす積分器
１３．スイッチ１４の制御信号（位置信号）に計算され
、制御器１７に与えられる。これにより制御器１７はス
イッチ１３ａ　ｂよびスイッチ１４に制御信号全出力す
る。−万、前記計算機かは制御器１８にも信号を与えて
おり、制御器１８は制御器１７の動作、換言すればスイ
ッチ１３ａ　、　１４の動作と同期してＳ／Ｈ１５およ
びＡＤＣ１６’ｉ動作させる制御信号を出力する。The X-ray detection signal processing operation is performed as described above, and at this time, the flow of control signals to each part of the circuit of the present invention described above is as follows. 'First, the position signal detected by the position signal detector 19 is sent to the position signal calculator side, and the position signal is sent to the integrator 13, which forms a pair. A control signal (position signal) for the switch 14 is calculated and provided to the controller 17. As a result, the controller 17 outputs all control signals to the switches 13a-b and the switch 14. - The computer also sends a signal to the controller 18, and the controller 18 operates the S/H 15 and ADC 16'i in synchronization with the operation of the controller 17, in other words, the operations of the switches 13a and 14. Outputs a control signal.

ここで、本実施例では、１つの位置信号より各制御信号
？発生し、出力するよ５にしているが、位置信号検出器
１９から積分器１３の数ｎと同数の位置イぎ号が検出さ
れる場合には、位置信号計算機かは不要となり、位置信
号検出器−１９全制御器１７に直接接続して同様に動作
さ＋！：得る。Here, in this embodiment, each control signal ? However, if the position signal detector 19 detects the same number of position signals as the number n of the integrator 13, the position signal calculator becomes unnecessary and the position signal is detected. All controllers 19 can be connected directly to the controller 17 and operate in the same way! :obtain.

以下、第６図ないし第９図全併用して上述本発明回路の
各部の動作を詳細に説明する。この場合、本実施例では
積分器１３の数、従ってＸ線検出器１１の出力数、ｌＶ
Ｃｌ２の数、スイッチ１４の数および制御器１７の数が
、各々１０　（ｎ　＝１０　）の場合について説明する
。まず位置信号計算機側について述べろと、この計算機
側は位置信号検出器１９により検出されに位置信号Ｓｌ
’ｒ各々対金なｊ積分器１３、スイッチ１４（１３−１
と１４−１　、１３−２と１４−２．１３−３と１４−
３・・・・・・１３−１０と１４−１０、以下、こσ）
対を積分器・スイッチ組１３・１４という）の制御信号
間にはｔなる時間差？もたせている・またこσ）場合、
１つのＡＤＣ１６に接続される積分器・スイッチ組１３
・１４の数’ｚｎ、制御信号Ｓ２の繰り返し周期を’ｒ
ｏとするとき、前記ｔは、 ＴＯ ｔく□　・・・・・・・・・（１） を満足しなければならず、本実施例ではｔ＝　ＴＱ／　
ｎなる時間に定められている。Hereinafter, the operation of each part of the circuit of the present invention will be explained in detail using all of FIGS. 6 to 9. In this case, in this embodiment, the number of integrators 13, therefore the number of outputs of the X-ray detector 11, lV
A case will be described in which the number of Cl2, the number of switches 14, and the number of controllers 17 are each 10 (n = 10). First, let's talk about the position signal calculator side. This computer side receives the position signal Sl detected by the position signal detector 19.
'r each pair j integrator 13, switch 14 (13-1
and 14-1, 13-2 and 14-2.13-3 and 14-
3...13-10 and 14-10, hereafter σ)
Is there a time difference of t between the control signals of the pair of integrator/switch sets 13 and 14? In the case of holding/matako σ),
Integrator/switch set 13 connected to one ADC 16
・The number 'zn of 14, the repetition period of the control signal S2 is 'r
o, the above t must satisfy the following (1), and in this example, t=TQ/
It is set at a time n.

前記計算機加からの制御信号８２（８２−１〜Ｓ　２−
・１０）は制御器１７　（１７−１〜１７−１０　）に
加えられ、制御ｍ１７は積分器・スイッチ組１３・１４
全制御する信号全各組に対して出力する。制御器１７か
ら出力される制御信号５３（Ｓ３−１〜８３−１０’）
は、積分器１３のスイッチ１３ａｋ制御して積分器１３
の出力全初期値にする信号８３ａ（８３ａ−１〜８３ａ
　−１０）と、スイッチ１４　’ｋ　ＯＮして積分器１
３の出力信号８４をライン２］全通してＳ／　Ｈ１５に
加えるための信号５３ｂ（Ｓ３ｂ−１〜５３ｂ−１０）
である。Control signals 82 (82-1 to S2-) from the computer
・10) is added to the controller 17 (17-1 to 17-10), and the control m17 is applied to the integrator/switch set 13/14
Output for all sets of signals to be controlled. Control signal 53 (S3-1 to 83-10') output from controller 17
The integrator 13 is controlled by the switch 13ak of the integrator 13.
The signal 83a (83a-1 to 83a
-10), switch 14 'k is turned on and integrator 1
Signal 53b (S3b-1 to 53b-10) for applying the output signal 84 of 3 to S/H15 through line 2]
It is.

第７図は１組の積分器・スイッチ組１３・１４に割り当
てられた制御信号Ｓ３’に発生する制御器１７の動作全
示すタイムチャートである。この第７図から分かるよう
に、制御器１７は、スイッチ１３ａに対してＴ２の間、
これをＯＮとする信号Ｓ３ａ’ｅ発生し、スイッチ１４
に対して制御信号Ｓ２よりＴ１だけ遅れてＴｓの間、こ
れ全ＯＮとする信号Ｓ３ｂ　’！ｉ＝発生し、スイッチ
１．３ａ　、　１４に出力する。従って積分器１３は、
Ｔ２０）間に初期値になされ、ＴＯ−Ｔ２の間、入力Ｘ
線検出信号を積分し、Ｔｓの間、その出力をライン２］
全通してＳ／Ｈ１５に送出する。FIG. 7 is a time chart showing all the operations of the controller 17 generated in response to the control signal S3' assigned to one integrator/switch set 13 and 14. As can be seen from FIG. 7, the controller 17 controls the switch 13a during T2.
A signal S3a'e is generated to turn this on, and the switch 14
The signal S3b'! is delayed by T1 from the control signal S2 and is turned on during Ts. i = generated and output to switches 1.3a and 14. Therefore, the integrator 13 is
T20), and during TO-T2, the input
Integrate the line detection signal and transfer the output to line 2 during Ts]
Send it all to S/H15.

第８図は全制御器１７−１〜１７−１０が発生τる制御
信号Ｓ３ａ　１〜５３ａ−１０，ｓ３ｂ　ｌ〜ｓ３ｂ　
１０．およびライン２】上の信号Ｓ４のタイムチャート
を示す。FIG. 8 shows control signals S3a 1 to 53a-10, s3b l to s3b generated by all controllers 17-1 to 17-10.
10. and line 2] shows a time chart of the above signal S4.

なお第８図では、制御信号Ｓ３ａ　−４〜５３ａ−７。In addition, in FIG. 8, control signals S3a-4 to 53a-7.

５３ｂ−４〜５３ｂ−７に図示省略しているが、それら
も他と同様にｔの時間間隔で発生しているものである。Although not shown in 53b-4 to 53b-7, these also occur at time intervals of t like the others.

さて第８図において、第１の積分器１３−１はｔｌで初
期値となり、Ｔ２後に積分動作を開始する。第２の積分
器１３−２はｔ２　（＝ｔ、　十ｔ　）で初期値となり
、Ｔ２後に積分動作を開始する。以下、順次ｔずつ遅れ
て第３〜第１０の積分器１３−３〜１３−１０は初期値
となり、Ｔ２後に積分動作を開始する。第１〜第１０の
スイッチ１４−１〜１４−１０は第１〜第１０の積分器
１３−１〜１３−１０の初期値設定後、Ｔ＋たけ遅れて
Ｔｓの間、順次ＯＮされて行く。第８図において、第１
のスイッチ１４−１は（ｔｌ−１−９を十Ｔ２）後にＯ
Ｎとなり、Ｔｓ　（＝＝ｔ　Ｔ２　）の間、ＯＮを継続
し、（ｔ１＋Ｔｏ　）後にＱＦＦとなる。第２のスイッ
チ１４−２は（ｔｚ＋　９ｔ　十Ｔ２　）後にＯＮとな
り、Ｔａ２間、ＯＮ’ｉ継続し、（ｔ２　＋Ｔｏ　）後
にＯＦＦ　’となる。すなわち、第１のスイッチ１４−
１は（ｔｉ−４−９ｔ　＋　Ｔ２　）後にＯＮとなり、
Ｔａ２間、ＯＮ　’ｉ継続し、（ｔｉ＋Ｔｏ）後にＯＦ
Ｆとなる。Now, in FIG. 8, the first integrator 13-1 takes its initial value at tl and starts integrating after T2. The second integrator 13-2 takes its initial value at t2 (=t, 10t), and starts integrating after T2. Thereafter, the third to tenth integrators 13-3 to 13-10 return to their initial values with a delay of t, and start integrating after T2. The first to tenth switches 14-1 to 14-10 are sequentially turned on during Ts with a delay of T+ after the initial values of the first to tenth integrators 13-1 to 13-10 are set. In Figure 8, the first
The switch 14-1 turns O after (tl-1-9 to 10T2)
N, continues to be ON for Ts (==t T2 ), and becomes QFF after (t1+To ). The second switch 14-2 is turned ON after (tz+9t+T2), remains ON'i for Ta2, and turned OFF' after (t2+To). That is, the first switch 14-
1 becomes ON after (ti-4-9t + T2),
Continues ON 'i during Ta2, then turns OF after (ti+To)
It becomes F.

ここで、１＋は第６図から明らかなようにｔ！を基準と
すると、 ｔｉ＝＝ｔＩ＋（＋−１）　ｅ　ｔ　・・・・・・・・
・（２）（ｉ＝１，２．３・・・・・・１０） で表わされる。従って、第ｉのスイッチ１４−１および
第（ｉ　＋１　）のスイッチ１４−（ｉ＋１）がＯＮと
なる時間は、上記（２）式より、各々、ｔｉ＋９ｔ＋Ｔ
２二（ｔ、　＋９　ｔ＋Ｔ２）＋（＋　−１）　ｔ　・
・・・・・（３）ｔ　（ｉ＋１　）＋９　を十Ｔｚ　＝
（ｔｔ　＋９　ｔ＋Ｔ２　）＋（（ｉ＋１）−１）　ｔ
ｚ（（ｔ＋＋９ｔ＋Ｔ２）＋（ｉ　１）　ｔ）＋ｔ”　
（ｔｚ　＋９　ｔ＋Ｔ２　）　＋　ｔ　・・・・・・（
４）と表わされる。丁なわち、これら（３１、（４１式
より、隣り合う積分器１３　、１３の出力はｔの間隔で
ライン２〕に順次送り出される。ライン２］上の信号Ｓ
４は、Ｓ／　Ｈ１５で順次保持され、ＡＤＣ１６により
Ａ／Ｄ変換された後、ＣＴ像計算機乙に送られ、ＣＴ像
再構成に用いられる。Here, 1+ is t! as is clear from FIG. Based on ti==tI+(+-1) et...
・It is expressed as (2) (i=1, 2.3...10). Therefore, the time during which the i-th switch 14-1 and the (i+1)-th switch 14-(i+1) are ON is ti+9t+T, respectively, from equation (2) above.
22(t, +9 t+T2)+(+ -1) t ・
...(3) t (i+1)+9 as 10Tz =
(tt +9 t+T2)+((i+1)-1) t
z((t++9t+T2)+(i 1) t)+t”
(tz +9 t+T2) + t・・・・・・(
4). In other words, the outputs of the adjacent integrators 13 and 13 are sequentially sent out to line 2 at intervals of t.
4 are sequentially held in the S/H 15, A/D converted by the ADC 16, and then sent to the CT image computer B, where they are used for CT image reconstruction.

第９図は、計算横加からの制御器１８の制御信号Ｓ５と
制御器１８で発生するＳ／Ｈ１５、ＡＤＣ１６の各制御
信号Ｓ５ａ、Ｓ５ｂとｓ／Ｈ１５、ＡＤＣ１６の各出力
信号Ｓ６　、８７のタイムチャートラ示す。第８図およ
び上記（４）式より各積分器・スイッチ組１３−１４か
らの信号はｔの間隔でＳ／Ｈ１５に加えられるため、Ｓ
／Ｈ１５およびＡＤＣ１６はｔの１周期で同じ動作を繰
り盛丁。FIG. 9 shows the time of the control signal S5 of the controller 18 from the calculation horizontal addition, each control signal S5a, S5b of the S/H 15, ADC 16 generated in the controller 18, and each output signal S6, 87 of the s/H 15, ADC 16. Chartra shown. From FIG. 8 and equation (4) above, the signals from each integrator/switch set 13-14 are applied to the S/H 15 at intervals of t, so the S
/H15 and ADC16 repeat the same operation in one cycle of t.

まず、Ｓ／Ｈ１５は、信号８５ａにより制御されるもの
で、周期ｔ″′Ｃ′Ｃ発生算横加で計算されて出力する
位置信号（前記制御信号８２）と同一の信号８５を基準
とし、これよりＴ３だけ遅れてＯＮとなり、τの間、ラ
イン２】上の信号Ｓ４’に入力する。First, the S/H 15 is controlled by the signal 85a, and is based on the signal 85, which is the same as the position signal (the control signal 82) calculated and output by the period t''C'C generation calculation and horizontal addition. It turns on after a delay of T3, and is input to the signal S4' on line 2 during τ.

Ｓ／　Ｈ１５がＯＦＦ　Ｌ、その際の信号Ｓ４を保持し
たτ１後、ＡＤＣ１６の制御信号Ｓ５ｂが制御器１８よ
り出力され、ＡＤＣ１６はＡ／Ｄ変換動作をτ２の間行
った後に計算機四に信号Ｓ７’に出力する。ここで各時
間は、Ｔ３＋τくｔ τ２＜Ｔ３ の関係にある０なお、第９図中の２つの／Ｘラッチング
分およびそれらの間の矢印はＳ／Ｈ１５の出力信号Ｓ６
の内容とＡＤＣ１６の出力信号Ｓ７の内容との対応を示
す。After τ1 when the S/H15 is OFF L and the signal S4 at that time is held, the control signal S5b of the ADC 16 is output from the controller 18, and the ADC 16 performs A/D conversion operation for a period of τ2, and then sends the signal S7 to the computer 4. ' Output to '. Here, each time is 0 with the relationship T3+τ×t τ2<T3 In addition, the two /X latching portions and the arrow between them in FIG. 9 represent the output signal S6 of the S/H15.
The correspondence between the contents of and the contents of the output signal S7 of the ADC 16 is shown.

以上述べたように本発明は、連続Ｘ線を用いるＸ線ＣＴ
装置において、複数のＸ＋ｌｉ検出信号の各々を個別に
積分てる複数の積分器と、これらの積分器の出力側に各
々設けられ１こスイッチと、これらのスイッチの出力側
に共通接続されたラインと、このライン上の信号全一定
時間保持てるサンプルホールド回路と、このサンプルホ
ールド回路からの出力信号音Ａ／Ｄ変換するアナログデ
イヅタル変換器と、前記積分器およびスイッチを同−Ｘ
線検出信号系上の秋分器およびスイッチ組に分け、各粗
金別個独立に順次切換動作させて各組からの信号を一定
時間毎に順次前記ラインに出力させると共に、前記各組
の切換動作に同期して前記サンプルホールド回路および
アナログデイソタル変換器全動作させる制御器とを具備
してなるので、最少の極分器数で最大のＸ線利用線量が
得られるという効果がある。As described above, the present invention is based on X-ray CT using continuous X-rays.
The device includes a plurality of integrators that individually integrate each of the plurality of X+li detection signals, one switch provided on the output side of each of these integrators, and a line commonly connected to the output side of these switches. , a sample hold circuit that holds all the signals on this line for a certain period of time, an analog digital converter that A/D converts the output signal sound from this sample hold circuit, and the integrator and switch.
The line detection signal system is divided into autumnal dividers and switch sets, and the signals from each set are outputted to the line sequentially at fixed time intervals by sequentially switching each set separately and independently, and the switching operation of each set is Since it is equipped with a controller that operates all of the sample and hold circuits and analog deisotal converters in synchronization, there is an effect that the maximum X-ray usage dose can be obtained with the minimum number of polar separators.

例えば上述実施例において、積分器数音４０とし、Ｔ６
　＝　４ｍｓ　ｚ　Ｔ２＝　０．２ｍｓ　、　ｆ２　＝
５０μｓとし、また、Ｓ／　Ｈ１５がＯＦＦ　ｌ、てか
ら積分器１３のスイッチ１３ａがＯＮする迄の時間τ０
をｍμＢとすると、Ｘ線利用線量は（ＴＯ（Ｔ２＋τｏ
））／Ｔｏ＝０．９４５　（９４，５％）となり、第３
図に示した従来回路の場合のＸ線利用線量と同程度とな
る。一方、使用する積分器の数は同従来回路の１／２で
足りることになり、最大のＸ線利用線量を最少の積分器
数で達成できることになる。For example, in the above embodiment, the integrator number is 40, and T6
= 4ms z T2 = 0.2ms, f2 =
50 μs, and the time τ0 from when the S/H 15 is turned off until the switch 13a of the integrator 13 is turned on.
is mμB, the X-ray utilization dose is (TO(T2+τo
))/To=0.945 (94.5%), and the third
The dose is approximately the same as the X-ray dose in the conventional circuit shown in the figure. On the other hand, the number of integrators used is 1/2 that of the conventional circuit, and the maximum X-ray utilization dose can be achieved with the minimum number of integrators.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図および第３図は異なる従来回路を示すブロック図
、第２図および第４図は両従米回路の動作を説明するた
めのタイムチャート、第５図は本発明によるＸ線検出回
路の一実施例を示すブロック図、第６図ないし第９図は
各々第５図に示した本発明回路の動作全説明するための
タイムチャートである◇ １】・・・多素子Ｘ線検出器、１３．１３−１〜１３−
ｎ・・・“積分器、１３ａ　、　１３ａ　−１〜１３ａ
−ｎ・・・初期値設定スイッチ、１４．１４−１〜１４
−ｎ・・・スイッチ、１５・・・すンプルホールド回路
、１６・・・アナログディジタル変換器、１７　、１７
−１〜１７　ｎ　＋　１８・・・制御器％１９・・・位
置信号検出器、加・・・位置信号計算機、２１・・・ラ
イン、η・・・ＣＴ像計算機。 特許出願人　株式会社日立メディコ 代理人弁理士　秋　本　正　実 第１図 、１ｌ−１ ７−こし 第２図 第３図 を −「ｒ ；： １ ｌＢ−ルFigures 1 and 3 are block diagrams showing different conventional circuits, Figures 2 and 4 are time charts for explaining the operation of both slave circuits, and Figure 5 is an example of an X-ray detection circuit according to the present invention. The block diagrams showing the embodiment and FIGS. 6 to 9 are time charts for explaining the entire operation of the circuit of the present invention shown in FIG. .13-1~13-
n..."Integrator, 13a, 13a-1 to 13a
-n...Initial value setting switch, 14.14-1 to 14
-n... Switch, 15... Sample hold circuit, 16... Analog digital converter, 17, 17
-1 to 17 n + 18...Controller %19...Position signal detector, Addition...Position signal calculator, 21...Line, η...CT image calculator. Patent Applicant: Hitachi Medical Co., Ltd. Patent Attorney Tadashi Akimoto

Claims (1)

【特許請求の範囲】[Claims] 連続Ｘ線を用いるＸ線ＣＴ装置において、複数のＸ線検
出信号の各々を個別に積分てる複数の積分器と、これら
の積分器の出力側に各々設けられたスイッチと、これら
のスイッチの出力側に共通接続されたラインと、このラ
イン上の信号に一定時間保持てるサンプルホールド回路
と、このサングルホールド回路からの出力信号’ｉｉＡ
／Ｄ変換するアナログディジタル変換器と、前記積分器
およびスイッチ全回−Ｘ線検出信号系上の積分器および
スイッチ組に分け、各粗金別個独立に順次切換動作させ
て各組からの信号全一定時間毎に順次前記ラインに出力
させると共に、前記各組の切換動作に同期して前記サン
プルホールド回路およびアナログディジタル変換器全動
作させる制御器とを具備することを特徴とするＸ線検出
回路。In an X-ray CT device that uses continuous X-rays, there are multiple integrators that individually integrate each of multiple X-ray detection signals, switches provided on the output side of each of these integrators, and the outputs of these switches. A line commonly connected to the side, a sample hold circuit that holds the signal on this line for a certain period of time, and an output signal 'iiA from this sample hold circuit.
/D conversion analog-to-digital converter and all the integrators and switches - The integrator and switch set on the X-ray detection signal system are divided into sets, and each rough metal is switched independently and sequentially to convert all the signals from each set. An X-ray detection circuit comprising: a controller that sequentially outputs the output to the line at regular intervals and operates the sample-hold circuit and the analog-to-digital converter in synchronization with the switching operations of each set.