CS262204B1 - Connexion for a controlled source of stepwise voltage - Google Patents
Connexion for a controlled source of stepwise voltage Download PDFInfo
- Publication number
- CS262204B1 CS262204B1 CS873927A CS392787A CS262204B1 CS 262204 B1 CS262204 B1 CS 262204B1 CS 873927 A CS873927 A CS 873927A CS 392787 A CS392787 A CS 392787A CS 262204 B1 CS262204 B1 CS 262204B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- inputs
- voltage source
- differential
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
V přijímačích digitálního signálu s kvantovanou zpětnou vazbou je výhodné realizovat elementární kompenzační impuls ve tvaru obdélníku nebo obdélníku s utlumenými vysokofrekvenčními složkami spektra. Základem, bloku kvantované vazby je v .tomto případě řízený zdroj schodovitého' nápětí, který je podle známého zapojení tvořen několika posuvnými registry, jejichž výstupy z jednotlivých stupňů jsou propojeny přes odporovou síť s výstupním sumačním Členem. Nevýhodou řešení je velký počet odporů tvořících sumační síť, který je roven minimálně dvojnásobku počtu symbolických míst, která zaujímá elementární kompenzační impuls. Nevýhoda je v přijímači s regenerativními obvody odstraněna zapojením, jehož podstata spočívá v tom, že k alespoň jednomu ze zpětnovazebních výstupů regenerativních obvodů je připojen řídicí vstup časovacího bloku, který je alespoň jedním výstupem spojen s řídicím vstupem diferenčně řízeného zdroje napětí, jehož alespoň jeden výstup je připojen k zpětnovazebnímu vstupu regenerativních obvodů.In digital signal receivers quantized feedback is advantageous to realize elementary compensation impulse in in the shape of a rectangle or rectangle with muted spectrum components. The basis of the block of quantized binding is in .tom a controlled source of staircase, which is formed according to known circuitry several shift registers whose outputs the individual stages are interconnected over a resistor network with output summation Member. The disadvantage of the solution is a large number of resistors forming a summation network that is equal at least twice the number of symbolic ones places that occupy an elementary one compensatory impulse. The disadvantage is in the receiver with regenerative circuits removed involvement, the essence of which is that to at least one of the feedback the outputs of the regenerative circuits is connected a timing block control input that is at least connected to the control input with one output a differentially controlled voltage source at least one output is connected to feedback input regenerative circuits.
Description
V přijímačích digitálního signálu s kvantovanou zpětnou vazbou je výhodné realizovat elementární kompenzační impuls ve tvaru obdélníku nebo obdélníku s utlumenými vysokofrekvenčními složkami spektra. Základem, bloku kvantované vazby je v .tomto případě řízený zdroj schodovitého' nápětí, který je podle známého zapojení tvořen několika posuvnými registry, jejichž výstupy z jednotlivých stupňů jsou propojeny přes odporovou síť s výstupním sumačním Členem. Nevýhodou řešení je velký počet odporů tvořících sumační síť, který je roven minimálně dvojnásobku počtu symbolických míst, která zaujímá elementární kompenzační impuls. Nevýhoda je v přijímači s regenerativními obvody odstraněna zapojením, jehož podstata spočívá v tom, že k alespoň jednomu ze zpětnovazebních výstupů regenerativních obvodů je připojen řídicí vstup časovacího bloku, který je alespoň jedním výstupem spojen s řídicím vstupem diferenčně řízeného zdroje napětí, jehož alespoň jeden výstup je připojen k zpětnovazebnímu vstupu regenerativních obvodů.In quantized feedback digital signal receivers, it is advantageous to realize a rectangular or rectangular elementary compensating pulse with attenuated high-frequency components of the spectrum. The basis of the quantized coupling block is in this case a controlled source of stepped voltages, which according to known wiring is formed by several shift registers whose outputs from the individual stages are connected via a resistive network to the output summing member. The disadvantage of the solution is the large number of resistors forming the summation network, which is at least twice the number of symbolic places occupying the elementary compensating impulse. The drawback of the receiver with regenerative circuits is eliminated by wiring, which consists in that at least one of the feedback outputs of the regenerative circuits is connected to the control input of the timing block, which is connected to at least one output with the control input of the differentially controlled voltage source. it is connected to the feedback input of regenerative circuits.
MlMl
Vynález se týká zapojení řízeného zdroje schodovitého napětí ve větvi kvantované zpětné vazby přijímače digitálního signálu, zejména s adaptivní kvantovanou zpětnou vazbou, obsahujícího regenerativní obvody a používaného především v kabelových přenosových zařízeních.The invention relates to a controlled stepped voltage source in a quantized feedback branch of a digital signal receiver, in particular with adaptive quantized feedback, comprising regenerative circuits and used primarily in cable transmission devices.
, V přijímačích digitálního signálu s kvantovanou zpětnou vazbou je výhodné realizovat elementární kompenzační impuls ve tvaru obdélníka, nebo obdélníka s utlumenými vysokofrekvenčními složkami spektra. Základem bloku kvantované vazby je v tomto případě řízený zdroj schodovitého napětí, který je podle známého zapojení tvořen několika posuvnými registry, jejichž výstupy z jednotlivých stupňů jsou propojeny přes odporovou síť s výstupním sumačním členem.In digital signal receivers with quantized feedback, it is advantageous to realize an elementary compensating pulse in the form of a rectangle or a rectangle with attenuated high-frequency components of the spectrum. The basis of the quantized coupling block is in this case a controlled source of stair voltage, which according to known wiring consists of several shift registers whose outputs from individual stages are connected via a resistive network with the output summing member.
Nevýhodou tohoto řešení je velký počet odporů tvořících sumační síť, který je roven minimálně dvojnásobku počtu symbolových míst, která zaujímá elementární kompenzační impuls. Při použití známého zapojení v přijímači digitálního signálu s adaptivní kvantovanou zpětnou vazbou se složitost odporové sítě dále úměrně zvyšuje s počtem modifikačních parametrů.The disadvantage of this solution is the large number of resistors forming the summation network, which is at least twice the number of symbol points occupied by the elementary compensation pulse. Using the known circuitry in an adaptive quantized feedback digital signal receiver, the complexity of the resistive network further increases in proportion to the number of modification parameters.
Tyto nevýhody jsou odstraněny zapojením podle vynálezu, jehož podstata spočívá v tom, ,že k alespoň jednomu ze zpětnovazebních výstupů regenerativních obvodů je připojen řídicí vstup časovacího bloku, který je alespoň jedním svým výstupem spojen š řídicím vstupem diferenčně řízeného zdroje napětí, jehož alespoň jeden výstup je připojen k zpětnovazebnímu vstupu regenerativních obvodů.These disadvantages are eliminated by the circuit according to the invention, characterized in that at least one of the feedback outputs of the regenerative circuits is connected to a timing block control input which is connected to the control input of a differential-controlled voltage source having at least one output it is connected to the feedback input of regenerative circuits.
Vybavením časovacího bloku větším počtem posuvných registrů a jim příslušejících vstupů lze u výhodného provedení tohoto zapojení snadno dosáhnout generace elementárních kompenzačních impulsů s různou dobou trvání.By providing a timing block with a plurality of shift registers and their associated inputs, in a preferred embodiment of this arrangement, generation of elementary compensation pulses of varying duration can easily be achieved.
Rozšíření možností modifikace průběhu výstupního napětí se dosáhne vybavením diferenčně řízeného zdroje napětí inicializačním členem, jehož výstup je spojen s nastavovacím vstupem vratného čítače.Extending the possibilities of modifying the output voltage waveform is achieved by equipping a differential-controlled voltage source with an initialization element, the output of which is connected to the setting input of the return counter.
Dalšího rozšíření možnosti modifikace průběhu výstupního napětí lze dosáhnout vybavením časovacího bloku modifikačním vstupem, který je připojen přímo na kombinační vstupy slučovacího členu.Further expansion of the possibility of modifying the output voltage waveform can be achieved by equipping the timing block with a modifying input, which is connected directly to the combining inputs of the combining member.
Výhodou zapojení podle vynálezu proti známým řešením je malý počet přesných Odporů, s čímž souvisí malá pracnost při výrobě. Zapojení je zvláště výhodné pro použití v přijímači digitálního signálu s adaptivní kvantovanou zpětnou vazbou, neboť se u něho velmi snadno· modifikuje výstupní napětí a přitom neroste počet přeshých součástí.The advantage of the invention according to the invention over the known solutions is the low number of precision resistors, which results in a low manufacturing effort. The wiring is particularly advantageous for use in an adaptive quantized feedback digital signal receiver since it is very easy to modify the output voltage without increasing the number of precision components.
Na připojeném obr. 1 je nakresleno blokové schéma příkladu zapojení přijímače tříúrovňového digitálního signálu s adap4 tiivní kvantovanou zpětnou vazbou podle vynálezu.1 is a block diagram of an example of a three-level digital signal receiver with adaptive quantized feedback according to the invention.
V obr. 2 jsou zakresleny časové průběhy signálů ve významných místech přijímače znázorněného· na obr. 1, přičemž ti představuje hlavní taktovací signál na taktovacím vstupu slučovacího členu, t2 udává pomocný taktovací signál na taktovacím 'vstupu slučovacího členu, který se používá při zdvojení řídicích impulsů na vstupu časoivacího bloku, a a b zobrazují sledy řídicích impulsů na prvním páru řídicích vstupů časovacího bloku, c a d představují sledy řídicích Impulsů na druhém páru· řídicích vstupů časovacího bloku, e udává signál na jednom z vodičů modifikačního vstupu časovacího bloku, f a g zobrazuji impulsní kombinace na vstupech diferenčně řízeného zdroje napětí, h představuje signál na inicializačním vstupu diferenčně řízeného zdroje napětí, křivka i popisuje výsledný průběh výstupního signálu řízeného zdroje schodovitého napětí a křivka j zobrazuje průběh zpětnovazebního signálu za korekčním členem.Fig. 2 shows the waveforms of signals at significant locations in the receiver shown in Fig. 1, where t 1 represents the main clock signal at the clock input of the merge member, t 2 indicates the auxiliary clock signal at the clock input of the merge member used to duplicate the control pulses at the timing block input, a and b show control pulse sequences on the first pair of timing block control inputs, c and d represent pulse control sequences on the second pair of timing block control inputs, e indicates the signal on one of the timing block modification input wires; inputs of differential-controlled voltage source, h represents the signal at the initialization input of differential-controlled voltage source, curve i describes the resulting waveform of the output signal of the controlled stepped voltage source, and curve j shows the the feedback signal after the correction term.
Zapojení podle obr. 1 je tvořeno regenerativními obvody 7 se signálovým vstupem 8 regenerativních obvodů 7 časovacím blokem 1 a· diferenčně řízeným zdrojem 4 napětí. Ke každému z obou zpětnovazebních výstupů 9 regenerativních obvodů 7 je připojeno po jednom ze čtyř řídicích vstupů Í2 časovacího bloku 1. Ke dvěma z pěti adaptačních výstupů 11 regenerativních obvodů 7 jsou připojeny třetí a čtvrtý řídicí vstup 2 časovacího bloku 1, k dalším dvěma z adaptačních výstupů 11 regenerativních obvodů 7 je připojeno po jednom ze dvou modifikačních vstupů 3; časovacího bloku 1 a k zbývajícímu pátému adaptačnímu výstupu 11 regenerativních obvodů 7 je připojen inicializační vstup 6 diferenčně řízeného zdroje 4 napětí, jehož výstup je přes korekční člen 24 spojen se zpětnovazebním vstupem 10 regenerativních obvodů 7.The circuit according to FIG. 1 consists of regenerative circuits 7 with a signal input 8 of regenerative circuits 7 by a timing block 1 and a differential-controlled voltage source 4. Each of the two feedback outputs 9 of the regenerative circuits 7 is connected one by one of the four control inputs 12 of the timing block 1. To the two of the five adaptive outputs 11 of the regenerative circuits 7 are connected the third and fourth control inputs 2 of the timing block 1. the outputs 11 of the regenerative circuits 7 are connected one of two modification inputs 3; The initialization input 6 of the differential-controlled voltage source 4 is connected to the remaining fifth adaptive output 11 of the regenerative circuits 7, the output of which is connected to the feedback input 10 of the regenerative circuits 7 via a correction member 24.
Časovači blok 1 obsahuje slučovací člen 14 se dvěma výstupy, spojenými s výstupy časovacího bloku 1, z nichž každý je připojen k jednomu ze dvou řídicích vstupů 5 diferenčně řízeného zdroje 4 napětí. Taktovací Vstup 15 slučovacího· členu 14 je připojen k taktovacímu výstupu 12 regenerativních obvodů 7. Ke každému modifikačnímu vstupu 3 časovacího bloku 1 je připojen jeden z celkem deseti kombinačních vstupů 16 slučovacího členu 14.The timing block 1 comprises a combining member 14 with two outputs connected to the outputs of timing block 1, each of which is connected to one of the two control inputs 5 of the differential-controlled voltage source 4. The clock input 15 of the merge member 14 is coupled to the clock output 12 of the regenerative circuits 7. To each modification input 3 of timing block 1, one of a total of ten combinator inputs 16 of the merge member 14 is connected.
Ke každým dvěma ze zbylých osmi kombinačních vstupů 16 slučovacího členu 14 je svými dvěma výstupy připojen jeden posuvný registr 13, přičemž vstup každého ze čtyř posuvných registrů 13 je spojen s jedním z řídicích vstupů 2 časovacího bloku 1. Alternativně může být některý nebo každý z posuvných registrů 13 připojen k jednomu kombinačnímu vstupu 16 slučovacího členu 14 jedním svým výstupem a k druhému sivým vstupem. Diferenčně řízený zdroj 4 napětí obsahuje vratný čítač 17, každý z jehož n počtu výstupů je spojen s jedním ze vstupů formovacího členu 22, jehož výstup je spojen s výstupem, diferenčně řízeného zdroje 4 napětí.To each of the other eight combining inputs 16 of the merge member 14, two shift registers 13 are connected by their two outputs, the input of each of the four shift registers 13 being connected to one of the control inputs 2 of the timing block 1. Alternatively, The registers 13 are connected to one combination input 16 of the merge member 14 with one output and to the other gray input. The differential-controlled voltage source 4 comprises a return counter 17, each of whose n number of outputs is connected to one of the inputs of the molding member 22, the output of which is coupled to the output of the differential-controlled voltage source 4.
V příkladu zapojení, znázorněném na obrázku 1, je pro zjednodušení nakreslen vratný čítač 17 s pouze třemi výstupy. Formovací člen 22 je tvořen n počtem rezistorůIn the wiring example shown in Figure 1, a return counter 17 with only three outputs is shown for simplicity. The molding member 22 is made up of n number of resistors
23, z .nichž každý je prvním svým vývodem připojen k jednomu ze vstupů formovacího členu 22. Druhé vývody všech rezistorů 23 jsou vzájemně spojeny a jsou připojeny k výstupu formovacího, členu 22. K inicializačnímu vstupu 6 diferenčně řízeného zdroje 4 napětí je připojen inicializační člen 21, jehož výstup je spojen s nastavovacím vstupem 29 vratného čítače 17.23, each of which is connected to one of the inputs of the forming member 22 with its first terminal. The second terminals of all resistors 23 are connected to each other and connected to the output of the forming member 22. An initialization member is connected to the initialization input 6 of the differentially controlled voltage source. 21, the output of which is connected to the setting input 29 of the return counter 17.
Přijde-li kladný osamocený impuls na signálový vstup 8 regenerativních obvodů 7, je zde zesílen, vykorigován a zdetekován. Je-li zdetekován správně, objeví se na prvním zpětnovazebním výstupu 9 regenerativních obvodů 7 impuls, viz průběh a v obr. 2, postupuje na prvý řídicí vstup 2 časovacího bloku 1 a dále čtvrtým posuvným registrem 13. Zpoždění mezi impulsy vystupujícími z posuvného registru 13 definuje zhruba trvání elementárního, kompenzačního impulsu.If a positive orphan pulse arrives at the signal input 8 of the regenerative circuits 7, it is amplified, corrected, and detected. If detected correctly, a pulse appears on the first feedback output 9 of the regenerative circuits 7, as shown in FIG. 2, proceeding to the first control input 2 of timing block 1 and the fourth shift register 13. Delay between pulses exiting the shift register 13 defines roughly the duration of the elementary, compensating pulse.
Ve slučovacím členu 14 se impulsy přicházející z posuvného registru 13 převedou na dva impulsy, které se vyšlou na různé výstupy slučovacího, členu 14, viz průběhy f, g v obr. '2 a které způsobí, že diferenčně řízený zdroj 4 napětí nejprve zvýší své výstupní napětí o jeden amplitudový stupeň a po příchodu druhého impulsu opět sníží své výstupní napětí o jeden amplitudový stupeň, viz křivka i v obr. 2. Vratný čítač 17 čítá vstupní impulsy a jejich součet převádí do paralelního kódu, kterým se řídí formovací člen 22, z něhož již přímo vystupují ekvidistantně kvantované hodnoty napětí.In the merge member 14, the pulses coming from the shift register 13 are converted into two pulses that are sent to the different outputs of the merge member 14, see waveforms f, g in FIG. 2, causing the differential-controlled voltage source 4 to first increase its output. voltage by one amplitude degree and upon the arrival of the second pulse again decreases its output voltage by one amplitude degree, see the curve i in Fig. 2. The return counter 17 counts the input pulses and converts their sum into the parallel code that governs the forming member 22. in which equidistant quantized voltage values are directly output.
Syntéza výsledného napětí ve formovacím členu 22 se řeší pomocí sítě rezistorů 23, jfejichž hodnoty jsou závislé na podílu, jakým daný vstup formovacího členu 22 přispívá do· výsledného výstupního napětí. Signál vystupující z diferenčně řízeného, zdroje 4 napětí prochází dále korekčním členemThe synthesis of the resulting voltage in the molding member 22 is solved by a network of resistors 23, the values of which depend on the proportion by which a given input of the molding member 22 contributes to the resulting output voltage. The signal output from the differential-controlled voltage source 4 passes through the correction term
24, ve kterém se utlumí jeho vysokofrekvenční složky a dosáhne se jeho konečného časového průběhu zobrazeného křivkou j v obr. 2.24, in which its high-frequency components are attenuated and its final time course as shown by the curve j in FIG. 2 is reached.
V některých případech je výhodnější korekční člen 24 zapojit až v regenerativních obvodech 7, např. až za jejich nezakreslený součtový člen, v němž se zpětnovazební signál sečítá se signálem postupujícím regenerativními obvody 7 přímo a dosáhnout 'jednoduššího výsledného zapojení přijímače digitálního signálu.In some cases, it is preferable to connect the correction member 24 in the regenerative circuitry 7, e.g., beyond their total sum member, in which the feedback signal adds to the signal passing through the regenerative circuitry 7 directly to achieve a simpler resulting wiring of the digital signal receiver.
V případě, že na .kombinační vstupy 16 slučovacího členu 14 přijde najednou několik impulsů, pracuje slučovací člen 14 tak, že potlačí účinek impulsů vyvolávajících opačné působení, tj. současné zvýšení á snížení výstupního napětí, viz průběhy čárkovaných impulsů f a g v obr. 2. Přijde-li více impulsů vyvolávajících stejnou činnost, vyšle slučovací člen 14 na svůj příslušný výstup odpovídající počet impulsů, které jsou vzájemně nepatrně zpožděny. Fázový posuv mezi těmito impulsy se vytvoří např. dvojím taktovacím signálem přivedeným na taktovací vstup 1S slučovacího členu 14. Posunutého taktovacího signálu lze také použít pro přesnější vymezení vzdálenosti mezi řídicími impulsy, kterými se oimezují kompenzační impulsy, jestliže generace těchto· impulsů, měřená inu celé taktovací intervaly, je nevyhovující.If several pulses arrive at the combination inputs 16 of the merge member 14 at the same time, the merge member 14 works to suppress the effect of the pulses causing the opposite effect, ie simultaneously increasing and decreasing the output voltage. if multiple pulses trigger the same operation, the merge member 14 sends to its respective output a corresponding number of pulses that are slightly delayed from each other. The phase shift between these pulses is generated, for example, by a double clock signal applied to clock input 1S of the merging member 14. The clocked clock signal can also be used to more precisely define the distance between control pulses to limit compensation pulses if the generation of these pulses clock intervals is unsatisfactory.
Dá-li nezakreslený procesor adaptačních Instrukcí v regenerativních obvodech 7 pokyn ke generaci záporného modlfikačního impulsu, vyšle impuls na druhý adaptační výstup 11 regenerativních obvodů 7, který postupuje na čtvrtý řídicí vstup 2 časovacího bloku 1. Proces generace modifikačního impulsu je stejný jako u generace kompenzačního impulsu, která byla popsána výše, pouze modifikační impuls bývá kratší.If the not shown adaptation instruction processor in the regenerative circuitry 7 instructs to generate a negative modifier pulse, it sends a pulse to the second adaptive output 11 of the regenerative circuitry 7, which progresses to the fourth control input 2 of timing block 1. pulse, as described above, only the modifying pulse tends to be shorter.
Jiný režim adaptace, který může procesor adaptačních instrukcí přikázat, je trvalý stejnosměrný posuv kompenzačního signálu. Tento případ se řeší řídicím impulsem, který přijde na některý modifikační vstup 3 časovacího bloku 1 a způsobí v tomto bloku generaci pouze jednoho impulsu, viz průběhy e, g a I v o,br. 2.Another adaptation mode that the adaptation instruction processor can command is a continuous DC offset of the compensation signal. This case is solved by a control pulse that arrives at some modification input 3 of timing block 1 and causes only one pulse in this block, see waveforms e, g and I in o, br. 2.
V případě nebezpečí nestability přijímače digitálního signálu je radikálním řešením uvedení diferenčně řízeného zdroje 4 napětí do výchozího stavu, tj. výstupní napětí se Začíná generovat od výchozí hodnoty, viz průběh h a. i v obr. 2. To, se řeší tak. že procesor adaptačních instrukcí vyšle řídicí impuls na pátý adaptační výstup 11 regenerativních obvodů 7, odkud tento impuls postoupí až do inicializačního členu 21, který přes nastavovací vstup 29 vratného čítače 17 nastaví na výstupu vratného čítače 17 Signálovou kombinaci, která definuje počáteční výstupní napětí diferenčně řízeného, izdrojé 4 napětí.In case of danger of instability of the digital signal receiver, a radical solution is to bring the differential-controlled voltage source 4 to its initial state, i.e. the output voltage starts to generate from the initial value, see waveform h a. I in Fig. 2. that the adaptation instruction processor sends a control pulse to the fifth adaptive output 11 of the regenerative circuits 7, from where it passes to the initialization member 21, which sets the return counter 17 via the input 29 of the return counter 17 , with 4 voltages.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS873927A CS262204B1 (en) | 1987-05-29 | 1987-05-29 | Connexion for a controlled source of stepwise voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS873927A CS262204B1 (en) | 1987-05-29 | 1987-05-29 | Connexion for a controlled source of stepwise voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
CS392787A1 CS392787A1 (en) | 1988-07-15 |
CS262204B1 true CS262204B1 (en) | 1989-03-14 |
Family
ID=5380749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS873927A CS262204B1 (en) | 1987-05-29 | 1987-05-29 | Connexion for a controlled source of stepwise voltage |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS262204B1 (en) |
-
1987
- 1987-05-29 CS CS873927A patent/CS262204B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CS392787A1 (en) | 1988-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0917290A3 (en) | Pulse generator | |
GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
KR940006348A (en) | D / A Inverter and A / D Inverter | |
CS262204B1 (en) | Connexion for a controlled source of stepwise voltage | |
US4560835A (en) | Power supply arrangement for applying direct current to subscriber circuits | |
KR100296208B1 (en) | Circuit device for delaying the function signal | |
EP0089158B1 (en) | Clock controlled dual slope voltage to frequency converter | |
JPS6468016A (en) | Clock pulse generating circuit | |
EP0087510B1 (en) | Single shot multivibrator | |
GB1285937A (en) | Feedback coders | |
US3614776A (en) | Pulse synchronization for digital to analog converters | |
EP0150076A2 (en) | Parallel-series converter | |
JPH0410807A (en) | Clock signal generating circuit | |
SU978357A1 (en) | Pulse frequency divider with controllable countdown ratio | |
JPS57162185A (en) | Sample holding circuit | |
RU1835121C (en) | Method for control of dc-ac-multistep voltage converter | |
US2760089A (en) | Pulse train generator circuits | |
US4074259A (en) | Process for analog/digital conversion | |
ATE28015T1 (en) | STATE VARIABLE FILTER. | |
SU873406A1 (en) | Voltage-to-iteration code converter control unit | |
RU1818624C (en) | Analog multiplier of voltage levels | |
JPS61156917A (en) | Variable delay circuit | |
KR0169321B1 (en) | Serial data transmission circuit of keyboard system | |
SU646347A1 (en) | Pulse-frequency computer | |
SU1083342A1 (en) | Filter of symmetrical components of system of phased signals |