JPS60124866A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS60124866A JPS60124866A JP23312683A JP23312683A JPS60124866A JP S60124866 A JPS60124866 A JP S60124866A JP 23312683 A JP23312683 A JP 23312683A JP 23312683 A JP23312683 A JP 23312683A JP S60124866 A JPS60124866 A JP S60124866A
- Authority
- JP
- Japan
- Prior art keywords
- electrode window
- layer
- polysilicon layer
- conductive material
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 24
- 229920005591 polysilicon Polymers 0.000 abstract description 24
- 229910052782 aluminium Inorganic materials 0.000 abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 23
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000005360 phosphosilicate glass Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は電極窓内を平坦化することによりアルミニウム
配線層の断線を防止した半導体装置とその製造方法に関
する。
配線層の断線を防止した半導体装置とその製造方法に関
する。
（２）技術の背景
半導体装置において、配線は、半導体基板上に形成され
た絶縁層に電極窓を開口し、この電極窓にアルミニウム
等を積層して行われている。一方。
た絶縁層に電極窓を開口し、この電極窓にアルミニウム
等を積層して行われている。一方。
半導体装置の集積化が進むにつれて、配線パターンも微
細化し、配線の断線に対する対策が問題となっている。
細化し、配線の断線に対する対策が問題となっている。
（３）従来技術と問題点
第１図は、従来の半導体装置の配線を示し１例、ｔばＭ
Ｏ３ＦＥＴのｔ”レイン電極部を拡大して示した。
Ｏ３ＦＥＴのｔ”レイン電極部を拡大して示した。
ｐ形シリコン基板１にｎｔ形１・ルイン領域２が形成さ
れ、このｎ＋形トレイン領域２のＪｚ 面ニ電極窓３が
開口された絶縁層例えばＰＳＧ （リンシリケートグラ
ス）Ｎ４が積層されている。そして。
れ、このｎ＋形トレイン領域２のＪｚ 面ニ電極窓３が
開口された絶縁層例えばＰＳＧ （リンシリケートグラ
ス）Ｎ４が積層されている。そして。
電極窓３を含んだＰ Ｓ ０層４の表面はアルミニウム
配線層５が形成される。ここで、アルミニウムー２〜 配線層５は電極窓３の周辺端部ではＰＳＧＪＷ４の表面
には厚く積層されるから、電極窓３の周辺端部ではＰＳ
Ｇ層４の段部の影響でアルミニウムの配線層５にも段部
が形成される。このため、アルミニウム配線５の段部の
底面６に示す部分はＰＳＧ層４の段部の入り口と接近し
、アルミニウム配線層５が極めて薄く形成されてしまう
。従って。
配線層５が形成される。ここで、アルミニウムー２〜 配線層５は電極窓３の周辺端部ではＰＳＧＪＷ４の表面
には厚く積層されるから、電極窓３の周辺端部ではＰＳ
Ｇ層４の段部の影響でアルミニウムの配線層５にも段部
が形成される。このため、アルミニウム配線５の段部の
底面６に示す部分はＰＳＧ層４の段部の入り口と接近し
、アルミニウム配線層５が極めて薄く形成されてしまう
。従って。
この部分でアルミニラＪ・配線層５が断線する惧れが生
じるという欠点があった。
じるという欠点があった。
さらに、アルミニウム配線層５ばｎ ＋形トレイン領域
２のみならずｐ形シリコン基板１のシリコン原子を吸い
上げてしまいアルミニウムとシリコンの合金が形成され
、＋形ドレイン領域２とｐ形シリコン基板１とのｐｎ
接合を破壊するという問題があった。
２のみならずｐ形シリコン基板１のシリコン原子を吸い
上げてしまいアルミニウムとシリコンの合金が形成され
、＋形ドレイン領域２とｐ形シリコン基板１とのｐｎ
接合を破壊するという問題があった。
（４）発明の目的
本発明は、」二記従来の欠点に鑑の、配線の断線を防止
でき、かつ配線層の影響によりＰＮ接合部が短絡するこ
とを防止できるようにして、電極部において良好な配線
を施すことができるようにした半導体装置とその製造方
法を提供することを目的とする。
でき、かつ配線層の影響によりＰＮ接合部が短絡するこ
とを防止できるようにして、電極部において良好な配線
を施すことができるようにした半導体装置とその製造方
法を提供することを目的とする。
（５）発明の構成
本発明は、半導体基板」二に設けられた絶縁膜と。
該絶縁膜に開口された電極窓と、少なくとも該電極窓内
及び該電極窓周縁の該絶縁膜上に設けられた導電物質層
と、該導電物質層の上面に設ＬＪられた配線層とを有し
、該絶縁膜」二の該導電物質層は。
及び該電極窓周縁の該絶縁膜上に設けられた導電物質層
と、該導電物質層の上面に設ＬＪられた配線層とを有し
、該絶縁膜」二の該導電物質層は。
該電極窓内の該導電物質層よりも薄く、かつ両導電物質
層はテーパ部を持って連続していることを特徴とする半
導体装置及び半導体基板上に形成された絶縁層に電極窓
を開口し、絶縁層上に導電物質を積層し、該導電物質を
電極窓内及び該電極窓周縁の該絶縁層上に残すようにエ
ツチングし１次いで全面を等方性エツチングして該導電
物質にテーパを形成してからＭｇ導電物質−１二に配線
層を形成することを特徴とする半導体装置の製造方法を
提供するものである。
層はテーパ部を持って連続していることを特徴とする半
導体装置及び半導体基板上に形成された絶縁層に電極窓
を開口し、絶縁層上に導電物質を積層し、該導電物質を
電極窓内及び該電極窓周縁の該絶縁層上に残すようにエ
ツチングし１次いで全面を等方性エツチングして該導電
物質にテーパを形成してからＭｇ導電物質−１二に配線
層を形成することを特徴とする半導体装置の製造方法を
提供するものである。
（６）発明の実施例
第２図は３本発明の一実施例の製造工程を示すもので、
第１図と同一部分は同一番号を付して説明を省略する まず、第２図（ａｌに示すようにＰＳＧ層４に開口され
た電極窓３を含んでＰＳＧ層４の上面に導電物質例えば
不純物のドープされたポリシリコン層７を例えば８００
０人厚にデポジションすると、ポリシリコン層７は電極
窓３で急峻な段部を形成する。
第１図と同一部分は同一番号を付して説明を省略する まず、第２図（ａｌに示すようにＰＳＧ層４に開口され
た電極窓３を含んでＰＳＧ層４の上面に導電物質例えば
不純物のドープされたポリシリコン層７を例えば８００
０人厚にデポジションすると、ポリシリコン層７は電極
窓３で急峻な段部を形成する。
そして、ポリシリコン層７上に、電極窓３とその周辺部
をマスクするようにレジスト膜８を塗布する。次に第２
図（ｂｌに示すように、フレオンガス（ＣＦ ４）によ
って、ポリシリコン層７のレジスト膜８でマスクされて
いない部分の表面を一部エッチングする。この時、ポリ
シリコン層７のレジスト膜８でマスクされていない部分
を全部エツチング除去しても良い。その後、ポリシリコ
ン層７の表面を再びフレオンガスを用いて等方性のプラ
ズマエツチングを行なうと、第２図（Ｃ１に示すように
。
をマスクするようにレジスト膜８を塗布する。次に第２
図（ｂｌに示すように、フレオンガス（ＣＦ ４）によ
って、ポリシリコン層７のレジスト膜８でマスクされて
いない部分の表面を一部エッチングする。この時、ポリ
シリコン層７のレジスト膜８でマスクされていない部分
を全部エツチング除去しても良い。その後、ポリシリコ
ン層７の表面を再びフレオンガスを用いて等方性のプラ
ズマエツチングを行なうと、第２図（Ｃ１に示すように
。
ポリシリコン層７は電極窓３内においてテーパ７′がつ
いた状態で、且つ電極窓３の周辺においても緩やかなテ
ーパ７′がついた形状となって残留し。
いた状態で、且つ電極窓３の周辺においても緩やかなテ
ーパ７′がついた形状となって残留し。
５−
電極窓３とその周辺部以外からは、ポリシリコン層７は
除去される。このとき、電極窓３内のポリシリコン層７
は電極窓３の周縁部のＰＳＧ層４上のポリシリコン層よ
り厚く形成される。次に第２図（ｄ＋に示すようにポリ
シリコン層７の上面にアルミニウム配線層９を積層する
と、ポリシリコン層７はテーパを有する形状であるので
、アルミニウム配線層９も電極窓３及びその周辺で急１
唆な段部を有さない平坦な形状に形成されるので、アル
ミニウム配線層の断線が防止できる。さらに、アルミニ
ウム配線層９は直接シリコン基板と接触していないので
ｎ１形ドレイン領域２やｐ形基板１からシリコンを吸い
あげることがないので、シリコンとアルミニウムの合金
が形成されてｎｆ形ドレイン領域２とｐ形シリコン基板
１との間のＰＮ接合が破壊され短絡することがない。
除去される。このとき、電極窓３内のポリシリコン層７
は電極窓３の周縁部のＰＳＧ層４上のポリシリコン層よ
り厚く形成される。次に第２図（ｄ＋に示すようにポリ
シリコン層７の上面にアルミニウム配線層９を積層する
と、ポリシリコン層７はテーパを有する形状であるので
、アルミニウム配線層９も電極窓３及びその周辺で急１
唆な段部を有さない平坦な形状に形成されるので、アル
ミニウム配線層の断線が防止できる。さらに、アルミニ
ウム配線層９は直接シリコン基板と接触していないので
ｎ１形ドレイン領域２やｐ形基板１からシリコンを吸い
あげることがないので、シリコンとアルミニウムの合金
が形成されてｎｆ形ドレイン領域２とｐ形シリコン基板
１との間のＰＮ接合が破壊され短絡することがない。
なお、ポリシリコン層７の不要な部分７１／はアルミニ
ウム配線層９をマスクとしてエツチング除去しても良い
。
ウム配線層９をマスクとしてエツチング除去しても良い
。
また、導電物質としては、ポリシリコンのはか６−
に、タングステン（Ｗ）、モリブデン（Ｍｏ）。
ほかに、タンタル（Ｔａ）、チタン（Ｔｉ）、白金（ｐ
Ｈ，アルミニウム（Ａ＃）等を用いても良い。
Ｈ，アルミニウム（Ａ＃）等を用いても良い。
第３図は２本発明の他の実施例を示すもので。
第２図ｆａ）において、ポリシリコン層７のＣＶＤを継
続し、ポリシリコン層７が電極窓３を埋めＰＳＧ層４の
表面に対して電極窓３部において凸部となるように形成
され、そこでレジスト８をマスクとしてポリシリコン層
７をエツチングし、その後フレオンガスを用いて等方性
のプラズマエツチングを行なった場合における半導体装
置の断面図である。そして１次に、第２図ｆｄｌに示す
ように。
続し、ポリシリコン層７が電極窓３を埋めＰＳＧ層４の
表面に対して電極窓３部において凸部となるように形成
され、そこでレジスト８をマスクとしてポリシリコン層
７をエツチングし、その後フレオンガスを用いて等方性
のプラズマエツチングを行なった場合における半導体装
置の断面図である。そして１次に、第２図ｆｄｌに示す
ように。
ポリシリコン層７の上側にアルミニうム配線層９を形成
する。この実施例の場合も、電極窓３内において、ポリ
シリコン層７は電極窓３の周縁部よりも厚く形成されテ
ーパ７′を有するので、第２図に示した実施例と同様な
効果を奏する。
する。この実施例の場合も、電極窓３内において、ポリ
シリコン層７は電極窓３の周縁部よりも厚く形成されテ
ーパ７′を有するので、第２図に示した実施例と同様な
効果を奏する。
（７）発明の効果
本発明によれば、配線層が平坦化できるので配線層の断
線が防止でき、アルミニウム配線層がシリコン基板と直
接接触しないので基板内からシリコンの吸い上げが抑制
され基板内のＰＮ接合の破壊が防止できる。従って本発
明によれば良好な配線が行える半導体装置とその製造方
法を提供できる。
線が防止でき、アルミニウム配線層がシリコン基板と直
接接触しないので基板内からシリコンの吸い上げが抑制
され基板内のＰＮ接合の破壊が防止できる。従って本発
明によれば良好な配線が行える半導体装置とその製造方
法を提供できる。
第１図は、従来の半導体装置の断面図、第２図＋ａｌ〜
Ｆｄｌは本発明の半導体装置の製造方法の一実施例を示
す工程図、第３図は本発明の他の実施例の工程の一部を
示す断面図である。 １・・・ｐ形シリコン基板 ２・・・ ｎ ドレイン領域 ３・・・電極窓 ４・・・ＰＳＧｌｉｆ ７・・・ポリシリコン層 ８・
・・レジスト ９・・・アルミニウム配線層
Ｆｄｌは本発明の半導体装置の製造方法の一実施例を示
す工程図、第３図は本発明の他の実施例の工程の一部を
示す断面図である。 １・・・ｐ形シリコン基板 ２・・・ ｎ ドレイン領域 ３・・・電極窓 ４・・・ＰＳＧｌｉｆ ７・・・ポリシリコン層 ８・
・・レジスト ９・・・アルミニウム配線層
Claims (2)
- （１）半導体基板上に設けられた絶縁膜と、該絶縁膜に
開口された電極窓と、少なくとも該電極窓内及び該電極
窓周縁の該絶縁膜上に設けられた導電物質層と、該導電
物質層の上面に設けられた配線層とを有し、該絶縁膜上
の該導電物質層は、該電極窓内の該導電物質層よりも薄
く、かつ両導電物質層はテーパ部を持って連続している
ことを特徴とする半導体装置。 - （２）半導体基板上に形成された絶縁層に電極窓を開口
し、 ！ｆ！！縁層上に導電物質を積層し、該導電物質
を電極窓内及び該電極窓周縁の該絶縁層上に残すように
エツチングし１次いで全面を等方性エツチングして該導
電物質にテーバを形成してから該導電物質上に配線層を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312683A JPS60124866A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312683A JPS60124866A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124866A true JPS60124866A (ja) | 1985-07-03 |
Family
ID=16950154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23312683A Pending JPS60124866A (ja) | 1983-12-09 | 1983-12-09 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125882A (ja) * | 1987-08-21 | 1989-05-18 | Nippon Denso Co Ltd | 磁気検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184217A (en) * | 1981-05-08 | 1982-11-12 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1983
- 1983-12-09 JP JP23312683A patent/JPS60124866A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184217A (en) * | 1981-05-08 | 1982-11-12 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125882A (ja) * | 1987-08-21 | 1989-05-18 | Nippon Denso Co Ltd | 磁気検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0592078A1 (en) | Antifuse element and fabrication method | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS60124866A (ja) | 半導体装置とその製造方法 | |
| JP3135052B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JPS60227469A (ja) | 半導体装置 | |
| JPS62287645A (ja) | 半導体集積回路 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JPH07321290A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 | |
| JPH03268425A (ja) | 半導体装置の製造方法 | |
| JPS62171141A (ja) | 半導体装置 | |
| JPH03171661A (ja) | 半導体集積回路装置 | |
| JPH03169026A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH04206842A (ja) | パッド形成方法 | |
| JPH0878523A (ja) | 半導体装置およびその製造方法 | |
| JPH0584671B2 (ja) | ||
| JPH0430559A (ja) | 半導体集積回路装置 |