JPS5828931B2 - Senkiyokusousou Samo - Dokirikaesouchi - Google Patents
Senkiyokusousou Samo - DokirikaesouchiInfo
- Publication number
- JPS5828931B2 JPS5828931B2 JP6572575A JP6572575A JPS5828931B2 JP S5828931 B2 JPS5828931 B2 JP S5828931B2 JP 6572575 A JP6572575 A JP 6572575A JP 6572575 A JP6572575 A JP 6572575A JP S5828931 B2 JPS5828931 B2 JP S5828931B2
- Authority
- JP
- Japan
- Prior art keywords
- memory circuit
- switch
- circuit
- channel selection
- recall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は位相同期ループ回路を用いた受信機の特に選局
誤動作を防止するのに好都合の選局操作モード切換装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a channel selection operation mode switching device particularly useful for preventing channel selection malfunctions in a receiver using a phase-locked loop circuit.
従来第１図に示すような位相同期ループを用いた周波数
シンセサイザ受信機がある。Conventionally, there is a frequency synthesizer receiver using a phase-locked loop as shown in FIG.
この受信機は周知のように電圧制御発振器１４の出力周
波数ｆｏをプログラマブル分周器１５で１／Ｎに分周し
、周波数および位相比較器１２に加えて基準周波数発振
器１１よりの基準同波数ｆｒと比較させる形式をとるも
のである。As is well known, this receiver divides the output frequency fo of the voltage controlled oscillator 14 to 1/N by a programmable frequency divider 15, and in addition to the frequency and phase comparator 12, the reference same wave number fr from the reference frequency oscillator 11 is used. It takes the form of a comparison.
そして前記同波数および位相比較器１２において、前記
電圧制御発振器１４の出力周波数ｆ。In the same wave number and phase comparator 12, the output frequency f of the voltage controlled oscillator 14.
の１／Ｎが基準周波数ｆｒに比較されその位相差に比例
した電圧が電圧制御発振器を制御しｆ。1/N of f is compared with the reference frequency fr, and a voltage proportional to the phase difference controls the voltage controlled oscillator f.
−Ｎ−ｆｒなる出力周波数を得ることができる。An output frequency of -N-fr can be obtained.
この位相同期ループ回路の出力が局部発振出力として利
用される上記シンセサイザ受信機はその受信局を切換え
るために、上記分周器１５の分周比１／Ｎを変える必要
がある。In the synthesizer receiver in which the output of the phase-locked loop circuit is used as a local oscillation output, it is necessary to change the frequency division ratio 1/N of the frequency divider 15 in order to switch the receiving station.
プログラマブル分周器１５としては、そのプリセット端
に２進符号による論理数値Ｎを加えておき、この数値に
相当する分周を行うブリセックプル・ダウン・カウンタ
等が使用される。As the programmable frequency divider 15, a blise pull-down counter or the like is used which adds a logical value N in binary code to its preset end and performs frequency division corresponding to this value.
上記のようにプログラマブル分周器の分周比を変えるの
に従来のシンセサイザ受信機では、記憶回路にプリセッ
ト用の論理数値Ｎを複数個記憶させておき、選局時に所
望の局を選ぶことのできる論理数値Ｎを所定のスイッチ
を押して呼びだし前記プログラマブル分周器のプリセッ
ト入力端に加えるように横取されたリコール方式のもの
と、記憶回路を用いずに選局の都度操作卓に設けられた
Ｏ〜９までの操作スイッチを操作し所定局受信用の信号
（論理数値Ｎ）を前記プリセット入力端に加えるマニュ
アル方式のものとがある。In order to change the frequency division ratio of the programmable frequency divider as described above, in conventional synthesizer receivers, a plurality of logic values N for presetting are stored in the memory circuit, and the desired station can be selected at the time of tuning. There is a recall method in which the logical value N that can be generated is recalled by pressing a predetermined switch and added to the preset input terminal of the programmable frequency divider, and there is a recall method in which the logical value N that can be generated is recalled by pressing a predetermined switch and added to the preset input terminal of the programmable frequency divider. There is a manual method in which a signal for receiving a predetermined station (logical value N) is applied to the preset input terminal by operating operation switches O to 9.
上記のリコール方式のものとマニュアル方式のものを組
合せ、ＦＭ放送、ＡＭ放送、ＭＷ放送等の切換スイッチ
、リコール方式指定スイッチ、マニュアル方式指定スイ
ッチ、Ｏ〜９までのアドレス指定を兼ねかつマニュアル
指定時に受信局を指定するためのキースイッチ等を同一
操作卓に備えるような選局装置が従来考えられている。Combining the above recall method and manual method, it can also be used as a changeover switch for FM broadcast, AM broadcast, MW broadcast, etc., a recall method designation switch, a manual method designation switch, address designation from O to 9, and when manual designation. Conventionally, a channel selection device has been considered in which a key switch or the like for specifying a receiving station is provided on the same console.
しかしながらキースイッチ等操作の不要なときにこれら
スイッチに触れてしまい誤動作選局させてしまう危険性
がある。However, there is a risk that the user may touch the key switches or the like when they are not required, resulting in erroneous channel selection.
特にリコールモードのときは、１つのキースイッチが操
作されても局が変ってしまうため誤動作させる割合は大
きくなる。Particularly in the recall mode, even if one key switch is operated, the station changes, so the probability of malfunctions increases.
本発明は上記の事情に鑑みてなされたもので誤動作を防
止し得る選局操作モード切換装置を提供することを目的
とするものである。The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a channel selection operation mode switching device that can prevent malfunctions.
以下本発明の実施例を第２図乃至第５図を参照して詳細
に説明する。Embodiments of the present invention will be described in detail below with reference to FIGS. 2 to 5.
すなわち第２図において１６は第１図で説明したような
位相同期ループ回路であるから各回路ブロックは第１図
の回路と同符号を付して説明する。That is, in FIG. 2, numeral 16 is a phase-locked loop circuit as explained in FIG. 1, so each circuit block will be described with the same reference numerals as the circuit in FIG. 1.
この位相同期ループ回路は、プログラマブル分周器１５
に論理数値Ｎが加えられることによってその出力周波数
ｆ−Ｎ−ｆｒが決定されるもので、このプログラマブル
分周器１５のプリセット入力端にはアップ・ダウンカウ
ンタ−７の出力が加えられる。This phase-locked loop circuit includes a programmable frequency divider 15
The output frequency f-N-fr is determined by adding a logical value N to the programmable frequency divider 15. The output of the up/down counter 7 is applied to the preset input terminal of the programmable frequency divider 15.
このアップ・ダウンカウンタ−７の人力には、記憶回路
１８に記憶されている複数の論理数値Ｎ。The up/down counter 7 has a plurality of logical values N stored in the memory circuit 18.
、 Ｎ、 、 Ｎ２・・・が後述する選局操作によって
選択的に加えられる。, N, , N2... are selectively added by the channel selection operation described later.
この選局操作は選局ブロック１９の操作によっておこな
われる。This channel selection operation is performed by operating the channel selection block 19.
この選局ブロック１９には、たとえばタッチ操作あるい
はブツシュ操作によるリコールスイッチ２０が設けられ
ている。This channel selection block 19 is provided with a recall switch 20 that can be operated, for example, by a touch operation or a button operation.
このリコールスイッチ２０の操作によって、前記記憶回
路１３の記憶内容読出しゲートが開かれ、キースイッチ
群２１からその記憶回路１８の番地が指定されるとその
番地に記憶されている論理数値が前記アップ・ダウンカ
ウンタ−７に導入される。By operating this recall switch 20, the memory content reading gate of the memory circuit 13 is opened, and when an address of the memory circuit 18 is specified from the key switch group 21, the logical value stored at that address is changed to It is introduced into the down counter 7.
前記キースイッチ群２１は、たとえば第３図に示すよう
にＯ〜９までのキースイッチからなり好みの番地を指定
する１つのスイッチを操作すれば先のようにその番地に
記憶された論理数値が読出される。The key switch group 21 includes, for example, key switches 0 to 9 as shown in FIG. 3, and by operating one switch to specify a desired address, the logical value stored at that address will be displayed as described above. Read out.
もちろんキースイッチを操作する直前にリコールスイッ
チが操作されている。Of course, the recall switch is operated immediately before operating the key switch.
上記キースイッチ群２１は、記憶回路１８の番地指定の
他に、記憶されていない新規な論理数値Ｎｘを前記記憶
回路１８を介してアップ・ダウンカウンタ−７に加える
場合にも使用される。The key switch group 21 is used not only to specify an address in the memory circuit 18 but also to add a new, unstored logical value Nx to the up/down counter 7 via the memory circuit 18.
すなわち、前記記憶回路１８の各番地に記憶されていな
いような論理数値を前記アップ・ダウンカウンタ−７に
導入したい場合は、マニュアルスイッチ２２を操作した
ときと同様な状態にセットしておくことにより、前記記
憶回路１８の記憶内容出力ゲートは閉じられる。That is, if you want to introduce a logical value that is not stored in each address of the memory circuit 18 into the up/down counter 7, you can do so by setting the manual switch 22 to the same state as when you operate it. , the storage content output gate of the storage circuit 18 is closed.
そしてこの状態で、前記キースイッチ群２１のスイッチ
を組合せ、受信したい局のチャンネル数と同じ数を選択
操作することによって、前記アップ・ダウンカウンタ１
７に導入することができる。In this state, by combining the switches of the key switch group 21 and selecting the same number as the number of channels of the station you wish to receive, the up/down counter 1
7 can be introduced.
したがってこの場合は、第５図に示すようにキースイッ
チ群２１からキースイッチが選択操作された場合、その
２進化ロッジツク信号はエンコーダ２５に導入され、指
定局を受信できるような論理数値Ｎに変換される必要が
ある。Therefore, in this case, when a key switch is selected from the key switch group 21 as shown in FIG. need to be done.
上記リコールスイッチ２０、マニアルスイッチ２２は、
時間設定回路２３と復帰パルス発生回路２４とによって
相補的に動作するように制御手段によって関連づけられ
ている。The recall switch 20 and manual switch 22 are
The time setting circuit 23 and the return pulse generating circuit 24 are linked by a control means so that they operate complementary to each other.
すなわち第４図に示すようにリコールスイッチ２０の操
作によるリコールパルスｒは、前述の如く記憶回路１８
の記憶内容出力ゲートを開放すると同時にそのリコール
パルスｒを前記時間設定回路２３にも加える。That is, as shown in FIG. 4, the recall pulse r generated by operating the recall switch 20 is transmitted to the memory circuit 18 as described above.
At the same time as opening the memory content output gate of , the recall pulse r is also applied to the time setting circuit 23.
この時間設定回路２３は前記リコールパルスｒによって
その出力レベルをたとえばバイレベルＨにセットする。This time setting circuit 23 sets its output level to, for example, bi-level H by the recall pulse r.
この時間設定回路２３は、時定数回路等を利用したもの
で、一定時間Ｔ（たとえばキースイッチ１個を操作でき
る程度の時間）前述したバイレベルＨを保持しこの時間
がすぎると反転しその出力がロウレベルＬとなる。This time setting circuit 23 utilizes a time constant circuit, etc., and maintains the above-mentioned bilevel H for a certain period of time T (e.g., the time required to operate one key switch), and after this period of time has passed, it reverses and its output is becomes low level L.
この立下りによって次段の復帰パルス発生回路２４は復
帰パルスｂを発生する。This fall causes the next-stage recovery pulse generation circuit 24 to generate a recovery pulse b.
この復帰パルスによって前記マニュアルスイッチ２２は
、これが操作されたのと同様な状態になる。This return pulse brings the manual switch 22 into the same state as if it had been operated.
この結果、前述した記憶回路１８の記憶内容出力ゲート
は閉じられ、キースイッチ群からの信号がエンコーダ２
５を介して記憶回路を通りアップダウンカウンタ１７に
導入可能となる。As a result, the memory content output gate of the memory circuit 18 described above is closed, and the signals from the key switch group are transmitted to the encoder 2.
5, it can be introduced into the up/down counter 17 through the memory circuit.
この場合、上記エンコーダ２５には、所定の数のキース
イッチが操作されたか否かの検出回路を設け、その数の
キースイッチが操作されたときはその出力ゲートを開く
ように設定した方が好ましい。In this case, it is preferable that the encoder 25 be provided with a detection circuit for detecting whether or not a predetermined number of key switches have been operated, and set to open the output gate when that number of key switches have been operated. .
上記の如く構成される本発明の選局操作モード切換装置
によれば、通常はマニュアルモードであるからリコール
モードにするときはリコールスイッチを操作し、時間設
定回路２３が第４図に示すようにオン動作あるいはバイ
レベルにあるとき、好みのキースイッチによる番地指定
パルスｎで記憶回路１８を制御すれば、この記憶回路１
８の所定番地の内容がアップ・ダウンカウンタ１７に加
えられプログラマブル分周器１５のプリセット入力端に
受信周波数を決定する論理数値Ｎが加えらネジる。According to the channel selection operation mode switching device of the present invention configured as described above, since the mode is normally manual mode, when switching to the recall mode, the recall switch is operated, and the time setting circuit 23 is set as shown in FIG. If the memory circuit 18 is controlled by an address designation pulse n from a key switch of your choice when it is on or at the bi level, this memory circuit 1
The contents of the predetermined location of 8 are added to the up/down counter 17 and a logical value N determining the reception frequency is added to the preset input of the programmable frequency divider 15.
そして、一定時間経過後は、パルス発生回路２４による
復帰パルスｂによってマニュアルモードに切換えられる
。After a certain period of time has elapsed, the mode is switched to manual mode by a return pulse b from the pulse generating circuit 24.
したがって、通常はキースイッチによって受信しようと
するチャンネル数値を組合せオン操作すればよいが、そ
の他の誤操作、たとえばキースイッチの１個に誤って触
れたような場合は論理数値Ｎが変ることはなく受信局も
かわらない。Therefore, normally all you have to do is turn on the combination of channel values you want to receive using the key switches, but if there is some other erroneous operation, such as touching one of the key switches by mistake, the logical value N will not change and the reception will be interrupted. The station hasn't changed either.
また、自動的にマニュアルモードに復帰スるから、マニ
ュアルモードに指定するための外部から操作されるスイ
ッチを新たに設ける必要はない。Furthermore, since the mode is automatically returned to the manual mode, there is no need to provide a new externally operated switch for specifying the manual mode.
なお第２図における２６．２７は、受信局を表示するた
めのデコーダ及び局表示器である。Note that 26 and 27 in FIG. 2 are decoders and station indicators for displaying receiving stations.
以上述べたように本発明は誤動作を防止し得る選局操作
モード切換装置を提供することができる。As described above, the present invention can provide a channel selection operation mode switching device that can prevent malfunctions.
第１図は位相同期ループ回路の構成説明図、第２図は本
発明選局操作モード切換装置の一実施例を示す構成説明
図、第３図は第２図の選局ブロックの一例を示す説明図
、第４図は本発明装置の動作を説明するためのタイミン
グチャート、第５図は本発明装置の要部の構成説明図で
ある。
１６・・・位相同期ループ回路、１７・・・アップ・ダ
ウンカウンタ、１８・・・記憶回路、１９・・・選局フ
ロック、２０・・・リコールスイッチ、２１・・・キー
スイッチ群、２２・・・マニアルスイッチ、２３・・・
時間設定回路、２４・・・パルス発生回路。FIG. 1 is an explanatory diagram of the configuration of a phase-locked loop circuit, FIG. 2 is an explanatory diagram of the configuration of an embodiment of the tuning operation mode switching device of the present invention, and FIG. 3 is an example of the tuning block of FIG. 2. FIG. 4 is a timing chart for explaining the operation of the device of the present invention, and FIG. 5 is a diagram illustrating the configuration of the main parts of the device of the present invention. 16... Phase locked loop circuit, 17... Up/down counter, 18... Memory circuit, 19... Tuning selection block, 20... Recall switch, 21... Key switch group, 22... ...Manual switch, 23...
Time setting circuit, 24...Pulse generation circuit.
Claims (1)
の分局比が、プリセット端に与えられる論理数値信号に
よって決まり、これによって選局波数が決定される受信
機と、 前記複数の論理数値信号を記憶する記憶回路と、Ｊコー
ルパルスによって前記記憶回路を読み出しモードに設定
するとともに、キーボードのキー操作によって前記記憶
回路の読み出しアドレスを指定できるように設定するリ
コールスイッチ手段と、 復帰パルスが加えられることにより、前記キーボードの
複数のキー操作に応じた論理数値信号をエンコーダに発
生させ、この発生した論理数値信号を前記プリセット端
に設定するマニュアルスイッチ手段と、 前記リコールスイッチ手段の操作に遅延して応動して前
記復帰パルスを発生し、前記マニュアルスイッチ手段を
介してマニュアル選局状態に設定する手段とを具備した
ことを特徴とする選局モード切換装置。[Claims] 1. A receiver in which the division ratio of a programmable frequency divider that preempts the phase-locked loop is determined by a logical numerical signal applied to a preset terminal, and the number of tuned waves is determined thereby; a memory circuit for storing a logical numerical signal; a recall switch means for setting the memory circuit in a read mode by a J call pulse and allowing a read address of the memory circuit to be specified by key operation on a keyboard; and a return pulse. manual switch means for causing the encoder to generate a logical numerical signal corresponding to the operation of a plurality of keys on the keyboard and setting the generated logical numerical signal to the preset end; A channel selection mode switching device characterized by comprising means for generating the return pulse in response with a delay and setting the manual channel selection state via the manual switch means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6572575A JPS5828931B2 (en) | 1975-05-31 | 1975-05-31 | Senkiyokusousou Samo - Dokirikaesouchi |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6572575A JPS5828931B2 (en) | 1975-05-31 | 1975-05-31 | Senkiyokusousou Samo - Dokirikaesouchi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51141511A JPS51141511A (en) | 1976-12-06 |
| JPS5828931B2 true JPS5828931B2 (en) | 1983-06-18 |
Family
ID=13295270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6572575A Expired JPS5828931B2 (en) | 1975-05-31 | 1975-05-31 | Senkiyokusousou Samo - Dokirikaesouchi |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828931B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56169416A (en) * | 1980-05-30 | 1981-12-26 | Matsushita Electric Ind Co Ltd | Reception frequency tuning system |
| JPS5772416A (en) * | 1980-10-07 | 1982-05-06 | Furuno Electric Co Ltd | Controller for receiving frequency of receiver |
-
1975
- 1975-05-31 JP JP6572575A patent/JPS5828931B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51141511A (en) | 1976-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408349A (en) | Receiver provided with a frequency synthesizer capable of storing fine tuning information | |
| US4491975A (en) | Radio receiver of electronic tuning system having automatic presetting circuit | |
| US5023938A (en) | Station selecting device in tuner for automatic selection according to input information | |
| US4403344A (en) | Receiver having program reserving function | |
| US4291414A (en) | Radio receiver operable in station search mode or station select mode | |
| US4551855A (en) | Radio communications system for detecting the coincidence of decoded information | |
| US4048570A (en) | Multiple-band digital frequency synthesizer receiver | |
| US4280199A (en) | Apparatus for scanning an addressable memory | |
| GB2038579A (en) | Tuning apparatus | |
| CA1137234A (en) | Memory control circuit for a receiver | |
| JPS601974B2 (en) | preset receiver | |
| US4282603A (en) | Synthesizer tuner | |
| JPS5828931B2 (en) | Senkiyokusousou Samo - Dokirikaesouchi | |
| US4380826A (en) | Control system for channel selection | |
| US4352205A (en) | Tuning system | |
| JPS60816B2 (en) | Radio receiver digital value setting device | |
| JPH0969758A (en) | Receiver | |
| JPS6234178B2 (en) | ||
| US4244055A (en) | Tuner with phase locked loop synthesizer | |
| US4228542A (en) | Digital tuning FM stereophonic receiver including phase locked loop synthesizer | |
| JPH0145073B2 (en) | ||
| JPS6110368Y2 (en) | ||
| JPH024518Y2 (en) | ||
| JPH01305716A (en) | Channel selection device in tuner | |
| JPS587090B2 (en) | receiving device |