JPS60119773A - Manufacture of semiconductor integrated circuit - Google Patents
Manufacture of semiconductor integrated circuitInfo
- Publication number
- JPS60119773A JPS60119773A JP58228823A JP22882383A JPS60119773A JP S60119773 A JPS60119773 A JP S60119773A JP 58228823 A JP58228823 A JP 58228823A JP 22882383 A JP22882383 A JP 22882383A JP S60119773 A JPS60119773 A JP S60119773A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- integrated circuit
- semiconductor integrated
- unnecessary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体集積回路、特にＭＯ３！！！論理集
積回路の製造方法に関し、製造工程途中での回路変更を
可能とする半導体集積回路の製造方法に関するものであ
る。[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to semiconductor integrated circuits, particularly MO3! ! ! The present invention relates to a method for manufacturing a logic integrated circuit, and relates to a method for manufacturing a semiconductor integrated circuit that allows circuit changes during the manufacturing process.
一般に半導体集積回路で、非常に似通った品種の回路を
何種類も製造する場合、途中工程の一部だけを製造しよ
うとする回路の種類に応じて変更することにより製造さ
れている。また集積回路の製造は、写真製版工程の繰り
返しであるので、上記回路変更は、具体的には写真製版
のマスクのうち一枚だけを回路の種類だけ用意し、集積
回路の配線を変更５または素子の有無を変更することに
より実現されている。Generally, when manufacturing several types of semiconductor integrated circuits that are very similar in type, only a part of the intermediate process is changed depending on the type of circuit to be manufactured. In addition, since the manufacture of integrated circuits involves repeating the photolithography process, the circuit modification described above involves preparing only one photolithography mask for each type of circuit, and changing the wiring of the integrated circuit. This is achieved by changing the presence or absence of elements.
第１図は製造工程中に回路を変更する典型的な例である
、マスクプログラマブル続出し専用メモリ （以下マス
クＲＯＭと略す）の回路の一部を示したものである。図
において、アドレスデコーダ１は入力線１ａ〜１ｄを介
して入力された４ビツトの２進数が示す値により、１６
本のアドレス線２ａ、２ｂ、・・・、２１）の中の１本
に論理“１″を、残り１５本に論理“０”を出力する。FIG. 1 shows a part of the circuit of a mask programmable continuous read only memory (hereinafter abbreviated as mask ROM), which is a typical example in which the circuit is changed during the manufacturing process. In the figure, the address decoder 1 reads 16 bits according to the value indicated by the 4-bit binary number input via the input lines 1a to 1d.
A logic "1" is output to one of the address lines 2a, 2b, . . . , 21), and a logic "0" is output to the remaining 15 address lines.
このときデータ線３ａ〜３ｈの論理レベルは、そのデー
タ線の、選ばれた、即ち論理“１”のアドレス線にトラ
ンジスタが存在する場合には論理“０”、存在しない場
合は論理″１”となる。例えばアドレス線２ａに論理“
１″が出力されている場合、データ線３ａにはアドレス
線２ａにゲート電極の接続されたトランジスタ４ａが接
地線５ａとの間に存在し、該トランジスタ４ａが導通状
態になるので該データ線３ａの論理レベルは“０−”に
なり、またデータ線５ｂにはその様なトランジスタが存
在しないので、負荷トランジスタ６ｂにより論理“った
断面を図示したものである。同図において、第１図のト
ランジスタ４ａに対応するのは、絶縁酸化膜７がソース
・ドレイン領域を形成する接地線５ａとデータ線３ａと
の間で薄くなっている領域である。データ線３ｂと接地
線５ｂとの間は酸化膜７が厚いので、上記トランジスタ
に対応するものは存在しない。At this time, the logic level of the data lines 3a to 3h is logic "0" if a transistor exists in the selected address line of the data line, that is, logic "1", and logic "1" if there is no transistor. becomes. For example, the address line 2a has a logic “
1'' is output, a transistor 4a whose gate electrode is connected to the address line 2a exists between the data line 3a and the ground line 5a, and the transistor 4a becomes conductive, so the data line 3a Since the logic level of is "0-" and there is no such transistor in the data line 5b, the cross section is shown in which the logic level is "0-" due to the load transistor 6b. In the figure, a region corresponding to transistor 4a in FIG. 1 is a region where insulating oxide film 7 is thinned between ground line 5a forming source/drain regions and data line 3a. Since the oxide film 7 is thick between the data line 3b and the ground line 5b, there is no corresponding transistor.
このような構造を実現する製造工程を第３図（ａ）〜（
ｄ）に示す。この例はＰチャネルアルミゲートＭＯ３集
積回路である。第３図ｆａ）はシリコン基板８の上に写
真製版で所定の形にエツチングされた窒化膜９をマスク
として選択酸化を行ない、将来回熱の選択はこの写真製
版のマスクを変更することにより行なわれる。その後数
回の写真製版工程を経て、第２図に示すような構造が実
現される。ここで同図（ｂ）に示す工程は回路素子を形
成する部分以外の窒化膜９を除去し、これによってシリ
コン基板８の表面が露出した部分にデータ線３ａ、３ｂ
及びアドレス線５ａ、５ｂをそれぞれ形成する工程であ
り、同図（Ｃ）に示す工程は、データ線３ａ。The manufacturing process for realizing such a structure is shown in Figures 3(a)-(
Shown in d). An example of this is a P-channel aluminum gate MO3 integrated circuit. In FIG. 3fa), selective oxidation is performed using a nitride film 9 etched into a predetermined shape by photolithography on a silicon substrate 8 as a mask, and future reheat selection is performed by changing this photolithographic mask. It will be done. After several photolithography steps, the structure shown in FIG. 2 is realized. Here, in the step shown in FIG. 2(b), the nitride film 9 is removed from the portions other than those where the circuit elements are formed, and the data lines 3a, 3b are formed on the exposed portions of the silicon substrate 8.
and the step of forming address lines 5a and 5b, respectively, and the step shown in FIG. 3C is the step of forming the data line 3a.
３ｂ及びアドレス線５ａ、５ｂ上にこれをおおうように
酸化膜７を形成する工程であり、同図（ｄｌに示す工程
は同図（Ｃ１の窒化膜９を除去するとともにその部分に
薄い酸化膜を形成し、その後アドレス線２ａを形成する
工程である。3b and the address lines 5a, 5b so as to cover them. This is a step of forming address lines 2a, and then forming address lines 2a.
従来の半導体集積回路の製造方法は以上のような手順で
行なわれるものであり、回路の変更は半導体集積回路形
成の一番最初の写真製版で１°テなわれるため、回路が
決定されてから実際にその回路通りの集積回路が得られ
るまで長い工程があり、多大な期間が必要であるという
欠点があった。The conventional manufacturing method for semiconductor integrated circuits is carried out using the steps described above, and since changes to the circuit are made 1 degree in the first photolithography process of semiconductor integrated circuit formation, changes are made after the circuit has been decided. The disadvantage is that it requires a long process and a long period of time to actually obtain an integrated circuit according to the circuit.
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、金属配線の直前に回路形成上不要
となるトランジスタに選択的にイオン注入を行ない該不
要トランジスタのしきい値を変更して回路の変更を行な
うようにすることにより、回路の変更が容易となり、か
つ回路の決定から集積回路が得られるまでの期間を短か
くすることができる半導体集積回路の製造方法を提供す
ることを目的としている。This invention was made in order to eliminate the drawbacks of the conventional ones as described above, and it changes the threshold value of unnecessary transistors by selectively implanting ions into transistors that are unnecessary for circuit formation immediately before metal wiring. To provide a method for manufacturing a semiconductor integrated circuit, which makes it easy to change the circuit and shortens the period from determining the circuit to obtaining the integrated circuit by changing the circuit. It is an object.
以下、この発明の一実施例を図について説明する。第４
図は本発明の一実施例による半導体集積回路の製造方法
により得られたマスクＲＯＭを示し、これは従来の工程
で作った第２図のものと同じ機能を実現するものである
。図において、接地線５ａ、５ｂ、データ線３ａ、３ｂ
、アドレス線２ａ等はすべて第２図と同じものであるが
、第４図のものにおいてはデータ線３ｂと接地線５ｂと
の間の酸化膜７が薄くなっていて、かつイオン注入され
た層１０が存在する。このように、本来トランジスタの
ない場所にトランジスタ４ａ＋ が存在するが、このト
ランジスタ４ ａ ｌ は導通状態にならないものであ
る。これを示すのが第５図（ａ）である。図において、
１１は通常のトランジスタ４ａ、１２はイオン注入され
て、導通状態にならないトランジスタ４ ａ ＋ のゲ
ート電圧−ドレイン電流特性、第５図（ｂ）はその測定
回路であり、同図において、４は被測定トランジスタ、
ＶＧは可変ゲート電源、ＶＤはドレイン電源、■は電圧
針、■は電流針である。通常のトランジスタ４ａはアド
レス線の論理レベル“０”に対応するゲート電圧１３で
非導通、レベル“１”に対応するゲート電圧１４で導通
するのに対し、イオン注入されたトランジスタ４ ａ
＋ は、そのしきい値電圧がアドレス線の論理レベル“
１”に対応する電圧１４より高いので、アドレス線のレ
ベルにかかわらず、常に非導通である。従ってこのトラ
ンジスタ４ ａｌは存在しないのと同じで、第１図の回
路と等価である。An embodiment of the present invention will be described below with reference to the drawings. Fourth
The figure shows a mask ROM obtained by a method of manufacturing a semiconductor integrated circuit according to an embodiment of the present invention, which realizes the same function as the one shown in FIG. 2 made by a conventional process. In the figure, ground lines 5a, 5b, data lines 3a, 3b
, address line 2a, etc. are all the same as in FIG. 2, but in the one in FIG. 4, the oxide film 7 between the data line 3b and the ground line 5b is thinner, and the ion-implanted layer is There are 10. In this way, although the transistor 4a+ exists in a place where no transistor normally exists, this transistor 4a1 does not become conductive. This is shown in FIG. 5(a). In the figure,
11 is a normal transistor 4a, 12 is a gate voltage-drain current characteristic of a transistor 4a + which is ion-implanted and does not become conductive, and FIG. 5(b) is its measurement circuit. measurement transistor,
VG is a variable gate power supply, VD is a drain power supply, ■ is a voltage needle, and ■ is a current needle. A normal transistor 4a is non-conductive at a gate voltage 13 corresponding to the logic level "0" of the address line and conductive at a gate voltage 14 corresponding to the level "1", whereas the ion-implanted transistor 4a
+ means that its threshold voltage is the logic level of the address line.
Since it is higher than the voltage 14 corresponding to 1", it is always non-conductive regardless of the level of the address line. Therefore, it is as if this transistor 4al does not exist, and is equivalent to the circuit of FIG. 1.
次にこのような構造を実現する製造工程について説明す
る。第６図（ａｌは従来方法における第３図ｆａ）の工
程に対応する工程であるが、回路の変更は後のイオン注
入工程で行なうので、トランジスタの形成される可能性
のある場所には、すべて厚い酸化膜がない。Next, a manufacturing process for realizing such a structure will be explained. This step corresponds to the step in FIG. 6 (al represents FIG. 3 fa in the conventional method), but since the circuit is changed in the subsequent ion implantation step, there are All without thick oxide film.
次いで第６図（ｂｌの工程により従来と同様にデータ線
３ａ、３ｂ、アドレス線５ａ、５ｂが形成される。第６
図（１１，１はこのような工程を経て、金属配線前に回
路変更のためトランジスタにイオン注入するところであ
る。同図１０１において、１５はこの工程で行なう写真
製版によって作られたレジスト（マスク）で、しきい値
を高くする不要トランジスタ４ａ”の上にはなく、通常
の、即ち回路上必要なトランジスタ４ａの上にあるので
、この状態でイオン注入することにより、トランジスタ
４ ａ ＋のしきい値を選択的に高くできる。イオン注
入された層１０はこの工程で作られる。その後金属配線
２ａを行なうという工程のみで第６図（ｄ）の最終的な
構造となる。Next, in the step of FIG.
Figure (11, 1 shows the stage where ions are implanted into the transistor after such a process to change the circuit before metal wiring. In Figure 101, 15 is a resist (mask) made by photolithography performed in this process. Therefore, by implanting ions in this state, the threshold of the transistor 4 a The value can be selectively increased.The ion-implanted layer 10 is formed in this step.The final structure shown in FIG. 6(d) is obtained only by the subsequent step of forming the metal wiring 2a.
このような、本実施例による半導体集積回路の製造方法
によれば、回路形成上不要となるトランジスタの部分が
開口したレジスト１５を写真製版により形成し、不要ト
ランジスタ４ａ′にイオン注入を行なってそのしきい値
を論理集積回路のハイ及びロウの両輪理レベルより高め
るようにしたので、回路の変更が容易に行なえ、回路決
定が終了してから極めて短期間のうちに実際の集積回路
が得られる効果がある。According to the method for manufacturing a semiconductor integrated circuit according to this embodiment, the resist 15 in which the transistor parts unnecessary for circuit formation are opened is formed by photolithography, and ions are implanted into the unnecessary transistors 4a'. Since the threshold value is set higher than both the high and low logic levels of the logic integrated circuit, changes to the circuit can be made easily, and the actual integrated circuit can be obtained in a very short period of time after the circuit has been determined. effective.
なお、上記実施例ではＰチャネルアルミゲートＭＯ３集
積回路を示したが、Ｎチャネルアルミゲ−１−ＭＯＳ、
又はアルミゲートＣＭＯ３集積回路でも全（同様の方法
が適用できる。またシリコン基板）ＭＯ３集積回路に対
しても類供の方法が適用可能である。In the above embodiment, a P-channel aluminum gate MO3 integrated circuit is shown, but an N-channel aluminum gate MO3 integrated circuit,
Alternatively, a similar method can also be applied to an aluminum gate CMO3 integrated circuit.A similar method can also be applied to a silicon substrate MO3 integrated circuit.
以上のように、この発明によれば、回路の変更をトラン
ジスタの有無でなく、トランジスタのしきい値の変更で
実現するようにしたので、回路変更が容易に、かつ回路
を決定してから希望の集積回路が得られるまでの期間を
短縮できる効果がある。As described above, according to the present invention, the circuit is changed not by the presence or absence of a transistor, but by changing the threshold value of the transistor. This has the effect of shortening the time it takes to obtain an integrated circuit.
第１図はマスクＲＯＭの回路の一部を示す図、拓２図は
従来の方法により第Ｆ図の回路を実現した場合のアドレ
ス線２ａに沿った断面図、第３図（ａ）〜（ｄｌはその
各製造工程を示す断面図、第４図はこの発明の一実施例
による半導体集積回路の製造方法により第１図の回路を
実現した場合のアドレス線２ａに沿った断面図、第５図
Ｔａ） （ｂ）は第４図の装置における各トランジスタ
の特性図及びその測定回路の回路図、第６図（ａｌ〜ｆ
ｄｌは第４図の構造を実現するための各製造工程を示す
断面図である。
２ａ・・・アドレス線、３ａ、３ｂ・・・接地線、５ａ
。
５ｂ・・・データ線、４ａ・・・通常のトランジスタ、
４ａ゛・・・イオン注入されたトランジスタ、７・・・
酸化膜、１０・・・イオン注入された領域、８・・・シ
リコン基板（半導体基１）、１５・・・レジスト（マス
ク）。
なお図中同一符号は同−又は相当部分を示す。
代理人 大 岩 増 雄
第１図
第２図
第３図
第４図
第５図
第６図FIG. 1 is a diagram showing a part of the circuit of a mask ROM, FIG. 2 is a sectional view taken along the address line 2a when the circuit of FIG. F is realized by the conventional method, and FIGS. dl is a cross-sectional view showing each manufacturing process, FIG. 4 is a cross-sectional view taken along the address line 2a when the circuit of FIG. 1 is realized by the semiconductor integrated circuit manufacturing method according to an embodiment of the present invention, and FIG. Figure Ta) (b) is a characteristic diagram of each transistor in the device of Figure 4 and a circuit diagram of its measurement circuit, and Figure 6 (al to f
dl is a sectional view showing each manufacturing process for realizing the structure of FIG. 4. 2a...address line, 3a, 3b...ground line, 5a
. 5b...data line, 4a...normal transistor,
4a゛... Ion-implanted transistor, 7...
Oxide film, 10... Ion-implanted region, 8... Silicon substrate (semiconductor base 1), 15... Resist (mask). Note that the same reference numerals in the figures indicate the same or equivalent parts. Agent Masuo Oiwa Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6
Claims (1)
ランジスタからなるＭＯ３型論理集積回路を製造する方
法であって、上記複数の絶縁ゲート型トランジスタを所
定のパターン配列にて半導体基板中に形成する工程と、
該絶縁ゲート型トランジスタが形成された半導体基板上
に上記トランジスタのうち回路形成上不要なトランジス
タに相当する部分が開口されたマスクを形成する工程と
、上記不要トランジスタのみにイオンを注入して該不要
トランジスタのしきい値を上記ＭＯ３型論理集積回路の
ハイ及びロウの両輪理レベルより高める工程とを備えた
ことを特徴とする半導体集積回路の製造方法。(11) A method for manufacturing an MO3 type logic integrated circuit consisting of a plurality of insulated gate transistors formed in a semiconductor substrate, the method comprising forming the plurality of insulated gate transistors in a predetermined pattern arrangement in the semiconductor substrate. process and
A step of forming a mask on the semiconductor substrate on which the insulated gate transistor is formed, in which a portion of the transistor that is unnecessary in circuit formation is opened, and ions are implanted only into the unnecessary transistor to remove the unnecessary transistor. A method for manufacturing a semiconductor integrated circuit, comprising the step of raising the threshold voltage of a transistor above both high and low logic levels of the MO3 type logic integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228823A JPS60119773A (en) | 1983-12-01 | 1983-12-01 | Manufacture of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228823A JPS60119773A (en) | 1983-12-01 | 1983-12-01 | Manufacture of semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60119773A true JPS60119773A (en) | 1985-06-27 |
Family
ID=16882415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58228823A Pending JPS60119773A (en) | 1983-12-01 | 1983-12-01 | Manufacture of semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119773A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288464A (en) * | 1985-06-14 | 1986-12-18 | Ricoh Co Ltd | Semiconductor memory device |
| JPS6228729U (en) * | 1985-08-02 | 1987-02-21 |
-
1983
- 1983-12-01 JP JP58228823A patent/JPS60119773A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288464A (en) * | 1985-06-14 | 1986-12-18 | Ricoh Co Ltd | Semiconductor memory device |
| JPS6228729U (en) * | 1985-08-02 | 1987-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268950A (en) | Post-metal ion implant programmable MOS read only memory | |
| US4219836A (en) | Contact programmable double level polysilicon MOS read only memory | |
| US4406049A (en) | Very high density cells comprising a ROM and method of manufacturing same | |
| US6301148B1 (en) | Method of isolating a SRAM cell | |
| US4326329A (en) | Method of making a contact programmable double level polysilicon MOS read only memory | |
| US4208727A (en) | Semiconductor read only memory using MOS diodes | |
| US4342100A (en) | Implant programmable metal gate MOS read only memory | |
| JPH0222546B2 (en) | ||
| US4550490A (en) | Monolithic integrated circuit | |
| JPS60119773A (en) | Manufacture of semiconductor integrated circuit | |
| US6841822B2 (en) | Static random access memory cells | |
| US6001691A (en) | Method of manufacturing a triple level ROM | |
| JPS5968964A (en) | Manufacture of semiconductor device | |
| KR950012558B1 (en) | Method of manufacturing a mask rom | |
| JPH0714013B2 (en) | Semiconductor device | |
| JPS6122470B2 (en) | ||
| JP2610906B2 (en) | Method for manufacturing BiMOS semiconductor circuit device | |
| JP3228171B2 (en) | Method for manufacturing semiconductor memory device | |
| JP2525150B2 (en) | Method for manufacturing MOS semiconductor device | |
| KR0147773B1 (en) | Method for manufacturing thin film transistor | |
| JPH08111511A (en) | Fabrication of semiconductor device | |
| JP2002246472A (en) | Semiconductor device | |
| JPH0760861B2 (en) | Method for manufacturing semiconductor device | |
| JPH05299614A (en) | Manufacture of rom semiconductor storage device | |
| JPS60207364A (en) | Manufacture of integrated circuit device |