JPS60118961A - Common area access control system of memory - Google Patents

Abstract

PURPOSE:To attain read and write of a semaphor with one access by transmitting a common area occupying signal until an access unit reading the semaphor performs rewrite. CONSTITUTION:The system is constitued that ECC check circuits 3-1-3-n are provided in access units 2-1-2-n so as to use an access mode of a read modify write. In accessing a split area CRk from an access unit 2-i for example, the unit 2-i sets the semaphor Sk to ''1'' by access mode = [read.modity.write] and stores the value of the semaphor Sk read in this case to the unit 2-i. Then the value of the stored semaphor Sk is checked and when the value is ''0'', the split area CRk is made accessible and when the value is ''1'', the area is made disable for accessing.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、複数のアクセス・ユニットによるメモリの共
通領域のアクセスにおいて、アクセス許可／禁止を示す
セマフォのアクセス競合を回避するようにしたメモリの
共通領域アクセス制御方式％式％ 〔従来技術と問題点〕 第１図はデータ処理システムの構成例を示す図である。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention provides a memory common area that avoids access conflicts of semaphores indicating access permission/prohibition when a plurality of access units access a common memory area. Area Access Control Method % Formula % [Prior Art and Problems] FIG. 1 is a diagram showing an example of the configuration of a data processing system.

第１図において、１はメモリの共通領域、２−１ないし
２−ルはアクセス・ユニットを示す。In FIG. 1, 1 indicates a common area of memory, and 2-1 and 2-rule indicate access units.

メモリの共通領域（Ｃｏｍｍｏｎ　Ｒｅｇｉｏｎ　）　
１は、ＣＲ１ないしＣＲＡに分割され、各々のアークセ
ス・ユニット２−１ないし２−ルは、独立に動作する。Common region of memory
1 is divided into CR1 to CRA, and each arc access unit 2-1 to 2-R operates independently.

ここで、成るアクセス・ユニッｌ−２−ｉ（１≦Ｌ≦ｒ
Ｌ）がメモリの共通領域１の分割領域ＣＲｋ（１≦に≦
ｌ）をアクセスしていたとき、他のアクセス・ユニット
が同じく分割領域ＣＲ，をアクセスすると、分割領域Ｃ
Ｒｋの内容は保証されなくなってしまう。そこで、分割
領域ＣＲ，ないしＣＲｔのアクセス許可／禁止を示すセ
マ７　オ（Ｓｅｍａｐｈｏｒｅ　）　ＳｔないしＳｔを
メモリの共通領域１にその分割に対応して設ける方法が
一般に知られている。この方法では、分割領域ＣＲ＆を
アクセスするときは先にセマフォＳｋを読み出し、その
値により以下のように処理される。Here, the access unit consisting of l-2-i (1≦L≦r
L) is the divided area CRk (1≦≦ of the memory common area 1)
l), when another access unit also accesses the divided area CR, the divided area C
The contents of Rk are no longer guaranteed. Therefore, a method is generally known in which semaphores St to St indicating permission/inhibition of access to the divided areas CR to CRt are provided in the common area 1 of the memory corresponding to the division. In this method, when accessing the divided region CR&, the semaphore Sk is first read out, and the following processing is performed based on its value.

■　セマフォＳｋ＝ゝ１′（分割領域ＣＲｋのアクセス
禁＋、）−）の場合、他のプログラムを実行するか、セ
マフォＳｋが解除されるまで待つ。(2) If semaphore Sk=1' (prohibited access to divided area CRk+,)-), execute another program or wait until semaphore Sk is released.

■　セマフォ５ｋ＝＝゛０′（分割領域ＣＲｋのアクセ
ス許可）の場合、セマフォ５ｋ−１１′にして、他のア
クセス中ユニットからのアクセスを禁止し、分割領域Ｃ
Ｒ，のアクセスを開始する。そして、分割領域ＣＲｋの
アクセスを完了すると再びセマフォｓｋ＝ゝ０′とする
。■ If semaphore 5k==゛0' (access permission for divided area CRk), set semaphore 5k-11' to prohibit access from other accessing units, and
Start accessing R. Then, when the access to the divided area CRk is completed, the semaphore sk is set to 0' again.

このような方法による従来のセマフォ読み出し及び書き
換えは、以下のように行われる。Conventional semaphore reading and rewriting using such a method is performed as follows.

■　アクセスしたい分割領域ＣＲ＆に対応するセマフオ
Ｓｋを読み出す。■ Read the semaphore Sk corresponding to the divided area CR& that you want to access.

■　セマフォｓｋ＝　’ｏ’を確認する。■ Check semaphore sk = 'o'.

■　セマフォＳｋに１１′を會き込む。■ Insert 11' into semaphore Sk.

これを、例えば２つのアクセス争ユニット２−ｉと２−
ノが同時に分割領域ＣＲｋをアクセスしようとする場合
について示したのが第２図である。このような場合、第
２図から明らか々ように、２つのアクセス中ユニッ）２
−ｉと２−１が同じ分割領域ＣＲｋを同時にアクセスし
てしま−うことになる。For example, two access contention units 2-i and 2-
FIG. 2 shows a case in which both parties attempt to access divided region CRk at the same time. In such a case, as is clear from Fig. 2, the two accessing units)
-i and 2-1 will access the same divided area CRk at the same time.

そこで、先にセマフォＳｋを読み出したアクセス・ユニ
ット２−ｉは、セマフォＳｋの書き込みを行うまで共通
領域占有信号（ｌｏｃｋ信号）を出す必要がある。共通
領域占有信号は、成るアクセス・ユニットが共通領域を
アクセスしている間、他のアクセス・ユニットからのそ
の共通領域へのアクセスを抑える信号である。そのため
、従来は、制御回路が複雑になるなどの問題があった。Therefore, the access unit 2-i that read the semaphore Sk first needs to issue a common area occupation signal (lock signal) until it writes the semaphore Sk. The common area occupancy signal is a signal that suppresses access to the common area from other access units while the access unit is accessing the common area. Therefore, conventionally, there have been problems such as a complicated control circuit.

〔発明の目的〕[Purpose of the invention]

本発明は、上記の考察に基づくものであって、セマフォ
の読み出しから書き換えまでを１回のアクセスで行い、
他のアクセス・ユニットからのアクセスを禁止する必要
のないメモリの共通領域アクセス制御方式を提供するこ
とを目的とするものである。The present invention is based on the above considerations, and includes reading and rewriting a semaphore in one access.
It is an object of the present invention to provide a memory common area access control method that does not require prohibiting access from other access units.

〔発明の構成〕[Structure of the invention]

そのために本発明のメモリの共通領域アクセス制御方式
は、共通領域を分割し分割に対応してアクセス許可／禁
止を示すセマフォ・ヒ゛ットを有するメモリと該メモリ
をアクセスする複数のアクセス・ユニットとを備えたデ
ータ処理システムにおいて、上記複数のアクセスやユニ
ットのそれぞれは、上記共通領域をアクセスする際、１
回のアクセスによりセマフォ・ビットを読み込み且つア
クセス禁ＩＪ−に書き換える処理を行うとともに読み込
んだセマフォ・ビットの内容を保持し、しかる後、保持
したセマフォ・ビットの内容がアクセス許可の状態を示
しているかアクセス禁止の伏線を示しているかを調べる
処理を行うように構成されたことを特徴とするものであ
る。To this end, the memory common area access control system of the present invention divides a common area and includes a memory having semaphore bits indicating access permission/prohibition corresponding to the division, and a plurality of access units that access the memory. In the data processing system, each of the plurality of accesses and units accesses the common area,
With each access, the semaphore bits are read and rewritten to access-prohibited IJ-, and the contents of the read semaphore bits are retained, and after that, whether the contents of the retained semaphore bits indicate the access permission status. This feature is characterized in that it is configured to perform processing to check whether there is a foreshadowing of access prohibition.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第３図は本発明の１実施例構収を示す図、第４図はアク
セス−ユニット内の構成を示すブロック図である。図に
おいて、１と２−１ないし２−ルは第１図に対応するも
のを示し、３−１ないし３−　ｎはＥＣＣ（Ｅｒｒｏｒ
　Ｃｈｅｃｋｉｎｇ　ａｎｄ　Ｃｏｒｒｅｃｔｆｏｎ　
）回路、４はメモリ、５は読み出しデータ・レジスタ、
６はエラー訂正回路、７はセマフォ・ビット・レジスタ
、８はパリティ作成回路、９はアライナを示す。FIG. 3 is a diagram showing the configuration of one embodiment of the present invention, and FIG. 4 is a block diagram showing the internal configuration of the access unit. In the figure, 1 and 2-1 to 2-n indicate those corresponding to FIG. 1, and 3-1 to 3-n indicate ECC (Error
Checking and correct phone
) circuit, 4 is memory, 5 is read data register,
6 is an error correction circuit, 7 is a semaphore bit register, 8 is a parity generation circuit, and 9 is an aligner.

本発明は、第３図に示すように、各アクセス・ユニット
２−１カいし２−ｎにＥＣＣ回路３−１ないし３−　ｎ
に設け、リード・モディファイ・ライトのアクセス・モ
ードを使えるようにする。例えばアクセス・ユニツ）２
−ｉが分割領域１＆をアクセスする場合、アクセス・ユ
ニツｌ−２−ｉは、まず分割領域ＣＲｋをアクセスする
のに先立ってセマフォＳｋヲアクセス・モード＝１リー
ド・モディファイ・ライト″によって′１″にセットす
る。このとき、読み出したセマフォＳｈの値をアクセス
・ユニット２−２内に保持しておく。そして、この保持
したセマフォＳｋの値を調べ、セマフォＳｋ　の１直７
５二加″である場合には分割領域ＣＲｋをアクセス可と
し、セマフォＳｈの値が１１“である場合には分割領域
ＣＲｋをアクセス不可とする。なお、アクセス・ユニッ
）２−ｉは、分割領域ＣＲＡのアクセスが終了した場合
にはセマフォＳｋに１０“を書き込み、分割領域ＣＲｋ
を他のアクセス中ユニットに解放する。As shown in FIG. 3, the present invention provides ECC circuits 3-1 to 3-n for each access unit 2-1 to 2-n.
, so that read/modify/write access modes can be used. For example, Access Units)2
When -i accesses divided area 1&, access unit l-2-i first accesses divided area CRk by writing semaphore Skwo access mode = 1 read modify write'' to '1''. Set to . At this time, the read value of semaphore Sh is held in the access unit 2-2. Then, check the value of this retained semaphore Sk, and check the value of semaphore Sk.
If the value of the semaphore Sh is 11'', the divided area CRk is made accessible, and if the value of the semaphore Sh is 11'', the divided area CRk is made inaccessible. Note that when the access unit) 2-i finishes accessing the divided area CRA, it writes 10" to the semaphore Sk, and writes 10" to the divided area CRk.
to other accessing units.

アクセス・ユニット内の構成を示したのが第４図である
。第４図において、読み出しデータ・レジスタ５はメモ
リ４からの読み出しデータをラッチするものであり、エ
ラー訂正回路６は読み出しデータのエラー訂正を行うも
のであり、パリティ作成回路８はデータ訂正に必要なパ
リティを作成するものでちる。アライナ９は、アクセス
・モード−１ライト“により書き込みデータのみを選択
し、アクセス争モード＝１リード・モディファイ慟ライ
ト“により読み出しデータと書き込みデータを選択する
ものである。例えば、読み出しデータが１６＋２パリテ
イとすると、書き込みデータは、１６＋２パリテイの場
合と８＋１パリテイの場合とがある。FIG. 4 shows the configuration inside the access unit. In FIG. 4, the read data register 5 latches the read data from the memory 4, the error correction circuit 6 corrects errors in the read data, and the parity creation circuit 8 performs the necessary correction for the data. It's something that creates parity. The aligner 9 selects only write data in the access mode=1 write, and selects read data and write data in the access contest mode=1 read/modify/write. For example, if the read data has a parity of 16+2, the write data may have a parity of 16+2 or a parity of 8+1.

ライト時（２ＢＷｒｉｔｅ時）、アライナ９の出力は書
き込みデータが１６ピツトとなる。リード拳モディファ
イ・ライト時（ＩＢＷｒｉｔｅ時）、アライナ９の出力
は読み出しデータと書き込みデータがそれぞれ８ビツト
、全体で１６ビツトとなる。なお、メモリ書き込み時は
データ・パリティは必要としない。以上の読み出しデー
タ・レジスタ５、エラー訂正回路６、パリティ作成回路
８とアライナ９によりＥＣＣ回路を構成する。セマフォ
・ビット・レジスタ７は、読み出しデータ僧レジスタ５
、エラー訂正回路６を通して読み出したデータのセマフ
ォ会ビットをラッチするものである。セマフォ・ビット
が、アクセス・モード＝１リード・モディファイ争ライ
ト“によシセマフｉ・ビット・レジスタ７にラッチされ
ると、その後このラッチした内容をみてメモリ４の共通
領域のアクセスが可能か否かを調べる。At the time of writing (during 2BWrite), the output of the aligner 9 is written data of 16 pits. At the time of read fist modify write (IBWrite), the output of the aligner 9 is 8 bits each for read data and write data, and 16 bits in total. Note that data parity is not required when writing to memory. The read data register 5, error correction circuit 6, parity creation circuit 8, and aligner 9 constitute an ECC circuit. Semaphore bit register 7 is read data register 5
, latches the semaphore bit of data read out through the error correction circuit 6. When the semaphore bit is latched into the semaphore bit register 7 by access mode = 1 read/modify content write, the latched contents are then checked to determine whether access to the common area of memory 4 is possible. Find out.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、リー
ド・モディファイ・ライトにより、セマフォの読み出し
から書き換えまでを１回のアクセスで行うので、従来の
方式のように、セマフォを読み出したアクセス・ユニッ
トが書き換えを行うまで共通領域占有信号を出して他の
アクセス・ユニットからのアクセスを禁止するという必
要がなくなる。従って、制御回路が簡単に々る。As is clear from the above description, according to the present invention, reading and rewriting the semaphore are performed in one access by read-modify-write. There is no need to issue a common area occupation signal to prohibit access from other access units until a unit performs rewriting. Therefore, the control circuit can be easily constructed.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はデータ処理システムの構成例を示す図、第２図
は２つのアクセス・ユニットが同時に共通領域をアクセ
スしようとする場合の例を説明する図、第３図は本発明
の１実施例構成を示す図、第４図はアクセス・ユニット
内の構成を示すブロック図である。 １・・・メモリの共通領域、２−１ないし２−ｎ・・・
アクセス・ユニット、３−１ないし３−ｎ・・・ＥＣＣ
回路、４・・・メモリ、５・・・読み出しデータ・レジ
スタ、６・・・エラー訂正回路、７・・・セマフォΦビ
ットーレジスタ、８・・・パリティ作成回路、９・・・
アライナ。 特許出願人　富士通株式会社 状、ｍ→　盲　谷　四　部FIG. 1 is a diagram showing an example of the configuration of a data processing system, FIG. 2 is a diagram explaining an example in which two access units attempt to access a common area at the same time, and FIG. 3 is an example of an embodiment of the present invention. FIG. 4 is a block diagram showing the structure inside the access unit. 1... Common area of memory, 2-1 to 2-n...
Access unit, 3-1 to 3-n...ECC
Circuit, 4... Memory, 5... Read data register, 6... Error correction circuit, 7... Semaphore Φ bit register, 8... Parity creation circuit, 9...
aligner. Patent applicant: Fujitsu Ltd., m → Shibuya Shibu

Claims (1)

【特許請求の範囲】[Claims] 共通領域を分割し分割に対応してアクセス許可／禁止を
示すセマフォ拳ビットを有するメモリと該メモリをアク
セスする複数のアクセス・ユニットとを備えたデータ処
理システムにおいて、上記複数のアクセス・ユニットの
それぞれは、上記共通領域をアクセスする際、１回のア
クセスによりセマフォ参ビットを読み込み且つアクセス
禁止に書き換える処理を行うとともに読み込んだセマフ
ォ・ビットの内容を保持し、しかる後、保持したセマフ
ォ・ビットの内容がアクセス許可の状態を示しているか
アクセス禁止の状態を示しているかを調べる処理を行う
ように構成されたことを特徴とするメモリの共通領域ア
クセス制御方式。In a data processing system comprising a memory having a semaphore bit that divides a common area and indicates access permission/prohibition corresponding to the division, and a plurality of access units that access the memory, each of the plurality of access units When accessing the above common area, the semaphore bit is read and rewritten to prohibit access in one access, and the content of the read semaphore bit is retained, and after that, the content of the retained semaphore bit is 1. A memory common area access control method, characterized in that the method is configured to perform processing to check whether the access is permitted or the access is prohibited.