JPS60116289A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、固体撮像素子に関し、特に半導体基板上に光
電変換素子および各素子の光学情報を取出す電荷転送素
子（Ｃｈａｒｇｅ　Ｃｏｕｐｔｅｄ　Ｄｅｖｉｃｅ　、
以下ＣＣＤと記す）を集積化して作られた固体撮像素子
に関するものである。

〔発明の背景〕

固体撮像素子は、テレビジョン放送で使用されている撮
像用電子管と同等程度の解像力を備えた撮像板を必要と
する。このためには、垂直方向に５００個、水平方向に
５００〜１０００個を配列した絵素（光電変換素子）マ
トリックスと、それに相当する走査素子が必要である。

したがって、固体撮像素子は、高集積化が可能なＭＯ８
大規模回路技術を用いて製造され、半導体基板上に光電
変換素子および各素子の光学情報を取出すＣＣＤ’に−
Ｘ　１．％　ｌ＋λＩ　ｎ　Ｑ　Ｌ　４　・、ｓ５７　
ｈ　竺ｆ−４ｋ　（ＪＩ　Ｉｋ　ｌ　−ｒ　ｌｅｅ　ｒ
−ねる。

第１図は、低雑音を特徴とするＣＣＤ型固体撮像素子の
基本構成図である。

第１図において、■は光ダイオード等からなる光電変換
素子、２および３は光電変換素子群に蓄積された光信号
電荷を出力回路ヰに取り出すための垂直ＣＣＤシフトレ
ジスタおよび水平ＣＣＤシフトレジスタ、５−１．５−
２は光ダイオードに蓄積された電荷を垂直ＣＯＤシフト
レジスタ２に送り込も転送ゲートである。ここで、垂直
ＣＣＤシフトレジスタ２は、通常２相ないし牛相のり四
ツク・パルスで、また水平ＣＣＤシフトレジスタ３は、
通常２相のクロック・パルスで、それぞれ駆動される。

この固体撮像素子は、そのままの形態では白黒撮像素子
であるが、上部にカラー・フィルタを積層することによ
り、各光ダイオード１に色情報が備えられるため、カラ
ー撮像素子となる。そして、この固体撮像素子は、小型
、軽量、メインテナンス・フリー、低消費電力等の利点
を備えているため、将来が期待されているが、絵素数が
少なく、解像度も低いという問題がある。

すなわち、ＭＯ８集積回路技術を用いて作っても、絵素
数は５００（垂直方向）Ｘ４００（水平方向）程度であ
る。また、インタレースは、垂直シフトレジスタ２の構
成上の制約により、第１フイールドでは５−１で示す奇
数行を読み出し、第２フイールドでは５−２で示す偶数
行を読み出す方法を用いざるを得す、前フィールドに蓄
積された電荷が５０％残ってしまう、いわゆる残像の問
題がある。　〜 そこで、この問題を改善するため、本発明の発明者の１
人は共同提案者とともに、２行を同時に読み出すことが
可能なＣＣＤ型撮像素子を提案した（実願昭５６７１４
９４９２号、特願昭５７−１９５δ１５号各ツ］細薔参
照）。これら先願のうち、実願昭５６−１４９４９２号
明細書に示されるモノは、水平ＣＣＤシフトレジスタも
２行設けなければならず、２列の垂直ＣＣＤシフトレジ
スタから２行の水平ＣＣＤシフトレジスタに電荷を送り
込も場合の転送効率が低いという問題がある。

また、特願昭５７−１９５８１５号明細書に示されるも
のは、第２図に示すように、２行の垂直ＣＣＤシフトレ
ジスタ２−１．２−２から１行の水平ＣＣＤシフトレジ
スタ３に電荷を送り込もものである。この撮像素子によ
れば、２行間時読出インタレース走査方式を実現するこ
とが可能であり、その結果フィールド残像を完全になく
すことが可能である。

第２図いおいて、２−１．２−２は絶縁分離帯８を挾ん
で対向する２列の垂直ＣＣＤシフトレジスタ、６は２列
の垂直ＣＯＤシフトレジスタ２−１．２−２で送られて
きた２系列の信号電荷を、時間順次なｌ系列の信号に変
換する結合回路であって、複数個のクロック・パルス（
Ｃ，、Ｃ，・・・Ｃ）により駆動される。水平ＣＣＤシ
フトレジスタ３は、例えばδ相のクロック・パルスによ
って駆動され、その単位段は３組のＣＣＵ電極から構成
される。垂直ＣＣＤシフトレジスタ２−１により送られ
てきた光信号電荷Ａと、垂直ＣＣＤシフＢは、結合回路
６を通ることにより、Ａ、Ｂ交互の順序、つまり時間順
次な１系列の信号列に変換されて、水平ＣＣＤシフトレ
ジスタ３に送り込まれる。したがって、水平ＣＯＤシフ
トレジスタ３を構成する３組の電極のうち、隣接する２
組の電極下に信号電荷ＡとＢが入り、これらの２系列の
信号は水平ＣＣＤシフトレジスタ３のシフト動作により
、出力回路ヰに向ってＡ、Ｂ、空席、Ａ。

Ｂ、空席、・・・・・の順で転送される。

第２図において、７−１．７−２あるいは７−４、．７
−３は光ダイオード１−１．１−２あるいはｌ−４，ｌ
−３に蓄積された信号電荷を対応する垂直ＣＣＤシフト
レジスタ２−１．２−２に送り込むための転送ゲートで
ある。このように、２列の垂直ＣＣＤシフトレジスタ２
−１．２−２（７）組を複数組設けることにより、隣接
する２行の光ダイオードの信号電荷を、−水平走査期間
内に同時に読み出すことができる。同時に読み出す２行
として、第１フイールドでは（１，２）　、（３゜４−
）、（５，６）−・−（２ｍ−２，２ｎ−１）行の光ダ
イオードを、また第２フイールドでは第１フイールドに
対し１行ずれた１１１１の光ダイオード、つまり　（２
，３）、（４，５）、（６，７）・・・・・　（２ｎ−
１，２ｎ）行を、それぞれ選択することによりインタレ
ース走査が可能となる。

−水平定査期間内に２行を同時に読み出すことにより、
フィールドごとに全行の光ダイオードの信号電荷を読み
出すことができ、これにより残像の発生は防止される。

またインタレース走査を行うことができるので、鮮明な
画像が得られる。しかしながら、第２図の固体撮像素子
をこおいては、次のような欠点がある。すなわち、結合
回路６において、２つの転送チャネル９−１．９−２に
転送効率の差、つまりばらつきが存在すると、例えばチ
ャネル９−１に取り残された電荷がチャネル９−２をｉ
重過する信号に混入し、解像度が低下する（白黒撮像素
子の場合）。

さらに、カラー撮像素子の場合には、解像度の低下に加
えて、混色が発生する。

また、結合回路６のレイアウト設計は、限られた寸法内
に収めなけ第１ばならないという制約があるため、より
微細な加工寸法を使用せざるを得す、歩留りの低下を生
ずる。さらに、クロック・パルス数が増加するため、カ
メラ回路を接離にするという問題もあり、実際には実用
化が難しい。

〔発明の目的〕

本発明の目的は、上記のような間顯点を解決し、解像度
を低下させず、かつ混色を発生させずに、カメラ回路の
簡素化と素子の歩留り向上を図り１、しかも残像の発生
を防止できる固体撮像素子を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明の固体撮像素子は、同
一半導体基板上に、２次元状に配列した光電変換素子と
、該光電変換素子に蓄積された光信号霜荷を転送する２
系列の垂直ＣＣＤシフトレジスタと、該垂ｉｔ（ＣＣＤ
シフトレジスタからの信号電荷を出力に向Ｇ−＋て転送
する水平ＣＯＤシフトレジスタとを集積した固体撮像素
子において、２系列の上記垂直ＣＣＤシフトレジスタか
ら送られた信号電荷を−Ｆ記水平ＣＣＤシフトレジスタ
の隣接する電極下にそれぞれ直接送り込も手段と、上記
水平ＣＣＤシフトレジスタの隣接型枠下の２系列の信号
電荷を、■系列の信号電荷ずつ空き電極に移す繰り返し
動作により、出力方向に転送する手段とを有することに
特徴がある。

〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第３図は、本発明の一実施例を示ず固体撮像素子の構成
図である。

第３図において、２−０（’Ｂ）から２−２１（Ａ）ま
では垂直ＣＣＤシフトレジスタであって、絶縁分離帯８
を挾んで２−１（Ａ）と２−２　（Ｂ）。

２−３（Ａ）と２−４　（Ｂ）　、２−５　（Ａ）と２
−６　（Ｂ）　、・・・・・がそれぞれ対向するＡ、Ｂ
の２系列を彫成している。１−１〜１−４−は光ダイオ
ードであって、１−１〜１−４の組み合わせは垂直方向
に同じような配置で繰り返され、さらに水平方向の異な
る列でも２列ごとに同じ配置で繰り返される。光ダイオ
ード１−１〜１−４のうち、１−　Ｉ　ＬＬ　垂直Ｃ，
；ｅ　Ｄ　シフ　）　レジｘ　夕２−１　（Ａ　）に、
１−２は垂［白ＣＯＤシフトレジスタ２−２（Ｂ）ｆ、
１−３は垂直ＣＣＤシフトレジスタ２−０　（Ｂ）に、
］−４は垂直ＣＣＤシフトレジスタ２−３（Ａ）に、そ
れぞれ信号電荷を転送する。

３二のように、光ダイオード１−１および１−４の信号
電荷は系列Ａの垂直ＣＣＤシフトレジスタで転送される
ので、系列Ａの信号と呼び、光ダイオード１−２および
１−３の信号電荷は系列Ｂの垂１１ｉｉ　ＣＣＤシフト
レジスタで転送されるので、系列Ｂの信号と呼ぶ。

１０は水平ＣＣＤシフトレジスタであり、垂直ＣＣＤシ
フトレジスタ２によって送られてきた信号は、直接、水
平ＣＣＤシフトレジスタ１０に送り込まねる。ここで、
系列Ａ、Ｂの信号は、水平ＣＣＤシフトレジスタ１０の
隣接するビットに入り　（矢印１１−’Ａ、１１−Ｂで
示す）、１ビツトを置いて次の隣接するビットにも系列
Ａ、Ｈの信号が入る。このように、水平ＣＣＤシフトレ
ジスタ１０では、３ビツトを１組として、系列への信号
、系列Ｂの信号、信号の入っていない空きビットの順序
が繰り返し配列される。隣接ビットに収容された２梁列
の信号は、後述する２重転送モードの産１作により出力
回路手に向けて転送される。

しかし、通常は、３ビツトのうちの１ビツトのみを使用
して信号を転送する単一転送動作により、転送が行われ
る。なお、坑３図において、水平ＣＣＤシフトレジスタ
、ｌＯの繰り返し単位を３ビツトで構成しているため、
クロック数（相数）は３相を仮定しているが、クロック
数を増加しても差し支えないときには、こねより相数の
多い水平ＣＯＤシフトレジスタを構成することができる
。

第４図〜第７図は、それぞれ第３図における素子の電荷
転送動作を説明する図である。

第４図（ａ）は、垂直ＣＣＤシフトレジスタから水平Ｃ
ＣＩ）シフトレジスタへ電荷を転送する場合の垂直ＣＣ
Ｄシフトレジスタの駆動回路の接続図、第４図（ｂ）　
４．１電荷転送時の表面ポテンシャルを示す図、第５図
（→は垂直、水平ＣＯＤシフトレジスタの駆動パルスの
タイムチャート、第５図（ｂ）は水平ＣＯＤシフトレジ
スタの駆動回路の接続および表面ポテンシャルを示す図
、第６図は第３図における２重転送モードの説明図、第
７図は第０図におけるクロック・パルス波形と信号電荷
のシフト動作を示すタイムチャートである。

以ヒの各図にしたがって、垂直ＣＣＤシフトレジスタか
ら水平ＣＯＤシフトレジスタへの直接転送動作を説明す
る。

第４図（ａ）において、２は垂直ＣＣＤシフトレジスタ
領域、１０は水平ＣＣＤシフトレジスタ領域をそれぞれ
示している。垂直、水平ＣＣＤシフトレジスタはともに
、第１層目の電Ｉｌｊ　１４−１と第２層目の電極１４
−２で構成されており、通常、電極１４−１．１４−２
にはいずれも多結晶シリコンが用いられる。第４−図（
，１）には、垂直シフトレジスタ２の終端部分と水平シ
フトレジスタｌＯの先端部分のみが示されており、垂直
ＣＣＤシフトレジスタ２は４相クロックｖ、、　ｖ３．
　ｖ、、　ｖ、に駆動されるため、これらに対応して４
個の′電極１４Ｄ、１４Ｅ、１４Ｆ、１４Ｇがこの順序
で繰り返し配列される。また、水平ＣＯＤシフトレジス
タ１０は３相クロツクＨ□ｌ　８２．　Ｈ８で駆動され
るため、これらに対応して３個の’ｉＷ極１４Ａ。

１４Ｂ、１４Ｃがこの順序で繰り返し配列さｔ］る。

第３図の水平ＣＣＤシフトレジスタ１００３ビツトは、
上記３個の電極１４Ａ、　１４Ｂ、１４（１２重伝送モ
ードで転送されることにより、出力回路４に送出される
。

なお、第４図、第５図において、１５は半導体基板、１
６は半導体基板と電＠　（１４−’１．１４−２）を市
、気的に絶縁する薄い酸化膜（ゲート酸化膜）、１７は
水平ＣＣＤシフトレジスタの第２層目電極下の表面ポテ
ンシャルを高くするため（障壁を形成するため）にイオ
ン打込みした基板と同型の不純物層である。すなわち、
イオン打込みは、基板がＰ型の場合には、不純物層１７
にもＰ型を形成するボロン原子を打込も。

第５図＜ａ）に示すように、垂直ＣＣＤシフトレジスタ
から水平ＣＣＤシフトレジスタへの電荷転送は、通常、
水平帰線期間に行われる。

垂直ＣＣＤシフトレジスタにより最終ビットまで転送さ
れてきた系列Ａ（または系列Ｂ）の電荷Ｑ、　（または
ＱＢ）は、時間ｔ。では垂直クロック・パルスＶ８．Ｖ
、が”Ｉ　Ｉ＋レベルにあるため、第４図（ａ）　、　
’　（ｂ）に示すように、電極１４−ＩＧ、１４−−２
Ｇ下のポテンシャル井戸に一時蓄積される。

時間ｔ□　では、クロック・パルスｖ、カ”Ｏ＋＋レベ
ルに’：下カリ、同時に水平クロック・パルｘＨよ　お
よびＨ８が”１″レベルに上がるため、電極１４−ＩＧ
Ｓ１４−２Ｇの下に蓄積されていた電荷Ｑ□（またはＱ
Ｂ）は、垂直シフトレジスタ２の電極１４−２Ｇと水平
シフト・レジスター０の電極１４−ＩＡの下方のポテン
シャル井戸に移動する（第４図（ｂ）参照）。

次に、時間ｔ、では、クロック・パルスＶは”０”ルベ
ルに下がるため、電荷Ｑ、（またはＱＢ）は電極１４−
ＩＡの下方のポテンシャル井戸のみに蓄積されることに
なり、垂直ＣＣ’Ｄシフトレジスタから水平ＣＣＤシフ
トレジスタへの電荷転送が完了する（第４図（ｂ）参照
）。このようにして、時間ｔ２　ではこの状態が保持さ
ね、時間ｔ８　以後水平走査期間に移るので、水平クロ
ック・パルスＨ工、　Ｈ２，Ｈ８の駆動により、電荷Ｑ
Ａ（またはＱＤ）は水平方向に転送される（第５図（ａ
）参照）。

なお、第５図（ａ）　、　（ｂ）において、電荷ＱＡの
ときには時間ｔ８　でクロック・パルスＨ２を、電荷Ｑ
Ｂのときには時間ｔ、でクロック・ノぐルスＨ１を、そ
れぞれ電極１４−２Ａ、１４−２Ｂに印加することによ
り、水平ＣＣＤシフトレジスタの電極１４−２Ａ下には
系列Ａの信号電荷ＱＡが、また電極ｌ＋−２Ｂ丁には系
列Ｂの信号電荷ＱＢが送り込ま才する。

第５図（ｂ）は、系列Ａ、Ｂの信号電荷ＱＡ、ＱＢが、
水平ＣＣＩ）シフトレジスタにＱ容された状態を示すも
のである。第５図（ｂ）から明らかなように、クロック
・パルスＩ４□、Ｈ２が電極（Ｊ印加されると、その電
極の表面ポテンシャル電位は低下し、そこに信号電荷Ｑ
Ａ、ＱＢが＄積されるが、クロック・パルスが印加さね
ない電極のポテンシャル電位は低下することなく、高い
電位を保持する。そして、第５図（ｂ）に示すように、
系列Ａ、Ｂの信号電荷ＱＡ、ＱＢは隣接するビット下に
各々収容され、もう１つのビット（クロック・パルスＨ
８が印加される電極下）は空きの状態になっている。

次に、第５図（ａ）に示す水平走査期間には、１２００
０周期で°“１″と”０″が変化する３相クロツク・パ
ルスにより、水平ＣＣＤシフトレジスタを２重転送モー
ドで動作させるので、２系列Ａ、Ｂの信号は時間順次に
出力回路に向けて転送される。

ここで、第６図により、２重転送モードを説明する。第
６図は、第５図（ｂ）の表面ポテンシャル状態を模式的
に表現したもので、上から順に時間ｔ８’　ｔ４１　ｔ
６１　ｔ６の電荷蓄積状態を示している。

なお、第６図では、第１層電極は省略して、第２層電極
１４−２のみの動作について述べる。

１．４−２Ａ、１４−２Ｂ、１４−２Ｃは、水平ＣＣＤ
シフトレジスタを構成する３ビツトの電極であって、前
述の動作の結果、時間ｔ８　では、電極１．４−２　Ｂ
に系列Ａの信号ＱＡが、電極１４−２Ａに系列Ｂの信号
ＱＥが収容されており、電極１４−２Ｃは空きの状態に
なってし）る。水平走査期間に入り時間ｔ４　になると
、クロ・ンク・ノくルスＨは＋　Ｉ　１１レベルに上が
り、クロック・パルスＨ，！は”０”レベルに下がるた
め、電極１４−２Ｂの下に蓄積されていた電荷ＱＡは１
ビット分前進し、これまで空の状態であった電極１４−
２Ｃの下に送られる（矢印１６で示す）。この時点で、
クロツタ・パルスＨ工は、これまでと同じ”１”レベル
にあるため、電荷ＱＢ　は電荷１４−２Ａｋ−蓄積さね
たままの状態を保つ。時間ｔ５　になると、クロック・
パルスＨ８は°゛ｌ″ｌ″レベルであるため、電荷へは
そのまま電極１４−２Ｃの下に蓄積され、一方、クロッ
ク・パルスＨ（ま”１″レベルに上がす、クロック・パ
ルスＨはＯＩ＋レベルに下がるため、電荷喝は１ビット
分前に進み、こねまで空の状態であった電極１４−２１
３　＆こ送られる（矢印１９で示す）。この結果、今度
番ま電極１４−２Ａが空の状謔になる。同時に、時間ｔ
４１ｔｌ！の転送動作を通して、系列Ａ、Ｈの信号（ま
ともに１ビット分前進したことになる。時間ｔ６　では
、前述の時間ｔ、と同じ動作が行われるが、電荷ＱＡ、
ＱＢは１１３間ｔ、のときに比べてさらに１ビット分前
進する。

次に、時間１７（図示せず）では、時間ｔ、と同じ動作
が行われるが、電荷ＱＡ、ＱＢは時間ｔ６のときに比べ
てさらに１ビット分前進する。以下、同じ動作が繰り返
し行われて、出力回路４に２系列の信号を交互に送るこ
とができる。

ザ１７図（ａ）、（ｂ）は、それぞれ第６図におけるク
ロック・パルスＨ□、　Ｈｌ　＋　ＨＢ　と信号電荷Ｑ
Ａ、ＱＢのシフト動作を示すタイムチャートである。な
お、第６図では、水平ＣＣＤシフトレジスタの右側から
左側に向って電荷が転送されているが、第７図では、時
間軸が左から右に向って進むものとする。

水平ＣＣＤシフトレジスタの３相クロツク・パルスＨ工
ｌ　Ｈ２１ＨＢ　は１２０°の周期で”■”、０”を繰
り返えすので、第７図（ａ）のＨ，、Ｈ，、Ｈ８で示す
位相の波形となる。矢印で示すｔ８　の時点では、Ｉ」
０．　Ｉ（、、のパルスがＩ　Ｉ＋レベルであるため、
第７図）（ｂ）の時刻ｔ８　で示すように、電極１４−
２Ａ、１４−２Ｂの下に信号電荷ＱＢ□ｒ　Ｑ７．工が
蓄積される。次に、矢印ｔ、の時点ではＨ８，Ｈ，のパ
ルスが′ｌ”レベルであるため、第７図（ｂ）の時刻ｔ
。

で示すように、クロック・パルスＨ８が印加される電＃
ｊ　１４−２　Ｃに信号電荷ＱＡ工が移るが、クロック
・パルスＨ工が印加される電極１４−２Ａでは信号電荷
魁、は蓄積されたままである。次に、第７図（ａ）のｔ
５　の時点では、Ｈ，、Ｈ８のパルスが１”レベルであ
るため、クロック・パルスＨ，が印加さねる電極１４−
２Ｂに信号電荷ＱＢ□は移るが、クロック・パルスＨ８
が印加さねる電極１４−２Ｃでは、信号電荷ＱＡ工は蓄
積されたままである。次に、第７図（ａ）の七〇　の時
点ては、Ｈ□ｌ　Ｈ。

のパルスが”１”レベルであるため、再びｔ、のときと
同じ電極１４−２Ａ、１４−２Ｂにパルスが印加される
が、そのときの電荷はシフトされているため、Ｎ極１４
−２Ａ、１４−２Ｂに蓄積されていた信号電荷ＱＢＩ　
＋　ＱＡＩは信号電荷ＱＡＯ＋　ＱＢ工に変化している
。

このようにして、２重転送が行われる。

第８図は、本発明の他の実施例を示す固体撮像素子の構
成図とクロックのタイムチャートである。

第８図の撮像デ子は、２行同時読み出しで、かつ高解像
度化を図るために、先に提案されたＣＣＩ）撮像素子（
特願昭５７−１９５８１５明細書参照）に対して、結合
部を削除することにより直接転送を採用したものである
。

第８図（姉において、１′−１ａ、　１′−１ｂ、　１
”２　ａ　＋　１’　２　ｂは光ダイオード群、２’−
１，２′−２は垂直ＣＣＤシフトレジスタである。垂直
ＣＣＤシフトレジスタ２′−１を挾んで配置された光ダ
イオード１−１ａ、ｂと、垂直ＣＣＤシフトレジスタ２
′−２を挾んで配置された光ダイオード１′−２ａ　＋
　ｂとは、水平方向の画素ピッチＤの半分（Ｄ／２）だ
けずらして配置されている。

光ダイオード１−１　ａ　ｒ　ｂと１−２ａ、ｂは、垂
直方向に繰り返して配置される。

垂直ＣＯＤシフトレジスタ２’−１，２’−２を駆動す
るクロック・パルスは、第５図（ｂ）に示すように、”
１”　＋＋　Ｍ　＋＋、”ＯＩＩの３つのレベルから成
り、”１゛ルベル（最高電圧）は転送ゲートを開いて、
光ダイオード１’−１ａ、　１）、　１’−２１１，ｂ
（７）電荷を垂直ＣＯＤシフトレジスタ２’−１，２’
−２に送り込む状態を与え、また°°Ｍ″レベル（中間
電圧）は垂直ＣＣＤシフトレジスタ２’−１、２′−２
を駆動する電圧であって、レジスタを構成するＣＣＤ電
極に”ｌ　ＩＩ　、　ＩＩ　Ｑ　＋＋　を交互に加える
ことにより、信号電荷を水子〇ｃＤシフトレジスター　
０’の方に順次転送する。ここで　＋＋　１　＋＋レベ
ルおよびそれに続く”Ｍ　”レベルは、いずれのパルス
においても垂直帰線期間（ＴＢｂ）内に納めらねるが、
第１フイールド（奇Ｉｔ行の光ダイオード１’−１ａ、
ｂ）ではクロックパルスφ□　の＋’＋　１　＋＋レベ
ルがφ　の°゛ドレ ルに比べて所定の時間（ｔｄ′−ｔｄ）だけ早く出力サ
レ、第２フイールド（偶数行の光ダイオード１’−２ａ
、ｂ）では逆にφ、の°°１′”レベルがφ、の１”ル
ベルより早く出方される。このように、各フィールド内
において、φ０．φ、ともに”１″レベルが存在し、が
っその出方時間がフィールドととに反転したパルスを撮
像素子に加えることにより、フィールドごとに１行ずれ
た２行の光ダイオードの信号電荷を読み出すことが可能
となる。

このように、Ｖ、ｉ接する行の信号が垂直ＣＣＤシフト
レジスタ２”　１　、２’−２内では同一時刻に、水平
ＣＣＤシフトレジスタ１０’内では所定の時間／こけ時
間的にずれて転送されるので、信号処理をきわめて簡単
にすることができる。そして、各行ごとに水平方向に１
／２絵素だけ空間的にずらして配列された光ダイオード
１’−１、１′−２の信号が、上下の２行を１組にして
読み出されるので、水平、垂直両方向ともに解像度の向
上を図ることができる。また、垂直ＣＯＤシフトレジス
タ２′−１，２−２により送られてきた信号は、第３図
と同じようにして、直接、水平ＣＣＤシフトレジスタｌ
　Ｏ’の隣接するビット内に送り込まれる。その後、２
系列の信’ｉｊ　Ａ、Ｂは、前述の２重転送モードの動
作により水平ＣＣＤシフトレジスタ１０′内を出力回路
４に向けて転送される。

このように、第３図および第５図の実施例では、いずれ
も２系列の垂直ＣＯＤシフトレジスタにより送られてき
た２系列の信号電荷を、直接水平ＣＣＤシフトレジスタ
の防接するビット内に送り込む構成にしたので、従来よ
り撮像素子で必要とされた結合回路を除去することが可
能である。

〔発明の効果〕

以上説明したように、本発明によれば、２系列の信号電
荷が互いに混入しないので、解像度は低下せず、混色も
発生せず、また結合部がないため、駆動に必要なりロッ
ク・パルス数を削減でき、その結果、カメラ回路の簡素
化、および価格の低下、消費電力の減少につながり、し
かも素子を取り付けるパッケージのピン数も減少するこ
とができ、素子自体の信頼度は向上し、素子の歩留りも
向上する。また、結合部のレイアウト寸法に制約されな
いので、水平方向の光ダイオードの配列ピッチを縮小す
ることができ、高解像度化を図ることが可能となる。

【図面の簡単な説明】

第１図は低雑音を図るＣＣＤ型固体撮像素子の基本構成
図、第２図は先願に係る固体撮像素子のに ｉ−ｓ図は本発明の他の実施例を示す固体撮像素子の構
成図とクロックのタイムチャートである。 １、１−１　−”１　−　牛　、　１′−１、１−’−
２：　ヅＯタ゛　イオード、２．２−１〜２−ｎ、２’
−１，２′−２：垂直ＣＯＤシフトレジスタ、５−１．
５−２．７−１．７−２：転送ゲート、＋：出力回路、
６：結合回路、１０．１０’：水平ＣＣＤシフトレジス
タ０ 第１図 第２図 第　３　図 第４図 （ａ、） ’−１５ （ｂ） ＱＡ（またはＱＢ） 第　５　図 （ａ）

Claims (2)

【特許請求の範囲】
1. （１）同一半導体基板上に、２次元状に配列した光電変
   換素子と、該光電変換素子に蓄積された光信号電荷を転
   送する２系列の垂直ＣＣＤシフトレジスタと、該垂１ｃ
   ｃＤシフトレジスタからの信号電荷を出力に向けて転送
   する水平ＣＣＤシフトレジスタとを集積した固体撮像素
   子において、２系列の上記垂直ＣＣＤシフトレジスタか
   ら送られた信号電荷を−Ｆ記水平ＣＯＤシフトレジスタ
   の瞬接する電極下にそねぞれ直接送り込心手段と、上記
   水平ＣＣＩ）シフトレジスタの瞬接電極下の２系列の信
   号電荷を、１系列の信号電荷ずつ空き電極に移す繰り返
   し動作により、出力方向に転送する手段とを有すること
   を特徴とする固体撮像素子。
2. （２）前記水平ＣＣＤシフトレジスタの転送手段は、３
   相のクロックパルスにより駆動される３つの隣特徴とす
   る特許請求の範囲第１項記載の固体撮像素子。