JPS60115252A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS60115252A JPS60115252A JP22371083A JP22371083A JPS60115252A JP S60115252 A JPS60115252 A JP S60115252A JP 22371083 A JP22371083 A JP 22371083A JP 22371083 A JP22371083 A JP 22371083A JP S60115252 A JPS60115252 A JP S60115252A
- Authority
- JP
- Japan
- Prior art keywords
- internal circuit
- diode
- diodes
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置に関し、特に急峻な動きの入力があ
っても誤動作しないように誤動作防止手段上付加した半
導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field to which the Invention Pertains] The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a malfunction prevention means added thereto to prevent malfunction even if there is a steep motion input.
従来、半導体装置（半導体集積回路）に於いては、入力
端子のインダクタンス、電源端子のインダクタンス及び
入力配線容量が入力信号の動きで共振を開始し半導体装
置の誤動作上越す場合がある。これ全図面を用いて説明
する。Conventionally, in a semiconductor device (semiconductor integrated circuit), the inductance of an input terminal, the inductance of a power supply terminal, and the input wiring capacitance may start to resonate due to the movement of an input signal, which may cause malfunction of the semiconductor device. This will be explained using all the drawings.
第１図は従来の半導体装置の一例のイ／ビーダ ・ンス
を説明するための図である。FIG. 1 is a diagram for explaining the I/V conductance of an example of a conventional semiconductor device.
第１図において％ １は半導体装置基板、２は入力配線
容量以外の内部回路、 Ｌｖｃｃ及びＬＶＥＥは電源端
子のインダクタンス（ケース及びボンティング線）、Ｃ
１〜Ｃ１〜Ｃｍ及びＣ１′〜Ｃ１′〜ｃｍ′は入力配線
容量、 Ｌｒｘ〜Ｌｘｉ−Ｌｘｍ は入力端子のインダ
クタンスである。In Figure 1, %1 is the semiconductor device board, 2 is the internal circuit other than the input wiring capacitance, Lvcc and LVEE are the inductance of the power supply terminal (case and bonding wire), and C
1 to C1 to Cm and C1' to C1' to cm' are input wiring capacitances, and Lrx to Lxi-Lxm are input terminal inductances.
第２図は第１図の交流等価回路図である。FIG. 2 is an AC equivalent circuit diagram of FIG. 1.
第２図において、インダクタンスＬｐは第１図〜Ｃｎ’
−１べての並列容量、インダクタンスＬ！はＬ１ｔ〜Ｌ
ｔ ｉ −Ｌｗｎ の並列インダクタンスである。In Fig. 2, the inductance Lp is from Fig. 1 to Cn'
-1 All parallel capacitances, inductances L! is L1t~L
t i -Lwn is the parallel inductance.
ここで、
Ｌｖｃｃ＝ ＬｖＥｇ
ＬＸ１＝ ・・−−−−＝ Ｌｒ ｉ ＝ ・−・−・
ＬｘｍＣ１＝・−−−＝Ｃｉ ＝−旧−・ＣｎＣ！′＝
・・・・・・＝Ｃｉ’＝・・・・・・＝Ｃｎ’とする。Here, Lvcc= LvEg LX1= ・・・−−−= Lr i = ・−・−・
LxmC1=・---=Ci=-old-・CnC! ′＝
...=Ci'=...=Cn'.
また、内部回路２の高電位側電源端子Ｖｃと低電位側電
源端子Ｖｗとの間は内部回路で決せられる非常に低いイ
ンピーダンスを持っているので交流的にはシ冒−ト状態
と仮定する。Also, since there is a very low impedance determined by the internal circuit between the high potential side power supply terminal Vc and the low potential side power supply terminal Vw of the internal circuit 2, it is assumed that the AC is in a blank state. .
半導体装置の入力端子ＴＩＮの電圧レベルは入力が遷移
した後は固定レベルとなる。入力端子の電圧レベルが急
峻に遷移した時を考えると、蓄えられる電磁エネルギー
と静電エネルギーとでこの等何回路が直列共振全開始し
、入力端子側のａ点と電源端子側のｂ点は、インダクタ
ンスに誘起される電圧と容量に誘起される電圧とが逆位
相で動く。The voltage level of the input terminal TIN of the semiconductor device becomes a fixed level after the input changes. Considering when the voltage level of the input terminal suddenly changes, how many of these circuits will start to fully resonate in series due to the stored electromagnetic energy and electrostatic energy, and point a on the input terminal side and point b on the power supply terminal side will be , the voltage induced in the inductance and the voltage induced in the capacitance move in opposite phases.
即ち、入力端子の電圧レベルが固定レベルに達した後、
この等何回路に流れる交流電流ｙ（Ｉｍｓｉｎωｔとす
ると、容量に誘起される電圧ｎ直Ｉｍ ５ｉａ（ωｔ−
７）、インダクタンスに誘起される電圧はωＬｐＩｍａ
＊（ωｔ＋−Ｈ）及びωＬｔ ｌｍ５ｉｎ（ωｔ＋Ｔ）
となハ容量に誘起される電圧とは位相がπのずれを生ず
る。That is, after the voltage level of the input terminal reaches a fixed level,
If the alternating current y (Im sin ωt) flowing through any of these circuits, then the voltage induced in the capacitance n direct Im 5ia (ωt-
7), the voltage induced in the inductance is ωLpIma
*(ωt+-H) and ωLt lm5in(ωt+T)
A phase shift of π occurs between the voltage induced in the capacitance and the voltage induced in the capacitance.
この結果、第２図で示される交流等価回路のａ点とｂ点
とは位相がπだけずれた共振波形が直流電圧に重畳され
る。ここで％電源端子は高電位側電源端子Ｖｃも低電位
側電源端子ＶＥも同相で動くため半導体装置の内部回路
２の内部レベルはすべてＶＣ，ＶＢと同相で動く。この
結果、第１図に示す入力端子の基板側（ａｔａ２・・・
ａｎ）は電源端子の基盤側Ｖｃ、Ｖｚと逆相で動くため
、内部回路２で発生されるリファレンス電圧と入力信号
の基盤側（ａｍ・・・ａａ）の電圧とは逆相で動く。As a result, a resonant waveform whose phase is shifted by π between points a and b of the AC equivalent circuit shown in FIG. 2 is superimposed on the DC voltage. Here, since the % power supply terminal operates in the same phase as both the high potential side power supply terminal Vc and the low potential side power supply terminal VE, the internal levels of the internal circuit 2 of the semiconductor device all operate in the same phase as VC and VB. As a result, the board side of the input terminal (ata2...
an) moves in opposite phase to the base side Vc and Vz of the power supply terminal, so the reference voltage generated in the internal circuit 2 and the voltage on the base side (am...aa) of the input signal move in opposite phase.
第３図は従来品及び本発明における入力端子側及び電源
端子側の各点に現われる電圧の波形図である。FIG. 3 is a waveform diagram of voltages appearing at each point on the input terminal side and power supply terminal side in the conventional product and the present invention.
第３図で曲線ａ、ｂは第２図のａ点及びｂ点での電圧波
形上水し、 ＶＩＮは久方電圧レベル、Ｖｒｅｆはリフ
ァレンス電圧を示す。第３図に示すように、入力電圧レ
ベルＶＩＮがリファレンス［圧Ｖｒｅｆ ト交差してｈ
る。この交差があるため、半導体装置は、入力に急峻な
動きがあるときは誤動作を起すという欠点があった。In FIG. 3, curves a and b represent the voltage waveforms at points a and b in FIG. 2, VIN represents the voltage level, and Vref represents the reference voltage. As shown in FIG. 3, when the input voltage level VIN crosses the reference voltage Vref
Ru. Because of this intersection, the semiconductor device has the disadvantage of causing malfunctions when there is a sudden movement in the input.
・ 〔発明の目的〕
本発明の目的は、上記欠点を除去し、入力の急峻な動き
があったとき直列共振によって誤動作することを防いだ
半導体装置を提供することにある。- [Object of the Invention] An object of the present invention is to provide a semiconductor device which eliminates the above drawbacks and prevents malfunction due to series resonance when there is a steep movement of the input.
本発明の第１の発明の半導体装置は、内部回路と、該内
部回路の入力端子にアノードが接続され該内部回路のレ
ファレンス電圧端子にカソードが接続される第１のダイ
オードと、前記入力端子にカソードが接続され前記レフ
ァレンス電圧ｍ子に７ノードが接続される第２のダイオ
ードとを半導体基板に含んで構成される。A semiconductor device according to a first aspect of the present invention includes an internal circuit, a first diode having an anode connected to an input terminal of the internal circuit and a cathode connected to a reference voltage terminal of the internal circuit, and a first diode connected to the input terminal. A semiconductor substrate includes a second diode having a cathode connected thereto and a second diode having seven nodes connected to the reference voltage m.
本発明の第２の発明の半導体装置祉、内部回路と、該内
部回路の入力端子に一方の電極が接続する容量素子と、
該容量素子の他方の電極に７ノードが接続し前記内部回
路のリファレンス電圧端子にカソードが接続する第１の
ダイオードと、前記容量素子の他方の電極にカソードが
接続し前記リファレンス電圧端子にアノードが接続する
第２のダイオードと上手導体基板に含んで構成される。A semiconductor device according to a second aspect of the present invention, an internal circuit, a capacitive element whose one electrode is connected to an input terminal of the internal circuit,
a first diode having seven nodes connected to the other electrode of the capacitive element and a cathode connected to the reference voltage terminal of the internal circuit; a first diode having a cathode connected to the other electrode of the capacitive element and an anode connected to the reference voltage terminal; The second diode to be connected is included in the upper conductor substrate.
次に本発明の実施例について図面音用いて説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
第４図鉱本第１の発明の一実施例の等価回路図である。FIG. 4 is an equivalent circuit diagram of an embodiment of the first invention of Minemoto.
この実施例は、内部回路２と、この内部回路２の入力端
子Ｔｘｗにアノードが接続され内部回路のレファレンス
電圧端子Ｔｖｒｅｆにカソードが接続される第１のダイ
オードＤＩと、入力端子ＴｒＮｙｃカソードが接続され
レファレンス電圧端子Ｔｖｒｅｆニアノードが接続され
る第２のダイオードＤ２とを半導体基板ｌに含んで構成
される。In this embodiment, an internal circuit 2, a first diode DI whose anode is connected to the input terminal Txw of the internal circuit 2 and a cathode connected to the reference voltage terminal Tvref of the internal circuit, and a cathode of the input terminal TrNyc are connected. The semiconductor substrate 1 includes a second diode D2 to which the near node of the reference voltage terminal Tvref is connected.
この実施例においては、第１及び第２のダイオードＤＩ
、Ｄ２としてショットキ障壁ダイオードを用いている。In this embodiment, the first and second diodes DI
, D2 are Schottky barrier diodes.
第１及び第２のダイオードＤＩ。first and second diodes DI;
Ｄｚはクランプ回路全構成している。また、第４図にお
いては入力端子としてｌ端子のみ記入しているが、全入
力端とも共通である。Dz constitutes the entire clamp circuit. Further, although only the l terminal is shown as an input terminal in FIG. 4, it is common to all input terminals.
半導体装置の入力に急峻な動きがあって直列共振を開始
したとき、入力端子ＴｘＮとリファレンス電圧端子Ｔｖ
ｒｅｆとの間のｆ交流電位差は、前述の通シー
−ｌｍ５ｉ１１（ωｔ−−）＝＝ ” ｌｍ００８ωｔ
ωＣ）、１ ２ −７６７
となる。このとき
Ｉ 匠Ｉｍ ＣＸＩＩ Ｇ） ｔ ：ｉ： Ｄ Ｃｏ
ｆ ｆｓｅ ｔ ｌ≧Ｖｆ ８ ＢＤであれば、クラン
プが掛シ、共振回路に蓄えられたエネルギーは、ショッ
トキ障壁ダイオード内で消費されて共振レベルは大幅に
軽減されて誤動作に対しても大きな動作余裕を得ること
ができる。When there is a sudden movement in the input of the semiconductor device and series resonance starts, the input terminal TxN and the reference voltage terminal Tv
The f alternating current potential difference between
ωC), 1 2 −767. At this time I Takumi Im CXII G) t :i: D Co
If f fse t l≧Vf 8 BD, the clamp is engaged, the energy stored in the resonant circuit is consumed within the Schottky barrier diode, the resonance level is significantly reduced, and there is a large operating margin against malfunction. can be obtained.
第３図に波形ａ／ 、 ｂ／ で示すように、入力が急
峻に立上った後、ショットキ障壁ダイオードでクランプ
がかかル、それ以後の共振を抑えることができる。As shown by waveforms a/ and b/ in FIG. 3, after the input rises steeply, the Schottky barrier diode is clamped, and subsequent resonance can be suppressed.
第５図は本第２の発明の一実施例の等価回路図である。FIG. 5 is an equivalent circuit diagram of an embodiment of the second invention.
この実施例は、内部回路２と、この内部回路２の入力端
子ＴＩＮに一方の電極が接続する容量素子ＣＣＬと、こ
の容量素子の他方の電極にアノードが接続し内部回路２
のリファレンス電圧端子Ｔｖｒｅｆにカソードが接続す
る第１のダイオードＤ１と、容量素子ＣＣＬの他方の電
極にカソードが接続しリファレンス電圧端子Ｔｖｒｅｆ
にアノードが接続する第２のダイオードＤｚとｔ半導体
基板に含んで構成される。即ち、ダイオードＤ１．Ｄｘ
と容量素子ＣＣＬとでクランプ回路を構成する。また、
ダイオードＤｉ、Ｄｘにはショットキ障壁ダイオードを
使用している′。容量素子ＣＣＬは直流電路を断ち。This embodiment includes an internal circuit 2, a capacitive element CCL whose one electrode is connected to the input terminal TIN of the internal circuit 2, and an anode connected to the other electrode of this capacitive element.
A first diode D1 whose cathode is connected to the reference voltage terminal Tvref of
The semiconductor substrate includes a second diode Dz whose anode is connected to the semiconductor substrate. That is, diode D1. Dx
and a capacitive element CCL constitute a clamp circuit. Also,
Schottky barrier diodes are used for the diodes Di and Dx. Capacitive element CCL cuts off the DC current path.
入力直流電位差がＶｆｌｌＢｎより大きくなる場合のシ
ョットキ障壁ダイオードの直流電流を切シ、入力端子に
対する負荷効果全軽減し、交流成分のみ過渡的にクラン
プが掛るようにしている。When the input DC potential difference becomes larger than VfllBn, the DC current of the Schottky barrier diode is cut off, the load effect on the input terminal is completely reduced, and only the AC component is transiently clamped.
以上詳細に説明したように１本発明によれば、入力に急
峻な動きがあっても誤動作するのを、防止することので
きる半導体装置が得られる。As described in detail above, according to the present invention, a semiconductor device can be obtained that can prevent malfunction even if there is a steep movement in the input.
第１図は従来の半導体装置の一例のインピーダンス全説
明するための図、第２図は第１図の等価回路図、第３図
は従来品及び本発明品における入力端子側及び電源端子
側の各点に現われる電圧の波形図、第４図は本第１の発
明の一実施例の等価回路図、第５図は本Ｗｃ２の発明の
一実施例の等価回路図である。
ｌ・・・・・・半導体基板、２・・・・・・内部回路、
Ｃ，Ｃｔ〜Ｃｍ 、σ１〜Ｃ’ｍ 、 Ｃｈｔ ・−−
−−・入力配線容量、 ＣＣＬ・・・・・・容量素子、
Ｄｌ、 Ｄｚ・・・・・・ダイオード、Ｌｌ。
Ｌｘｘ〜Ｌｔｎ・・・・・・入力端子のインダクタンス
ｓ Ｌ ｐ 。
Ｌｖｃｃ 、 Ｌｖｍｚ・・・・・・電源端子のインダ
クタンス、ＴＩＮ・・・・・・入力端子、Ｔｐ・・・・
・・電源端子、Ｔｖｒｅｆ・・・・・・リファレンス電
圧端子、Ｖｃ・・・・・・高電位側電源端子、■ト・・
・・・低電位側電源端子、ＶＩＮ・・・・・・入力電圧
レベル、 Ｖｒｅｆ・・・・・・リファレンス電圧。
第 １ 回
叢２図
ｔ ・
第３ 閉
第４回
恭Ｓ 口Fig. 1 is a diagram for explaining all the impedances of an example of a conventional semiconductor device, Fig. 2 is an equivalent circuit diagram of Fig. 1, and Fig. 3 is a diagram of the input terminal side and power terminal side of the conventional product and the product of the present invention. A waveform diagram of the voltage appearing at each point, FIG. 4 is an equivalent circuit diagram of an embodiment of the first invention, and FIG. 5 is an equivalent circuit diagram of an embodiment of the invention Wc2. l...Semiconductor substrate, 2...Internal circuit,
C, Ct~Cm, σ1~C'm, Cht ・---
--・Input wiring capacitance, CCL... Capacitive element,
Dl, Dz...Diode, Ll. Lxx~Ltn... Inductance s L p of the input terminal. Lvcc, Lvmz...Inductance of power supply terminal, TIN...Input terminal, Tp...
...Power supply terminal, Tvref...Reference voltage terminal, Vc...High potential side power supply terminal,
...Low potential side power supply terminal, VIN...Input voltage level, Vref...Reference voltage. 1st series 2 drawings ・ 3rd closed 4th Kyo S mouth
Claims (2)
が接続され該内部回路のレファレンス電圧端子にカソー
ドが接続される第１のダイオードと、前記入力端子にカ
ソードが接続され前記レファレンス電圧端子にアノード
が接続される第２のダイオードと上半導体基板に含むこ
と全特徴とする半導体装置。(1) an internal circuit; a first diode having an anode connected to an input terminal of the internal circuit and a cathode connected to a reference voltage terminal of the internal circuit; and a first diode having a cathode connected to the input terminal and connected to the reference voltage terminal; A semiconductor device comprising: a second diode to which an anode is connected; and an upper semiconductor substrate.
接続する容量素子と、該容量素子の他方の電極にアノー
ドが接続し前記内部回路のリップ、レンス電圧端子にカ
ソードが接続する第１のダイオードと、前記容量素子の
他方の電極にカソードが接続し前記リファレンス電圧端
子にアノードが接続する第２のダイオードと全半導体基
板に含むことを特徴とする半導体装置。(2) an internal circuit and a capacitive element whose one electrode is connected to the input terminal of the internal circuit; and a capacitive element whose anode is connected to the other electrode of the capacitive element and whose cathode is connected to the lip and lens voltage terminals of the internal circuit. A semiconductor device comprising: a second diode having a cathode connected to the other electrode of the capacitive element and an anode connected to the reference voltage terminal; and a second diode having a second diode connected to the reference voltage terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22371083A JPS60115252A (en) | 1983-11-28 | 1983-11-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22371083A JPS60115252A (en) | 1983-11-28 | 1983-11-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60115252A true JPS60115252A (en) | 1985-06-21 |
| JPH0362022B2 JPH0362022B2 (en) | 1991-09-24 |
Family
ID=16802448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22371083A Granted JPS60115252A (en) | 1983-11-28 | 1983-11-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60115252A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4940450A (en) * | 1987-06-17 | 1990-07-10 | Mitsubishi Jidosha Kogyo Kabushiki Kaisha | Power transmission system using toothed belt of engine for vehicle |
| JP2015023177A (en) * | 2013-07-19 | 2015-02-02 | 富士通セミコンダクター株式会社 | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858763A (en) * | 1981-10-05 | 1983-04-07 | Toshiba Corp | Manufacture of semiconductor device |
-
1983
- 1983-11-28 JP JP22371083A patent/JPS60115252A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858763A (en) * | 1981-10-05 | 1983-04-07 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4940450A (en) * | 1987-06-17 | 1990-07-10 | Mitsubishi Jidosha Kogyo Kabushiki Kaisha | Power transmission system using toothed belt of engine for vehicle |
| JP2015023177A (en) * | 2013-07-19 | 2015-02-02 | 富士通セミコンダクター株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362022B2 (en) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5585732B2 (en) | Gate drive device | |
| Gariboldi et al. | A 70 m/spl Omega/intelligent high side switch with full diagnostics | |
| US6051936A (en) | Electronic lamp ballast with power feedback through line inductor | |
| KR20100111721A (en) | Uninterruptible power supply apparatus | |
| CN104038084A (en) | Rectifier Circuit | |
| WO2019163205A1 (en) | Power semiconductor module and power conversion device using same | |
| JP2003199343A (en) | Zero-cross detecting circuit | |
| JPS60115252A (en) | Semiconductor device | |
| US6459605B1 (en) | Low inductance transistor module with distributed bus | |
| US4591966A (en) | Rectifying network | |
| US20230060651A1 (en) | Frequency Converter | |
| TWI239709B (en) | Rectifier circuit matched for power factor correction | |
| JPWO2018046565A5 (en) | ||
| JPH08126322A (en) | Dc power supply | |
| JP2005529533A (en) | Data carrier with integrated circuit having ESD protection circuit | |
| JPH01268451A (en) | Overvoltage suppressing circuit for semiconductor device | |
| JPH01209951A (en) | Power conversion device | |
| RU2339151C2 (en) | Circuit for alternating voltage from constant voltage generation | |
| JPH0636591Y2 (en) | Bridge type rectifier circuit device | |
| CN217607714U (en) | Power supply chip and non-isolated power supply system for household appliances | |
| JPH0433361A (en) | Hybrid integrated circuit device | |
| JPS642540Y2 (en) | ||
| JP6559380B1 (en) | Power semiconductor module and power conversion device using the same | |
| JP2804753B2 (en) | Hybrid integrated circuit device | |
| US3401326A (en) | Three phase inverter circuit having three stage ring counter and power inverters with ferro-resonant wave shaping circuits |