JPS60114908A - 運転優先順序制御装置 - Google Patents
運転優先順序制御装置Info
- Publication number
- JPS60114908A JPS60114908A JP22232383A JP22232383A JPS60114908A JP S60114908 A JPS60114908 A JP S60114908A JP 22232383 A JP22232383 A JP 22232383A JP 22232383 A JP22232383 A JP 22232383A JP S60114908 A JPS60114908 A JP S60114908A
- Authority
- JP
- Japan
- Prior art keywords
- equipment
- programmable controller
- command signal
- reset
- interlock flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、具体的にはコンベア等による物の軸ｌ送の制
御、または液体などの配管系統の１宿ｌに係り、特に複
数の独立した設備が共通設備を使用する場合に、優先順
位を与えて送１転制仙する運転優先順序制御装置に関す
るものである。
御、または液体などの配管系統の１宿ｌに係り、特に複
数の独立した設備が共通設備を使用する場合に、優先順
位を与えて送１転制仙する運転優先順序制御装置に関す
るものである。
従来のこの種制御装置を説明するものとして第１．２図
に示すものかあった。図において、（１）は各設イｍｔ
（２１、（３）、（４）・・・（ｎ）が、共通に使用
される共通設備で、設備（２）を流、れて来た物体は、
共通設備を通って下流設備（２）へと流れていく。同じ
く設備（３）を流れて来た物体は、共通設備（１）全通
って設備（３）の下流設備へと流れていく、設備（４）
〜（ｎ）についても同じである。
に示すものかあった。図において、（１）は各設イｍｔ
（２１、（３）、（４）・・・（ｎ）が、共通に使用
される共通設備で、設備（２）を流、れて来た物体は、
共通設備を通って下流設備（２）へと流れていく。同じ
く設備（３）を流れて来た物体は、共通設備（１）全通
って設備（３）の下流設備へと流れていく、設備（４）
〜（ｎ）についても同じである。
しかし、このような場合、設備（２）から共通設備（１
）へ流れているとき、設備（３）から共通設備（１）へ
、設（ｉｆｆ＋ （４１から共通設備ｆｉｌへも流れ込
むとすれば、共通設備（１）Ｋは設備ｍと（３）と（４
）からの物体が混入してしまい製品に悪影管ヲ及ぼすた
め、共通設備（１１では１種類匂上の物体が混在しては
ならないと言う製品ｆＭ造上の制約がある場合の制能：
としては、設備（２）から共通設備〔１１へが１、れて
いる肴、合は、残シの設備（３）〜（ｎ）が共通設備（
１）へ流れ込むことができる状態となっていても設備（
２）が流れ終えるまで待機していて、設備（２１が計れ
終って、設備（３）〜（ｎ）の内で保弄の悪いものから
次に肺し出すことが望ましく、共通設備（１）には常に
１ｆ（Ｉ！類の物しか流れないようにすることが好まし
い。
）へ流れているとき、設備（３）から共通設備（１）へ
、設（ｉｆｆ＋ （４１から共通設備ｆｉｌへも流れ込
むとすれば、共通設備（１）Ｋは設備ｍと（３）と（４
）からの物体が混入してしまい製品に悪影管ヲ及ぼすた
め、共通設備（１１では１種類匂上の物体が混在しては
ならないと言う製品ｆＭ造上の制約がある場合の制能：
としては、設備（２）から共通設備〔１１へが１、れて
いる肴、合は、残シの設備（３）〜（ｎ）が共通設備（
１）へ流れ込むことができる状態となっていても設備（
２）が流れ終えるまで待機していて、設備（２１が計れ
終って、設備（３）〜（ｎ）の内で保弄の悪いものから
次に肺し出すことが望ましく、共通設備（１）には常に
１ｆ（Ｉ！類の物しか流れないようにすることが好まし
い。
しかるに、従来のこの棟のｍ−としては第２図に示すよ
うなものであった。この第２図において、（イ）、廁、
闇、および印はそれぞれ別々の設備１を動かすそれぞれ
別々の盤に組込まれたリレー−１路で、コイル（２）、
（Ｂ）、（Ｃ）、（６）はそれぞれの設備の運転指令信
号として使われ、それぞれ常閉接点（ａ）％（ｂ）、（
Ｃ）、（ｄ） ’ｋ ！ スル。ｔ ７ｖ、 接Ａ （
Ｓｒ１ ）、（Ｓｒ１）。
うなものであった。この第２図において、（イ）、廁、
闇、および印はそれぞれ別々の設備１を動かすそれぞれ
別々の盤に組込まれたリレー−１路で、コイル（２）、
（Ｂ）、（Ｃ）、（６）はそれぞれの設備の運転指令信
号として使われ、それぞれ常閉接点（ａ）％（ｂ）、（
Ｃ）、（ｄ） ’ｋ ！ スル。ｔ ７ｖ、 接Ａ （
Ｓｒ１ ）、（Ｓｒ１）。
（Ｓｒ１ ） 、 （Ｓｒ１ ）はそれぞれの設備（２
１、（３１、（４１、（団の起動指令信号であって起動
で閉、停止で開となるような信号である。この第２図に
おいて、例えば接点（Ｓｒ１）が閉となると、コイル（
ト）が〃ノ磁されその＃点が設備（３＋、（４）、（５
）の運転指令信号回路に第２図に示す如くｂ格点インタ
ロックとして入シコイル（Ｂ）、（Ｃ）、（ハ）が＃１
ＴｉＢぜルないような回路となり、設備（２）だけしか
伊転できない。ところが、接点（Ｓｒ１ ）が閉となシ
コイル（３）が消硲されると、接点（Ｓｒ１）、（Ｓｒ
１ ） 、 （Ｓ Ｔ５ ）のいずれもが閉、即ち設備
（３）、（４１、（５）の起動１ｇ号が同誌に出ている
場合は、コイル（Ｂ＞％（Ｃ）、■）か同賂に励碩坏れ
ることになり結果として設備（３）、（４１、（５）の
内どれが遜・転されるかわからないものとなる。
１、（３１、（４１、（団の起動指令信号であって起動
で閉、停止で開となるような信号である。この第２図に
おいて、例えば接点（Ｓｒ１）が閉となると、コイル（
ト）が〃ノ磁されその＃点が設備（３＋、（４）、（５
）の運転指令信号回路に第２図に示す如くｂ格点インタ
ロックとして入シコイル（Ｂ）、（Ｃ）、（ハ）が＃１
ＴｉＢぜルないような回路となり、設備（２）だけしか
伊転できない。ところが、接点（Ｓｒ１ ）が閉となシ
コイル（３）が消硲されると、接点（Ｓｒ１）、（Ｓｒ
１ ） 、 （Ｓ Ｔ５ ）のいずれもが閉、即ち設備
（３）、（４１、（５）の起動１ｇ号が同誌に出ている
場合は、コイル（Ｂ＞％（Ｃ）、■）か同賂に励碩坏れ
ることになり結果として設備（３）、（４１、（５）の
内どれが遜・転されるかわからないものとなる。
このため通常は優先順位全般けて運転優先順位の高い設
備から運転するものであるか、この場合、優先１１婉位
を決定するために第２図に示す回路にψに優先順位を決
める複雑なｐ１路を追加する心安かあった。
備から運転するものであるか、この場合、優先１１婉位
を決定するために第２図に示す回路にψに優先順位を決
める複雑なｐ１路を追加する心安かあった。
本＠明は上記のような従来のものの欠点を除去するため
になされたもので、指数設備のそれぞれに各設備７ｉｌ
−運転ＩＩｌ制御するプログラマブルコントローラ（１
−Ｊ下、ＰＣと称す）を備え、どれかのＰＣで運転指令
信号が出れｌｌ−１′、その連転指令信号を２０間で伝
達すると共に、どのＰＣでもその運転指令イ百号で１が
立つような専用の起動インタロックフラグを設けるよう
にし運転設備を対応したＰＣの運転指令信号が運転終了
によりリセットされたとき、各ＰＣ毎に、その運転指令
信号のリセットによりそれぞれ時限の違ったオフディレ
ィタイマで各ＰＣの専用起動インタロック７２グをリセ
ットするようにしておき、そのリセットに各ＰＣで制御
される設備に運転優先順序を与えて各ＰＣに時間差のあ
る動作をもたせどれが１つのＰＣが担当する設備しか運
転できないようにすることができる運転優先順序制御装
置全提供することを目的としている。
になされたもので、指数設備のそれぞれに各設備７ｉｌ
−運転ＩＩｌ制御するプログラマブルコントローラ（１
−Ｊ下、ＰＣと称す）を備え、どれかのＰＣで運転指令
信号が出れｌｌ−１′、その連転指令信号を２０間で伝
達すると共に、どのＰＣでもその運転指令イ百号で１が
立つような専用の起動インタロックフラグを設けるよう
にし運転設備を対応したＰＣの運転指令信号が運転終了
によりリセットされたとき、各ＰＣ毎に、その運転指令
信号のリセットによりそれぞれ時限の違ったオフディレ
ィタイマで各ＰＣの専用起動インタロック７２グをリセ
ットするようにしておき、そのリセットに各ＰＣで制御
される設備に運転優先順序を与えて各ＰＣに時間差のあ
る動作をもたせどれが１つのＰＣが担当する設備しか運
転できないようにすることができる運転優先順序制御装
置全提供することを目的としている。
以下、本発明の一実施例を第３図について散切する。第
３図において、（２０ＰＣ）、（３０ＰＣ）、（４０Ｐ
Ｃ） −−−、（ｎＯＰＣ）はそれぞれ設個＋ （Ｊａ
、 １（Ｈｌ、曲、帝畢・（ｐＯ）の運転を受け持つｐ
ｃ、ａυ、（８１）、＠η、・・・（ｎｌ）は各ＰＣが
受け持つ設４ｈを起動するための起動指令信号、（至）
、（至）、す、・・（ｎ３）は運転指令信号のリセット
信号であり、（財）、例、■、・＃（ｎ４）は運転指令
リセット信号によりリセットされると共に起動指令信号
と起動インタロックフラグの反転信号との論理８１ｒを
セット入力として運転指令信号を蝮数のプログラマブル
コントローラにプログラマブルコントローラ間伝送する
フリップ７０ッグ、に）、（３５）、（４５）、・争・
０（ｎ５）は各プログラマブルコントローラ間ニおける
運転指令信号の論理和出力の反転信号によって起動する
タイマ、晴、６埠、輪・＠（ｎ２）はタイマ出力ラリセ
ット入力とすると共に上記論理オｕ出力をセット入力と
して上記起動インタロックフラグを出力するフリップ７
０ツブである。また、（至）Ｊ。
３図において、（２０ＰＣ）、（３０ＰＣ）、（４０Ｐ
Ｃ） −−−、（ｎＯＰＣ）はそれぞれ設個＋ （Ｊａ
、 １（Ｈｌ、曲、帝畢・（ｐＯ）の運転を受け持つｐ
ｃ、ａυ、（８１）、＠η、・・・（ｎｌ）は各ＰＣが
受け持つ設４ｈを起動するための起動指令信号、（至）
、（至）、す、・・（ｎ３）は運転指令信号のリセット
信号であり、（財）、例、■、・＃（ｎ４）は運転指令
リセット信号によりリセットされると共に起動指令信号
と起動インタロックフラグの反転信号との論理８１ｒを
セット入力として運転指令信号を蝮数のプログラマブル
コントローラにプログラマブルコントローラ間伝送する
フリップ７０ッグ、に）、（３５）、（４５）、・争・
０（ｎ５）は各プログラマブルコントローラ間ニおける
運転指令信号の論理和出力の反転信号によって起動する
タイマ、晴、６埠、輪・＠（ｎ２）はタイマ出力ラリセ
ット入力とすると共に上記論理オｕ出力をセット入力と
して上記起動インタロックフラグを出力するフリップ７
０ツブである。また、（至）Ｊ。
μｓ、ａＳ、Ｉｔ ＠ ＠（ｎ８）はｈｉｍ回路（ＡＩ
！ｉＤ回路）、ＩＺ７１．０７）、１７）、−−−（ｎ
７）は論理和回路（ＯＲ回路）を示す。
！ｉＤ回路）、ＩＺ７１．０７）、１７）、−−−（ｎ
７）は論理和回路（ＯＲ回路）を示す。
次に、上記構成を備えた連転優先順序ｌｌｉ制御装置の
動作を８５１明する。例えば設備（２）のＰ Ｃ（２０
ＰＣ＞が、共通設備（１）を占有して運転しており、仙
の設備（３）、（４）・・・（ｎ）か次にその共通設備
（１）を占有するためそれぞれ起動指令信号１８１１、
（［１・−（ｎｌ）ｔ−出し七待機している場合、各Ｐ
Ｃは起動指令信号（財）、（８］１．（財）・・（ｎｌ
）と専用起動インタロックフラグの反転した信号（２
６）、（３６） 、（４６）、・・（ｎ６）とのＡＮＤ
によって運転指令信号を得る構成となっているため、設
備（２）のＰＣ（２０ＰＣ）の運転指令信号だけが送出
されて、専用起動インタロックフラグが１であるとき他
の設備は起動できないようになっている。一方、この専
用起動インタロックフラグは各ＰＣで運転指令１に号の
いずれかが出れば、どのＰＣでもその専用起動インタロ
ックフラグ（フリップ７０ツブＨ１、ｊＱ、＋４２＋−
・・（ｎ２）の出りが同時に１が立つようにＰＣ間で伝
達される構成となっている。
動作を８５１明する。例えば設備（２）のＰ Ｃ（２０
ＰＣ＞が、共通設備（１）を占有して運転しており、仙
の設備（３）、（４）・・・（ｎ）か次にその共通設備
（１）を占有するためそれぞれ起動指令信号１８１１、
（［１・−（ｎｌ）ｔ−出し七待機している場合、各Ｐ
Ｃは起動指令信号（財）、（８］１．（財）・・（ｎｌ
）と専用起動インタロックフラグの反転した信号（２
６）、（３６） 、（４６）、・・（ｎ６）とのＡＮＤ
によって運転指令信号を得る構成となっているため、設
備（２）のＰＣ（２０ＰＣ）の運転指令信号だけが送出
されて、専用起動インタロックフラグが１であるとき他
の設備は起動できないようになっている。一方、この専
用起動インタロックフラグは各ＰＣで運転指令１に号の
いずれかが出れば、どのＰＣでもその専用起動インタロ
ックフラグ（フリップ７０ツブＨ１、ｊＱ、＋４２＋−
・・（ｎ２）の出りが同時に１が立つようにＰＣ間で伝
達される構成となっている。
しかして、運転中のＰ Ｃｆ２１の中の運転指令信号（
フリップフロップ（ハ）の出初が運転終了によりリセッ
ト信号りでリセットされたとき、運転指令１ｇ号がＯに
なったことにより動作するそれぞれ賠限限の違った各Ｐ
Ｃのタイマ（ハ）、１３５１、（ハ）・・（ｎ５）で各
ＰＣの専用の起動インタロックフラグ（フリップフロッ
プ映、０ＬＧｉ２・−（ｎ２）の出力）を時間差を持た
せて別々に落すようにすることにより、各ＰＣに起動優
先１１１序を与え、待機中のＰＣの内。
フリップフロップ（ハ）の出初が運転終了によりリセッ
ト信号りでリセットされたとき、運転指令１ｇ号がＯに
なったことにより動作するそれぞれ賠限限の違った各Ｐ
Ｃのタイマ（ハ）、１３５１、（ハ）・・（ｎ５）で各
ＰＣの専用の起動インタロックフラグ（フリップフロッ
プ映、０ＬＧｉ２・−（ｎ２）の出力）を時間差を持た
せて別々に落すようにすることにより、各ＰＣに起動優
先１１１序を与え、待機中のＰＣの内。
１番優先順位の高いＰＣのタイマ、例えばタイマ（３５
）が動作し、フリップフロップ（３つの出力であるう専
用インタロックが０になったとき、すでに待機中のＰＣ
の内ｌ蕾優先１１＠位の高いＰＣは起動信号の１）が出
ていることヲφ件にフリップフロップ（鞠から運転指令
信号が生成されることになり、この運転指令信号は各Ｐ
Ｃに伝送されるため、すなわち、この時、まだ他のタイ
マ顧、（ｎ５）は動作しておらず、優先順位の低いＰＣ
のタイマ卿。
）が動作し、フリップフロップ（３つの出力であるう専
用インタロックが０になったとき、すでに待機中のＰＣ
の内ｌ蕾優先１１＠位の高いＰＣは起動信号の１）が出
ていることヲφ件にフリップフロップ（鞠から運転指令
信号が生成されることになり、この運転指令信号は各Ｐ
Ｃに伝送されるため、すなわち、この時、まだ他のタイ
マ顧、（ｎ５）は動作しておらず、優先順位の低いＰＣ
のタイマ卿。
ｅ・（ｎ５）は再度ただちに運転指令信号か来るため結
果として動作するに至らず、待機中の優先＋１１ｉ位の
低いＰＣの専用起動インタロックフラグ（フリップ７０
ツブ］−−−（ｎ２）の出力）はｌとなったままとなり
、結局優先順位の晶い設（Ｍｌつしか起動できないよう
になっている。
果として動作するに至らず、待機中の優先＋１１ｉ位の
低いＰＣの専用起動インタロックフラグ（フリップ７０
ツブ］−−−（ｎ２）の出力）はｌとなったままとなり
、結局優先順位の晶い設（Ｍｌつしか起動できないよう
になっている。
鉤止のように、本発明によれば、専用の起動インタロッ
クフラグを運転指令信号が０と々ったとき各ＰＣ共に別
々の時限を持つタイマで落すようにしたので、容易に起
動優先１１１序ヲ楯たぜ各ＰＣを時間差をもたせて動作
させることができる。
クフラグを運転指令信号が０と々ったとき各ＰＣ共に別
々の時限を持つタイマで落すようにしたので、容易に起
動優先１１１序ヲ楯たぜ各ＰＣを時間差をもたせて動作
させることができる。
ｌ１ｇ１図は本発明の概念をｉシ明するための接続図、
第２図は従来の基本的なインタロックロ路図、第３図は
本発明の一実施例を示す回路図である。 ルコントローラ、 Ｑｌ）、１８ｕ、Ｕｓ ｍ （ｎ＋） ：起動指令信号
＠％ｇカ、す４、・―（ｎ２）：フリツプフロツプ（起
動インタロックフラグ送出用）、 ■、−５３，け３、・・（ｎ３）：起動指令リセット信
号、 （ハ）、’Ｎ、Ｈ１−−（ｎ４）：フリツプ７０ツブ（
運転指令信号送出用）、 （至）、關、（４５）、・・（ｎ５）：タイマ代理人
大 岩 増 雄 １１国 １２ＩｆＪ
第２図は従来の基本的なインタロックロ路図、第３図は
本発明の一実施例を示す回路図である。 ルコントローラ、 Ｑｌ）、１８ｕ、Ｕｓ ｍ （ｎ＋） ：起動指令信号
＠％ｇカ、す４、・―（ｎ２）：フリツプフロツプ（起
動インタロックフラグ送出用）、 ■、−５３，け３、・・（ｎ３）：起動指令リセット信
号、 （ハ）、’Ｎ、Ｈ１−−（ｎ４）：フリツプ７０ツブ（
運転指令信号送出用）、 （至）、關、（４５）、・・（ｎ５）：タイマ代理人
大 岩 増 雄 １１国 １２ＩｆＪ
Claims (1)
- 複数の独立した設備が共通設備を使用する場合に優先順
位を与えて運転制御する運転優先順序制御装置において
、複数設備のそれぞれに各設備を対応して運転制御する
プログラマブルコントローラ分備え、該プログラマブル
コントローラには、運転指令リセット信号によりリセッ
トされると共に起動指令信号と起動インタロックフラグ
の反転信号との論理積をセット入力として運転指令信号
′Ｉｆ：検数のプログラマブルコントローラにプログラ
マブルコントローラ間伝送するフリップフロップと、各
プログラマブルコントローラ間における運転指令信号の
論理和出力の反転信号によって起動するタイツと、この
タイマ出力をリセット入力とすると共に上記論理和出力
をセット入力として上記起動インタロックフラグ全出力
するフリップフロップとをそれぞれ具備させて、上記各
タイマの設定時間を異ならせることにより上記起動イン
タロックフラグのリセット晴間ヲ昇なせて各プログラマ
ブルコントローラに時間差のある動作を持せ逆転優先順
序を与えることを特徴とする走転＃午１１１１序制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22232383A JPS60114908A (ja) | 1983-11-25 | 1983-11-25 | 運転優先順序制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22232383A JPS60114908A (ja) | 1983-11-25 | 1983-11-25 | 運転優先順序制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60114908A true JPS60114908A (ja) | 1985-06-21 |
Family
ID=16780550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22232383A Pending JPS60114908A (ja) | 1983-11-25 | 1983-11-25 | 運転優先順序制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0444535A2 (en) * | 1990-02-27 | 1991-09-04 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller having automatic control of interlock process |
-
1983
- 1983-11-25 JP JP22232383A patent/JPS60114908A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0444535A2 (en) * | 1990-02-27 | 1991-09-04 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller having automatic control of interlock process |
| EP0444535A3 (en) * | 1990-02-27 | 1994-06-29 | Mitsubishi Electric Corp | Programmable controller having automatic control of interlock process |
| US5437048A (en) * | 1990-02-27 | 1995-07-25 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller acting as a master station and having automatic control of interlock process by using an operation complete address flag |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5752249A (en) | Information transmitting method of loop transmission system | |
| CN105408860A (zh) | 多线程异步处理器***和方法 | |
| DE3374238D1 (en) | A synchronisation mechanism for a multiprocessing system | |
| DK150755B (da) | Omkoblingsindretning til en elevatorgruppe | |
| JPH0157378B2 (ja) | ||
| JPS60114908A (ja) | 運転優先順序制御装置 | |
| US5502443A (en) | Transponder for interactive data exchange between individually user-controlled computer-steered systems | |
| KR100500742B1 (ko) | 1개이상의처리요소를사용하는신호처리장치 | |
| JPS60124715A (ja) | 電源制御回路 | |
| JPS59254A (ja) | 同一回線に接続された複数端末への同時同報デ−タ転送制御方式 | |
| JPS61213903A (ja) | 自動運転制御装置の付帯設備制御インタフエ−ス回路 | |
| SU410131A1 (ja) | ||
| JPS5532156A (en) | Control system for error detection | |
| JPS58127299A (ja) | 交通管制装置 | |
| JP2770494B2 (ja) | 二重化制御ユニット | |
| JPS5599628A (en) | Bus connection control system for data process system | |
| JPS5945530A (ja) | チヤネル制御方式 | |
| JPS59114663A (ja) | デ−タ送信装置 | |
| JPS6467675A (en) | Loose coupling multi-processor system | |
| JPH0756617B2 (ja) | 情報処理システムの電源制御装置 | |
| JPS5696555A (en) | Loop transmission system of bidirectional sequential feed | |
| JPH05252574A (ja) | 故障通信路再投入診断方法 | |
| JPS5966292A (ja) | 多重伝送システムの端末装置 | |
| JPH02144603A (ja) | 制御装置 | |
| JPH0348967A (ja) | バス制御方式 |