JPS60111370A - Data extracting circuit - Google Patents

Abstract

PURPOSE:To eliminate the data error near 0 at the signal level by providing hysteresis characteristics at a comparator circuit which detects a cross point. CONSTITUTION:When an input signal A is added to an input terminal 301, the conventionally same digital data appear as a positive and negative symmetrical square wave signal C at an output terminal 305. In this case, when a direct current bias 320 is et to 0, the square wave signal is overlapped on the input signal at the non-inversion input terminal of a comparator 312 and like a waveform 304, the waveform, where the direct current level changes alternately in respective cross points a, b..., appears. Consequently, even when the level of an input signal 301 is near 0, only by the feedback signal level overlapped as shown in the drawing B, both waveforms 302 and 304 are separated, therefore, even when the noise, etc., are caused, both waveforms 302 and 304 are not crossed if the noise is not intense. Consequently, data errors are decreased.

Description

【発明の詳細な説明】 本発明は、デジタル磁気信号再生過程等において得られ
る原デジタル信号の高域周波数成分信号から、原デジタ
ル方形波信号を抽出するデータ抜出し回路゛に関する〇 従来よシ第１図波形Ａに示す様に、磁気テープ等に記録
されたデジタル信号を再生して得られる再生信号は、デ
ジタル方形波・１ｂ号の高域成分のみの波形となること
が知られており、この様な再生信号からデジタル信号を
抽出する為、上記再生信号を入力信号として、この入力
信号のピーク位置を近似的に検出することによりデータ
位＋Ｍ’を判別することが行われていた。従来は、この
ピーク位置の検出のために、ＩＡ１図の様に入力信号１
０１を遅延させて得た遅延信号１０２と、もとの入力信
碧１０１と全コンパレータにより比較してクロス点ｔ＝
［ｉ出していた。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data extraction circuit for extracting an original digital square wave signal from a high frequency component signal of an original digital signal obtained in a digital magnetic signal reproduction process, etc. As shown in waveform A in the figure, it is known that the reproduced signal obtained by reproducing a digital signal recorded on a magnetic tape etc. has a waveform consisting only of the high-frequency components of the digital square wave No. 1b. In order to extract a digital signal from various reproduced signals, the data position +M' is determined by using the reproduced signal as an input signal and approximately detecting the peak position of this input signal. Conventionally, in order to detect this peak position, input signal 1 was used as shown in diagram IA1.
The delayed signal 102 obtained by delaying 01 is compared with the original input signal 101 by all comparators, and the cross point t=
[i was out.

このため、第１図に示さ九る入力信号１０１のように、
ピーク位置１０４及び１０５の間隔が長いものでは、入
力４６号のゼロレベル期間が長く、このゼロレベル期間
にノイズ、波形整形時のアンダーシュート等がｆ畳され
ると入力１６号１０１と遅延信号１０２とから得たデジ
タル信号会 号レベルがθ付近で誤りデータ１０６．１０７が混入し
てしまいデータ誤りをひき起こす○ そこで、不発明の目的は、ノイズ等の影響によるデータ
誤シ全起こさないデータ抜き出し回路全部ることにある
。Therefore, like the input signal 101 shown in FIG.
In the case where the interval between the peak positions 104 and 105 is long, the zero level period of the input No. 46 is long, and if noise, undershoot during waveform shaping, etc. are added to this zero level period, the input No. 16 101 and the delayed signal 102 Error data 106 and 107 are mixed in when the digital signal level obtained from It's all about the circuit.

本発明はそのため、クロス点を検出するコンパレータ回
路にヒステリシス特性を持たせることにより、信号レベ
ルが０付近におけるデータ誤りをなくそうと、するもの
で以下実施例に従って詳細に説明する。Therefore, the present invention aims to eliminate data errors when the signal level is around 0 by providing a hysteresis characteristic to a comparator circuit that detects cross points, and will be described in detail below according to an embodiment.

第２図に本発明の一実施例の回路（３）を示す。入力端
子３０１に印加された入力信号は、２分岐しＣ一方は抵
抗３１３及びディレィ２イン３１１を経てコンパレータ
３１２の反転入力端子３０２に接続される。FIG. 2 shows a circuit (3) according to an embodiment of the present invention. The input signal applied to the input terminal 301 is branched into two branches, one of which is connected to the inverting input terminal 302 of the comparator 312 via a resistor 313 and a delay 2-in 311.

他方は前記反転入力端子３０２への入力ｉ号とレベルを
そろえるために抵抗３１５及び３１６によって分圧され
、可変抵抗器３１７ヲ経てコンパレーク３１２の非反転
入力端子３０４に接続される。抵抗３１３、抵抗３１４
はディレィライン３１１の整合用でおる。The other voltage is divided by resistors 315 and 316 in order to equalize the level with the input i to the inverting input terminal 302, and is connected to the non-inverting input terminal 304 of the comparator 312 via a variable resistor 317. Resistor 313, Resistor 314
is used for matching the delay line 311.

又可変抵抗器３１７の摺動子へはコンパレータ３１２の
出力端子３０５から抵抗ａｘｓ′ｌｔｍて帰還がかけら
れている。可変抵抗器３１７の摺動子には抵抗３１９を
介して直流バイアス３２０が加えられる０以上の構成に
よる動作を第３図の各部波形図を参照しながら説明する
０図中の波形３０１〜３０５はそれぞれ第２図における
符号３０１〜３０５の部分に現われる波形？示す。Further, feedback is applied to the slider of the variable resistor 317 from the output terminal 305 of the comparator 312 through a resistor axs'ltm. A DC bias 320 is applied to the slider of the variable resistor 317 via a resistor 319. The operation in a configuration of 0 or more will be explained with reference to the waveform diagram of each part in FIG. 3. Waveforms 301 to 305 in FIG. The waveforms appearing in the parts 301 to 305 in FIG. 2, respectively? show.

今年３図Ａ５に示す人力信号が人力−子３０１に加えら
れた場合、第３（８）Ｃの如く出力端子３０５には従来
同様のディジタルデータが正負対称の方形波イハ号とし
て現われる０この場合直流バイアス３２０をゼロとする
とコンパレータ３１２の非反転入力端子には、入力信号
にこの方形波信号が重畳されて第３図Ｂに示す波形３０
４の様に各クロス点ａＸｂ・いいにおいて交互に直流レ
ベルが変動する波形が現われる。従って入力信号３０１
のレベルがＯ付近となっても第３図Ｂに示す様に１畳さ
ｎ石帰還信号レベルだけ両波形３０２及び３０４は離間
するので、ノイズ等があってもよほど大きなノイズでな
い限シ両波形３０２及び３０４がクロスすることはなく
、シたがってデータ誤シも少なくなる。なお出力端子３
０５に得られる方形波出力信号が第３図Ｃに示す様なゼ
ロ電位全中心とする正負対称な波形でない場合は、両波
形の離間量３０６及び３０７が異なることになシネ都合
である。この場合は、可変抵抗器３１７の摺動子に直流
バイアス３２０會抵抗３１９を介して加えることによル
、非反転入力端子３０４には、第３図Ｂと同様の各クロ
ス点毎に正負対称称に切り換る方形波俳号が加算される
ことになる。When the human power signal shown in Figure A5 of this year 3 is applied to the human power sensor 301, the same digital data as before appears at the output terminal 305 as shown in No. 3 (8) C as a square wave I/H signal with positive and negative symmetry. When the DC bias 320 is set to zero, this square wave signal is superimposed on the input signal at the non-inverting input terminal of the comparator 312, resulting in a waveform 30 shown in FIG. 3B.
4, a waveform appears in which the DC level alternately fluctuates at each cross point aXb. Therefore, the input signal 301
Even if the level of 0 is around O, both waveforms 302 and 304 are separated by the level of the feedback signal as shown in FIG. 3B, so even if there is noise, the two waveforms will be 302 and 304 will never cross, thus reducing data errors. Note that output terminal 3
If the square wave output signal obtained at 05 is not a positive-negative symmetrical waveform with all centers at zero potential as shown in FIG. In this case, by applying a DC bias 320 to the slider of the variable resistor 317 via the resistance 319, the non-inverting input terminal 304 has positive and negative symmetry at each cross point similar to that shown in FIG. 3B. A square wave haigo that changes to the name will be added.

この場合直流バイアスの極性は方形波が正側に片寄る場
合は負極性、負側に片寄る場合は正極性となるようにす
ればよい。In this case, the polarity of the DC bias may be negative if the square wave is biased toward the positive side, and positive if the square wave is biased toward the negative side.

第４図は本発明の他の実施例を示すもので、第３因にお
ける反転入力端子３０２及び非反転入力端子３０４の接
続関係音道にしたもので、第３図と同一部分には同一符
号を付してその説明を省略する。FIG. 4 shows another embodiment of the present invention, in which the connection relationship between the inverting input terminal 302 and the non-inverting input terminal 304 in the third factor is changed to the sound path, and the same parts as in FIG. , and the explanation thereof will be omitted.

この場合は非反転入力端子３０４に遅延（Ｎ号が印加さ
れ、反転入力端子３０２に遅延しない信号が印加される
が、第５図Ａ及びＢに示す様に両入力端子に加わる信号
の波形は入力信号のゼロレベル付近において離間するの
で、データ瞑ルが生じにくい。In this case, a delayed signal (N) is applied to the non-inverting input terminal 304, and a non-delayed signal is applied to the inverting input terminal 302, but as shown in FIG. 5A and B, the waveforms of the signals applied to both input terminals are Since they are separated near the zero level of the input signal, data drowning is less likely to occur.

なお以上の各実施例において出力端子３０５の信号を反
転してから帰還してもよいことはもち論である。ただし
この場合は反転入力端子の側に帰還する必要かめる。It goes without saying that in each of the above embodiments, the signal at the output terminal 305 may be inverted and then fed back. However, in this case, it is necessary to feed back to the inverting input terminal side.

以上のようにして、本発明によればピーク位置の間隔が
長い記録変調方式においても、人力信号レベルが０付近
におけるデータＩ倶シの発生を防ぐことが可能となる。As described above, according to the present invention, even in a recording modulation method in which the interval between peak positions is long, it is possible to prevent data I-chipping when the human input signal level is around 0.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は遅延を使った従来のデータ抜き出し方式を説明
する波形図、第２図は本発明の一実施例ある。 ３１１・・−ディレィライン ３１２−０・コンパレータ ３１３、３１４．３１５．３１６．３１ａ、　３１９−
−−抵抗器３１７−−＠可変抵抗器。FIG. 1 is a waveform diagram illustrating a conventional data extraction method using a delay, and FIG. 2 shows an embodiment of the present invention. 311...-Delay line 312-0/Comparator 313, 314.315.316.31a, 319-
--Resistor 317--@variable resistor.

Claims (1)

【特許請求の範囲】[Claims] デジタル方形波信号の高域成分信号を入力信号とし、該
人力信号全遅延させた信号と上記入力１６号とをコンパ
レータ回路によシ比較して原デジタルデータを得るｆ−
夕汲き出し回路において、上記コーンパレータ回路の出
力１言″＠全上記コンパレ一タ回路の一方の入力端子に
帰還すること’ｔＬｒ！ｊ徴とするデータ抜き出し回路
。Using the high-frequency component signal of the digital square wave signal as an input signal, the signal obtained by fully delaying the human input signal and the above input No. 16 are compared by a comparator circuit to obtain original digital data f-
In the data extracting circuit, the output of the cone comparator circuit is fed back to one input terminal of all the comparator circuits.